JPH10275734A - セラミックコンデンサ - Google Patents

Abstract

(57)【要約】 【課題】 低容量、低抵抗で、しかも、耐衝撃性に優れ
たセラミックコンデンサを提供する。 【解決手段】 概略直方体状の誘電体セラミック本体１
内に、長手方向に延びかつ同芯状の第１および第２の筒
状内部電極２、３を配置するとともに、前記第１の筒状
内部電極２の端部は、前記誘電体セラミック本体１の対
向する１対の端面の一方の端面に形成された第１の端子
電極４に接続するとともに、前記第２の筒状内部電極３
の端部は、他方の端面に形成された第２の端子電極５に
接続している。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明はセラミックコンデン
サに関し、特に、８００ＭＨｚ〜２ＧＨｚの高周波帯域
で動作する回路にて低容量、低抵抗特性を満足し得るセ
ラミックコンデンサである。

【０００２】

【従来の技術】従来より、図１６に示すように、セラミ
ックコンデンサは、誘電体セラミック本体１０１内に、
第１の内部電極層１０２と第２の内部電極層１０３を互
いに積層して形成していた。そして、第１の内部電極層
１０２は、誘電体セラミック本体１０１の互いに対向し
あう一対の端面の一方の端面に導出し、この一方の端面
に形成された第１の端子電極１０４と電気的に接続して
いた。また、第２の内部電極層１０３は、誘電体セラミ
ック本体１０１の互いに対向しあう一対の端面の他方の
端面に導出し、この他方の端面に形成された第２の端子
電極１０５と電気的に接続していた。

【０００３】これにより、第１の内部電極層１０２と第
２の内部電極層１０３との対向面積、第１の内部電極層
１０２と第２の内部電極層１０３との間の誘電体セラミ
ック層の誘電体率、その厚みによって、所定容量が形成
され、この容量が第１の端子電極１０４と第２の端子電
極１０５から導出されていた。

【０００４】ここで、誘電体セラミック本体１０１の材
料は、ＭｇＴｉＯ₃ 、ＢａＴｉＯ₃、ＣａＴｉＯ₃ など
が用いられ、内部電極層１０２、１０３はＰｄ、Ａｇ−
Ｐｄなどが用いられ、端子電極１０４、１０５は、Ａ
ｇ、Ａｇ−Ｐｄなどの厚膜導体膜とＮｉ、半田などのメ
ッキ層とから構成されていた。

【０００５】低容量（１０ｐＦ以下）のセラミックコン
デンサは、高周波帯域、例えば８００〜２ＧＨｚで動作
する高周波回路で多用されているが、抵抗成分（等価直
列抵抗）が２００〜４００ｍΩ程度と大きく、低抵抗
（高Ｑ値）を必要とする回路、例えば共振回路やマッチ
ング回路などでは、信号に対するノイズ成分が大きくな
ったり、コンデンサで消費される電力が大きくなり、こ
れにより回路動作が不安定になってしまう。

【０００６】従来、抵抗成分を下げた高周波用セラミッ
クコンデンサとして、第１の内部電極層同士を隣接積層
し、また、第２の内部電極層同士を隣接積層し、一枚の
第１の内部電極層が第２の容量電極層と対向する面を一
方面に限定する構造が提案されている（特開昭６０−２
０１６０８号）。

【０００７】また、第１および第２の内部電極を分割し
て、分割された電極層を千鳥状に対向させて配置する構
造が提案されている（特開平２−１５６０６号）。

【０００８】さらに、端子電極との接続部分の幅を広げ
た内部電極層の構造が提案されている（特開平２−１２
８４１４号）。

【０００９】

【発明が解決しようとする課題】しかし、これら誘電体
セラミック本体１０１内に形成された内部電極層１０
２、１０３は、平面状となっており、積層セラミックコ
ンデンサを基調とするものであり、種々の構造状の改善
によっても、抵抗成分は約２００ｍΩ程度が限界であっ
た。

【００１０】本発明は、上述の課題に鑑みて案出された
ものであり、内部電極の根本的な構造に改良を加え、低
容量、低抵抗で、しかも、耐衝撃性に優れたセラミック
コンデンサを提供するものである。

【００１１】

【課題を解決するための手段】本発明は、概略直方体状
の誘電体セラミック本体内に、該本体の長手方向に延び
る第１の筒状内部電極と、該第１の筒状内部電極の外周
を囲む第２の筒状内部電極を夫々配置するとともに、前
記第１の筒状内部電極の一方の端部は、前記誘電体セラ
ミック本体の対向する１対の端面の一方の端面に形成さ
れた第１の端子電極に接続するとともに、前記第２の筒
状内部電極の一方の端部は、他方の端面に形成された第
２の端子電極に接続していることを特徴とするセラミッ
クコンデンサである。

【００１２】

【作用】本発明で、第１の筒状内部電極の外周面と第２
の筒状内部電極の内周面とが、誘電体セラミック層を介
して対向している。しかも、第１の筒状内部電極は、断
面の筒状形状で第１の端子電極に接続し、第２の筒状内
部電極は、断面の筒状形状で第２の端子電極に接続して
いる。

【００１３】即ち、両筒状内部電極の端面形状の状態で
端子電極と接続しているため、接続部分における抵抗成
分を最小値とすることができる。

【００１４】また、両筒状内部電極の形状が筒状となっ
ているため、筒状内部電極上の高周波電流密度が均一化
することになるため、これによって、抵抗成分を低くす
ることができる。これらによって、特に、低容量（１０
ｐＦ以下）で、１００ｍΩ以下という低抵抗特性を安定
して導出できることになる。

【００１５】よって、高周波回路において、信号に対す
るノイズレベルを小さくでき、消費電流を小さくでき、
しかも、回路動作の安定化を図ることができる。

【００１６】また、構造的に誘電体セラミック本体内
に、筒状内部電極が配置されている構造であり、全体が
緻密構造となるため、外部の衝撃や熱衝撃によってセラ
ミック本体にクラックや破損が発生することが一切な
い。

【００１７】

【実施例】以下、本発明のセラミックコンデンサを図面
に基づいて詳説する。

【００１８】図１は、本発明のセラミックコンデンサの
外観斜視図であり、図２は図１中のＸ−Ｘ線断面図であ
り、図３は図１中のＹ−Ｙ線断面図であり、図４は図１
中のＺ−Ｚ線断面図である。

【００１９】本発明のセラミックコンデンサは、誘電体
セラミック本体１と第１の筒状内部電極２と第２の筒状
内部電極３と第１の端子電極４と第２の端子電極５とか
ら構成されている。

【００２０】誘電体セラミック本体１は、概略直方体で
あり、ＭｇＴｉＯ₃ 、ＣａＴｉＯ₃、ＢａＴｉＯ₃ など
の誘電体セラミック材料が例示できる。例えば、その外
形は、長さ１．６ｍｍ、幅０．８ｍｍ、高さ０．８ｍｍ
となっている。

【００２１】この誘電体セラミック本体１の内部には、
第１の筒状内部電極２と第２の筒状内部電極３とが形成
され、また、対向する一対の端面には、夫々第１の端子
電極４と第２の端子電極５とが形成されている。

【００２２】第１の筒状内部電極２は、Ａｇ−Ｐｄ、Ｐ
ｄなとの材料からなり、その厚みが４〜６μｍ程度であ
る。第１の筒状内部電極２の断面形状は、一辺が約２７
０μｍの概略方形状をなし、一方の筒状端部は、誘電体
セラミック本体１の第１の端面に露出している。

【００２３】第２の筒状内部電極３は、Ａｇ−Ｐｄ、Ｐ
ｄなとの材料からなり、その厚みが４〜６μｍ程度であ
る。第２の筒状内部電極３の断面形状は、一辺が約５１
０μｍの概略方形状をなし、第１の筒状内部電極２の外
周を誘電体材料を介在して取り囲むように形成されてい
る。そして、第２の筒状内部電極３の一方の筒状端部
は、誘電体セラミック本体１の第２の端面に露出してい
る。

【００２４】これにより、筒状内部電極２、３が形成さ
れた誘電体セラミック本体１の断面形状は、図２に示す
ように、中心部から、例えば、一辺約２７０μｍの断面
正方形状の誘電体セラミックコア部材１１、その周囲に
形成された第１の筒状内部電極２、第１の筒状内部電極
２の外周に形成された、厚み約１２０μｍの中間の誘電
体セラミック層１２、さらに、その周囲に形成された第
２の筒状内部電極３、第２の筒状内部電極３の外周に形
成された厚み約１４５μｍの外周の誘電体セラミック層
１３とから構成され、結局、誘電体セラミック本体１の
断面寸法は約０．８ｍｍ角となっいる。尚、長さは、例
えば１．６ｍｍである。

【００２５】誘電体セラミック本体１の相対向する一対
の端面に、図１、図３、図４に示すように、第１の端子
電極４、第２の端子電極５が形成されている。

【００２６】各々の端子電極４、５は、その端面と、該
端面と接する４つ面に形成されてる。端子電極４、５
は、Ａｇ、Ａｇ−Ｐｄを主成分とする下地厚膜導体膜
と、該下地厚膜導体膜の表面に被着されたＮｉや半田な
どのメッキ層とから構成されている。また、第１の端子
電極４は、誘電体セラミック本体１の一方の端面に露出
した第１の筒状内部電極２に電気的に接続し、第２の端
子電極５は、誘電体セラミック本体１の他方の端面に露
出した第２の筒状内部電極３に電気的に接続している。

【００２７】上述の構成により、第１の筒状内部電極２
の外周面と第２の筒状内部電極３の内周面とが、誘電体
セラミック層１２を介して互いに対向しあい、両電極
２、３の対抗面積、誘電体セラミック層１２の厚み、例
えば約１２０μｍと、誘電体セラミック層１２の誘電率
とによる所定容量が第１の筒状内部電極２と第２の筒状
内部電極３との間で発生し、この容量が第１の端子電極
４と第２の端子電極５との間から導出されることにな
る。

【００２８】上述の構成によれば、誘電体セラミック本
体１は、その全体が緻密なセラミックで構成され、剛性
が非常に高く構成される。従って、外部の衝撃やプリン
ト配線基板に半田接合する際に発生する熱衝撃によっ
て、誘電体セラミック本体１が破損することが一切な
い。

【００２９】また、特に、８００ＭＨｚ〜２ＧＨｚの高
周波信号で動作する回路に適用しても、その抵抗成分が
１００ｍΩ以下となるため、とくに回路のノイズレベル
を小さくすることができ、低消費電力のセラミックコン
デンサとなる。

【００３０】このように高周波信号の回路に用いても、
非常に低い抵抗成分となるのは、誘電体セラミック本体
１に配置された内部電極の形状に起因するものと考えら
れる。即ち、従来の誘電体セラミック本体１内に平面的
状の内部電極層を積層したセラミックコンデンサでは、
１つの内部電極層で高周波の電流密度を調べると、内部
電極層の端辺付近では疎となり、中央付近では密となっ
てしまう。また、積層された複数の内部電極層で高周波
の電流密度を調べると、プリント配線基板に近い底面側
の内部電極層で密となっいる。

【００３１】これに対して、本発明のように内部電極
２、３の形状が筒状であり、内部電極２、３の長手方向
の端辺が存在しないため、内部電極２、３の高周波の電
流密度が全体で略均一になり、また、内部電極２、３が
筒状で一体的に形成されていることから、プリント配線
基板のパッドからみた内部電極２、３までの電圧降下な
どが実質的に発生しないことから、従来の積層型のセラ
ミックコンデンサでは得られない抵抗成分が、本発明の
セラミックコンデンサでは得られるものと思われる。

【００３２】本発明者は、同一の誘電体材料を用い、誘
電体層と内部電極の対向面積を種々変更して、本発明の
セラミックコンデンサ、従来のセラミックコンデンサの
静電容量を１ｐＦ、３ｐＦ、５ｐＦ、７ｐＦ、１０ｐＦ
となるようにし、８００ＭＨｚ〜２ＧＨｚでの抵抗成分
を、インピーダンスアナライザー（ＨＰ４２９１Ａ）に
よって測定した。静電容量１ｐＦの本発明の構造のセラ
ミックコンデンサと従来のセラミックコンデンサの抵抗
成分を表１に、３ｐＦの抵抗成分を表２に、５ｐＦの抵
抗成分を表３に、７ｐＦの抵抗成分を表４に、１０ｐＦ
の抵抗成分を表５に夫々示す。

【００３３】

【表１】

【００３４】

【表２】

【００３５】

【表３】

【００３６】

【表４】

【００３７】

【表５】

【００３８】以上のように、本発明のセラミックコンデ
ンサでは、８００ＭＨｚ〜２ＧＨｚ帯において、低容量
（１０ｐＦ以下）で１００ｍΩ以下という極めて低い抵
抗成分を示し、高いＱ値の回路に適したセラミックコン
デンサとなる。

【００３９】次に、本発明のセラミックコンデンサの製
造方法を説明する。

【００４０】まず、図５に示すように、支持基板（図示
せず）上に、誘電体セラミックペーストをドクターブレ
ード法によって、誘電体セラミック本体１の外周の誘電
体セラミック層１３の一部、即ち誘電体セラミック本体
１の底面に相当する外周誘電体セラミック層１３の一部
１３ｄとなる誘電体層を形成する。

【００４１】次に図６に示すように、この誘電体層１３
ｄ上に、第２の内部電極３のである誘電体セラミック本
体１の底面側の導体膜３ｄとなる導体膜をＡｇ−Ｐｄま
たはＰｄを主成分とする導電性ペーストを用いて印刷、
乾燥を行う。

【００４２】次に、図７に示すように、導体膜３ｄおよ
びグリーンシート１３ｄ上に、中間の誘電体セラミック
層１２のである誘電体膜１２ｄおよび外周の誘電体セラ
ミック層１３の一部である誘電体膜１３ａ₁ 、１３ｃ₁
を、グリーンシートの誘電体材料と同一材料を含む誘電
体ペーストの塗布および乾燥により形成する。この時、
第２の筒状内部電極３となる部分には、誘電体ペースト
の印刷時によって溝部を形成する。

【００４３】次に、図８に示すように、誘電体膜１３ａ
₁ 、１２ｄ、１３ｃ₁ 上に、第１の筒状内部電極２ので
ある導体膜２ｄを、誘電体膜１３ａ₁ 、１２ｄ、１３ｃ
₁ とが成す溝部に、第２の筒状内部電極３の一部である
導体膜３ａ₁ 、３ｃ₁ を、上述の導電性ペーストの塗布
および乾燥により形成する。

【００４４】次に、図９に示すように、導体膜２ｄ上
に、中心部の誘電体セラミック層となる誘電体膜１１
を、また先の誘電体膜１３ａ₁ １３ｂ₁ 上に外周誘電体
セラミック層１３の一部である誘電体膜１３ａ₂ 、１３
ｃ₂ を、先の誘電体膜１２ｄ上に外周誘電体セラミック
層１２の一部である誘電体膜１２ａ₁ 、１２ｃ₁ を、上
述の誘電体ペーストの塗布および乾燥により形成する。
この時、第１および２の筒状内部電極２、３となる部分
には、誘電体ペーストの印刷時によって導体膜２ｄ、３
ａ₁ 、３ｃ₁ が露出する溝部を形成する。

【００４５】次に、図１０に示すように、誘電体膜１１
上及び誘電体膜１１と誘電体膜１２ａ₁ 、１２ｃ₁ との
間の溝部に第１の筒状内部電極２の一部である導体膜２
ｂを、また、誘電体膜１３ａ₂ と１２ａ₁ との間の溝部
に第２の筒状内部電極３の一部である導体膜３ａ₂ を、
さらに、誘電体膜１３ｃ₂ と１２ｃ₁ との間の溝部に、
第２の筒状内部電極３の一部である導体膜３ｃ₂ を、上
述の導電性ペーストの塗布および乾燥により形成する。

【００４６】次に、図１１に示すように、導体膜２ｂお
よび誘電体膜１２ａ₁ 、１２ｃ₁ 上に中間の誘電体セラ
ミック層１２のである誘電体膜１２ｂを、また、先の誘
電体膜１３ａ₂ 、１３ｃ₂ 上に、外周の誘電体セラミッ
ク層１３の一部である誘電体膜３ａ₃ 、１３ｃ₃ を、上
述の誘電体ペーストの塗布および乾燥により形成する。
この時、第２の筒状内部電極３となる部分には、誘電体
ペーストの印刷時によって導体膜３ａ₂ 、３ｃ₂ が露出
する溝部を形成する。

【００４７】次に、図１２に示すように、誘電体膜１２
ｂ上及び誘電体膜１２ｂと誘電体膜１３ａ₃ 、１３ｃ₃
との間の溝部に、第２の内部電極３の一部である導体膜
３ｂを、上述の導電性ペーストの塗布および乾燥により
形成する。

【００４８】次に、図１３に示すように、導体膜３ｂお
よび誘電体膜１３ａ₃ 、１３ｃ₃ 上に外周の誘電体セラ
ミック層１３の一部である誘電体膜１３ｂを、上述の誘
電体ペーストの塗布および乾燥により形成する。

【００４９】次に、図１４に示すように、上述の誘電体
膜１３ｄ上に順次印刷積層した積層体を、支持基板から
剥離して、各セラミックコンデンサの誘電体セラミック
本体１毎に切断する。この切断によって、図３、４に示
すように、第１の筒状内部電極２となる導体膜は、切断
したチップ体の一方の端面から露出し、第２の筒状内部
電極３となる導体膜は、切断したチップ体の他方の端面
から露出する。

【００５０】次に、図１５に示すように、切断したチッ
プ体を３００℃のオーブンにて２５時間〜３５時間かけ
て脱バインダーを行い、１１００℃〜１２００℃の焼成
炉にて１０時間程度焼成を行う。これにより、誘電体セ
ラミック層１１、中間の誘電体セラミック層１２、外周
の誘電体セラミック層１３は互いに一体的になり、各導
体膜は、第１の筒状内部電極２、第２の筒状内部電極３
となる。

【００５１】その後、焼成した誘電体セラミック本体１
を、バレル研磨によって、第１の筒状内部電極２、第２
の筒状内部電極３が誘電体セラミック本体１の端面から
完全に露出させる。

【００５２】次に、誘電体セラミック本体１の両端を、
ＡｇまたはＡｇ−Ｐｄのペースト内に浸漬し、第１およ
び第２の端子電極４、５の下地厚膜導体膜を塗布し、焼
付けを行い、さらに、厚膜導体膜の表面にＮｉや半田な
どのメッキ層を塗布する。

【００５３】これによって、セラミックコンデンサが完
成する。

【００５４】即ち、筒状の内部電極２、３を内部に有す
る誘電体セラミック本体１が、通常の誘電体ペーストを
用いて形成するたとができ、しかも、１つの大型誘電体
膜上に１００００個以上のセラミックコンデンサが同時
に形成することができる。

【００５５】上述の各誘電体膜は、所定誘電体材料にア
クリル系のバインダーと溶剤を混合し、粘度２００〜３
００Ｐｏｉｓｅ程度の誘電体ペーストを用い、選択的に
印刷できるステンレス製の３００〜４００メッシュのス
クリーンで形成される。

【００５６】また、各導体膜は、所定導体材料にアクリ
ル系のバインダーと溶剤とを混合し、２００〜３００Ｐ
ｏｉｓｅ程度の導電性ペーストを用いる。

【００５７】また、上述の製造方法では、誘電体セラミ
ック本体１の垂直方向の誘電体膜および筒状内部電極
は、誘電体ペーストの選択的な印刷、それによって形成
される溝部への導電性ペーストの充填印刷によって形成
されるが、例えば誘電体ペースト内に光硬化可能な樹脂
成分を混合しておき、例えば誘電体膜を、その下の導体
膜を含む全面に塗布、乾燥し、その後、筒状内部電極と
なる部分のみを、光硬化、エッチングによって選択的な
除去を行い、これによって形成された溝内に導電性ペー
ストを充填しても構わない。

【００５８】尚、上述の実施例では、第１の筒状内部電
極２と第２の筒状内部電極３とが、それぞれ一対形成さ
れているが、これを複数対用いても構わない。例えば、
中心の誘電体セラミック層１１の外周に、第１の端面に
露出する内側の第１の筒状内部電極を形成し、その周囲
に第１の中間の誘電体セラミック層を形成し、その周囲
に、第２の端面に露出する内側の第２の筒状内部電極を
形成し、その周囲に第２の中間の誘電体セラミック層を
形成し、その周囲に第１の端面に露出する外側の第１の
筒状内部電極を形成し、その周囲に第３の中間の誘電体
セラミック層を形成し、その周囲に、第２の端面に露出
する外側の第２の筒状内部電極を形成し、その周囲に外
周の誘電体セラミック層を形成しても構わない。このよ
うにすれば、実施例に比較して大容量のセラミックコン
デンサとなる。

【００５９】

【発明の効果】本発明によれば、第１の筒状内部電極の
外周面（内周面）と第２の筒状内部電極の内周面（外周
面）とが、誘電体セラミック層を介して対向している。
しかも、第１の筒状内部電極は、筒状の形状で第１の端
子電極に接続し、第２の筒状内部電極は、その筒状の形
状で第２の端子電極に接続しているため、筒状内部電極
内の高周波電流密度が均一化する。これによって、抵抗
成分を低くすることができる。

【００６０】また、全体が緻密構造となるため、外部の
衝撃や熱衝撃によってセラミック本体にクラックや破損
が発生することがなく、耐衝撃性に優れたセラミックコ
ンデンサとなる。

【図面の簡単な説明】

【図１】本発明のセラミックコンデンサの外観斜視図で
ある。

【図２】図１中Ｘ−Ｘ線の断面図である。

【図３】図１中Ｙ−Ｙ線の断面図である。

【図４】図１中Ｚ−Ｚ線の断面図である。

【図５】本発明のセラミックコンデンサの製造方法を説
明する概略図である。

【図６】本発明のセラミックコンデンサの製造方法を説
明する概略図である。

【図７】本発明のセラミックコンデンサの製造方法を説
明する概略図である。

【図８】本発明のセラミックコンデンサの製造方法を説
明する概略図である。

【図９】本発明のセラミックコンデンサの製造方法を説
明する概略図である。

【図１０】本発明のセラミックコンデンサの製造方法を
説明する概略図である。

【図１１】本発明のセラミックコンデンサの製造方法を
説明する概略図である。

【図１２】本発明のセラミックコンデンサの製造方法を
説明する概略図である。

【図１３】本発明のセラミックコンデンサの製造方法を
説明する概略図である。

【図１４】本発明のセラミックコンデンサの製造方法を
説明する概略図である。

【図１５】本発明のセラミックコンデンサの製造方法を
説明する概略図である。

【図１６】従来の積層セラミックコンデンサを説明する
概略図である。

【符号の説明】

１・・・誘電体セラミック本体 ２・・・第１の筒状内部電極 ３・・・第２の筒状内部電極 ４・・・第１の端子電極 ５・・・第２の端子電極

Claims (1)

【特許請求の範囲】
1. 【請求項１】 概略直方体状の誘電体セラミック本体内
   に、該本体の長手方向に延びる第１の筒状内部電極と、
   該第１の筒状内部電極の外周を囲む第２の筒状内部電極
   を夫々配置するとともに、前記第１の筒状内部電極の一
   方の端部を、前記誘電体セラミック本体の対向する１対
   の端面の一方の端面に形成された第１の端子電極に接続
   させるとともに、前記第２の筒状内部電極の一方の端部
   は、他方の端面に形成された第２の端子電極に接続させ
   たことを特徴とするセラミックコンデンサ。