JPH10275109A - ハードウェアによるメモリバンク入れ替え方式 - Google Patents
ハードウェアによるメモリバンク入れ替え方式Info
- Publication number
- JPH10275109A JPH10275109A JP9532897A JP9532897A JPH10275109A JP H10275109 A JPH10275109 A JP H10275109A JP 9532897 A JP9532897 A JP 9532897A JP 9532897 A JP9532897 A JP 9532897A JP H10275109 A JPH10275109 A JP H10275109A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- bank
- capacity
- slot
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】メモリモジュールの人手による入れ替えや不連
続メモリ空間をアクセスするための手段を不要とすると
共に、ソフトウェアによるアドレス変換を不要としたメ
モリバンク入れ替え方式の提供。 【解決手段】メモリコントローラ１がアクセスするメモ
リはバンクスイッチ２にて選択され、バンクスイッチ２
はメモリスロット３からの情報により、既搭載メモリ、
増設メモリの容量を受け取りメモリコントローラ１のメ
モリアドレス生成方式に従いメモリスロット３をメモリ
バンクに割り当てる。その際、メモリスロットに増設さ
れたメモリ容量によって、メモリバンクを割り当て、メ
モリアドレスを連続させる。
続メモリ空間をアクセスするための手段を不要とすると
共に、ソフトウェアによるアドレス変換を不要としたメ
モリバンク入れ替え方式の提供。 【解決手段】メモリコントローラ１がアクセスするメモ
リはバンクスイッチ２にて選択され、バンクスイッチ２
はメモリスロット３からの情報により、既搭載メモリ、
増設メモリの容量を受け取りメモリコントローラ１のメ
モリアドレス生成方式に従いメモリスロット３をメモリ
バンクに割り当てる。その際、メモリスロットに増設さ
れたメモリ容量によって、メモリバンクを割り当て、メ
モリアドレスを連続させる。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータ等情
報処理装置におけるメモリアクセス方式に関し、特にバ
ンク単位でメモリをアクセスするメモリバンク入れ替え
方式に関する。
報処理装置におけるメモリアクセス方式に関し、特にバ
ンク単位でメモリをアクセスするメモリバンク入れ替え
方式に関する。
【０００２】
【従来の技術】メモリをバンク単位でアクセスする従来
のメモリ管理方式として、例えば特開平４−３７２０２
７号公報には、専用スイッチを操作することなく増設メ
モリのメモリ容量識別を自動的に行うことができるよう
にしたメモリ容量の自動識別方法が提案されている。こ
の方法は、複数の増設メモリの各メモリ容量に対応した
識別コードが増設メモリのアドレス先頭に順次書き込ま
れて更新され、書き込みが終了すると、アドレス先頭に
書き込まれている識別コードが読み出され、その読み出
された識別コードがそのメモリ容量に対応しているかが
識別され、これにより装着したメモリの識別が行われる
ようにしたものである。
のメモリ管理方式として、例えば特開平４−３７２０２
７号公報には、専用スイッチを操作することなく増設メ
モリのメモリ容量識別を自動的に行うことができるよう
にしたメモリ容量の自動識別方法が提案されている。こ
の方法は、複数の増設メモリの各メモリ容量に対応した
識別コードが増設メモリのアドレス先頭に順次書き込ま
れて更新され、書き込みが終了すると、アドレス先頭に
書き込まれている識別コードが読み出され、その読み出
された識別コードがそのメモリ容量に対応しているかが
識別され、これにより装着したメモリの識別が行われる
ようにしたものである。
【０００３】メモリをバンク単位に管理し、バンク毎に
メモリ容量の異なるメモリモジュールを増設する場合
に、メモリアドレスを連続にするためには、メモリ容量
の大きい順に搭載しなければならないメモリアドレス生
成方式を持つメモリコントローラを有するコンピュータ
において、メモリを増設する際に、既搭載メモリ、増設
メモリのメモリ容量を確認し、増設内容によっては、手
動で、メモリモジュールの入れ替えを行う必要があっ
た。
メモリ容量の異なるメモリモジュールを増設する場合
に、メモリアドレスを連続にするためには、メモリ容量
の大きい順に搭載しなければならないメモリアドレス生
成方式を持つメモリコントローラを有するコンピュータ
において、メモリを増設する際に、既搭載メモリ、増設
メモリのメモリ容量を確認し、増設内容によっては、手
動で、メモリモジュールの入れ替えを行う必要があっ
た。
【０００４】また、大容量メモリをリニアに増設するシ
ステムにおいては、メモリの不連続（メモリアドレスに
空きが生じ、連続しなくなる）が発生した場合、ソフト
ウェアにてアドレス変換を行う等の処理を施し、これに
より、メモリの不連続性を上位ソフトウェアには連続し
ているように見えるようにしていた。しかしながら、こ
の方法だと、アドレス変換処理に費やされる時間分、性
能が低下することになる。
ステムにおいては、メモリの不連続（メモリアドレスに
空きが生じ、連続しなくなる）が発生した場合、ソフト
ウェアにてアドレス変換を行う等の処理を施し、これに
より、メモリの不連続性を上位ソフトウェアには連続し
ているように見えるようにしていた。しかしながら、こ
の方法だと、アドレス変換処理に費やされる時間分、性
能が低下することになる。
【０００５】
【発明が解決しようとする課題】上記したように、従来
技術は下記記載の問題点を有している。
技術は下記記載の問題点を有している。
【０００６】（１）第１の問題点は、増設されるメモリ
の容量に大小の相違があり、はじめからメモリバンク単
位を最大のメモリの容量にあわせておくと、小さなメモ
リが増設された場合に、メモリが不連続になる（メモリ
バンクのアドレス空間において未実装のメモリアドレス
領域が生じ、アドレスが不連続となる）、ということで
ある。
の容量に大小の相違があり、はじめからメモリバンク単
位を最大のメモリの容量にあわせておくと、小さなメモ
リが増設された場合に、メモリが不連続になる（メモリ
バンクのアドレス空間において未実装のメモリアドレス
領域が生じ、アドレスが不連続となる）、ということで
ある。
【０００７】（２）第２の問題点は、各バンクに増設さ
れたメモリをメモリコントローラにて算出された各バン
クの規定アドレスを使用してメモリアクセスする場合
に、大容量のメモリから順にメモリを増設し直す必要が
ある、ということである。また標準メモリがモジュール
化されていない場合には、接続されるメモリに制限が生
じることになる。
れたメモリをメモリコントローラにて算出された各バン
クの規定アドレスを使用してメモリアクセスする場合
に、大容量のメモリから順にメモリを増設し直す必要が
ある、ということである。また標準メモリがモジュール
化されていない場合には、接続されるメモリに制限が生
じることになる。
【０００８】（３）第３の問題点は、メモリスロットが
ＳＩＭＭ（single in-line memory module）であ
り、各バンクがＳＩＭＭの片面に相当する場合に、メモ
リが片面に実装されたＳＩＭＭと両面に実装されたＳＩ
ＭＭを混在して増設すると、片面ＳＩＭＭのメモリが実
装されていない面に当たるバンクが未実装となり、メモ
リが不連続になる、ということである。
ＳＩＭＭ（single in-line memory module）であ
り、各バンクがＳＩＭＭの片面に相当する場合に、メモ
リが片面に実装されたＳＩＭＭと両面に実装されたＳＩ
ＭＭを混在して増設すると、片面ＳＩＭＭのメモリが実
装されていない面に当たるバンクが未実装となり、メモ
リが不連続になる、ということである。
【０００９】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、メモリバンクの
入れ替えを自動で行い、メモリモジュールの人手による
入れ替えや不連続メモリ空間をアクセスするための手段
を不要とすると共に、ソフトウェアによるアドレス変換
を不要としたメモリバンク入れ替え方式を提供すること
にある。
てなされたものであって、その目的は、メモリバンクの
入れ替えを自動で行い、メモリモジュールの人手による
入れ替えや不連続メモリ空間をアクセスするための手段
を不要とすると共に、ソフトウェアによるアドレス変換
を不要としたメモリバンク入れ替え方式を提供すること
にある。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、メモリバンク入れ替え方式は、標準で搭
載される標準メモリと、増設用メモリ用に用意された複
数のメモリスロットと、前記標準メモリと前記増設用メ
モリとをメモリバンクとして制御し、読み出し及び書き
込みの制御を行うメモリコントローラと、メモリのバン
クの入れ替えを行うバンクスイッチと、を備え、前記バ
ンクスイッチが前記各メモリスロットのメモリ容量を読
みとり、且つ、必要に応じて前記メモリバンクを入れ替
えを行い、メモリ空間を連続とするようにしたことを特
徴とする。
め、本発明は、メモリバンク入れ替え方式は、標準で搭
載される標準メモリと、増設用メモリ用に用意された複
数のメモリスロットと、前記標準メモリと前記増設用メ
モリとをメモリバンクとして制御し、読み出し及び書き
込みの制御を行うメモリコントローラと、メモリのバン
クの入れ替えを行うバンクスイッチと、を備え、前記バ
ンクスイッチが前記各メモリスロットのメモリ容量を読
みとり、且つ、必要に応じて前記メモリバンクを入れ替
えを行い、メモリ空間を連続とするようにしたことを特
徴とする。
【００１１】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、その好ましい実施の形態におい
て、メモリコントローラがアクセスするメモリを選択す
るバンクスイッチを備え、前記バンクスイッチは、メモ
リスロットからの情報により既搭載メモリ、及び増設メ
モリの容量を受け取り、前記メモリコントローラのメモ
リアドレス生成方式に従い、前記メモリスロットに増設
されたメモリ容量によってメモリスロットをメモリバン
クに割り当て、メモリアドレスを連続させる、ことを特
徴としているものである。より詳細には、標準で搭載さ
れる標準メモリ（図１の４）と、増設用メモリ用に用意
された複数のメモリスロット（図１の３）と、これらの
標準メモリと増設用メモリをメモリバンクとしてリー
ド、ライトを制御するメモリコントローラ（図１の１）
と、メモリバンクの入れ替えを行うバンクスイッチ（図
１の２）と、を備え、このバンクスイッチにて各メモリ
スロットのメモリ容量を読みとり、メモリバンクの入れ
替えを行い、メモリ空間を連続とするように構成されて
いる。
に説明する。本発明は、その好ましい実施の形態におい
て、メモリコントローラがアクセスするメモリを選択す
るバンクスイッチを備え、前記バンクスイッチは、メモ
リスロットからの情報により既搭載メモリ、及び増設メ
モリの容量を受け取り、前記メモリコントローラのメモ
リアドレス生成方式に従い、前記メモリスロットに増設
されたメモリ容量によってメモリスロットをメモリバン
クに割り当て、メモリアドレスを連続させる、ことを特
徴としているものである。より詳細には、標準で搭載さ
れる標準メモリ（図１の４）と、増設用メモリ用に用意
された複数のメモリスロット（図１の３）と、これらの
標準メモリと増設用メモリをメモリバンクとしてリー
ド、ライトを制御するメモリコントローラ（図１の１）
と、メモリバンクの入れ替えを行うバンクスイッチ（図
１の２）と、を備え、このバンクスイッチにて各メモリ
スロットのメモリ容量を読みとり、メモリバンクの入れ
替えを行い、メモリ空間を連続とするように構成されて
いる。
【００１２】本発明の実施の形態においては、このよう
に、バンクスイッチにて、メモリスロットに増設された
メモリ容量に従いメモリバンクの入れ替えを行うことに
より、メモリコントローラーがアクセスし易い連続した
メモリ空間を得ることができ、メモリモジュールの人手
による入れ替えや不連続メモリ空間をアクセスするため
の手段を不要とし、また、ソフトウェアによるアドレス
変換を不要としたものである。
に、バンクスイッチにて、メモリスロットに増設された
メモリ容量に従いメモリバンクの入れ替えを行うことに
より、メモリコントローラーがアクセスし易い連続した
メモリ空間を得ることができ、メモリモジュールの人手
による入れ替えや不連続メモリ空間をアクセスするため
の手段を不要とし、また、ソフトウェアによるアドレス
変換を不要としたものである。
【００１３】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。図１は、本発明の一実施例の構成を示すブ
ロック図である。図２は、本発明の一実施例を説明する
ための図であり、バンクの入れ替えの例を模式的に示す
図である。
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。図１は、本発明の一実施例の構成を示すブ
ロック図である。図２は、本発明の一実施例を説明する
ための図であり、バンクの入れ替えの例を模式的に示す
図である。
【００１４】図１を参照して、メモリコントローラ１が
アクセスするメモリは、バンクスイッチ２にて選択され
る。このバンクスイッチ２は、メモリスロット３からの
情報により、既搭載メモリ、増設メモリの容量を受け取
り、メモリコントローラ１のメモリアドレス生成方式に
従い、メモリスロット３をメモリバンクに割り当てる。
アクセスするメモリは、バンクスイッチ２にて選択され
る。このバンクスイッチ２は、メモリスロット３からの
情報により、既搭載メモリ、増設メモリの容量を受け取
り、メモリコントローラ１のメモリアドレス生成方式に
従い、メモリスロット３をメモリバンクに割り当てる。
【００１５】図２は、メモリスロット３とメモリバンク
の対応の一例を示す図である。メモリコントローラ１
は、メモリバンクを０、１、２、…の順に管理を行う。
ここで、標準メモリ４は中容量メモリで、増設メモリａ
５は小容量メモリ、増設メモリｂ６は大容量メモリであ
るものとする。
の対応の一例を示す図である。メモリコントローラ１
は、メモリバンクを０、１、２、…の順に管理を行う。
ここで、標準メモリ４は中容量メモリで、増設メモリａ
５は小容量メモリ、増設メモリｂ６は大容量メモリであ
るものとする。
【００１６】例えば標準メモリ４に、小容量増設メモリ
ａ５を増設した場合は、バンクスイッチ２は、メモリバ
ンク０に標準メモリ４を、メモリバンク１に小容量増設
メモリａ５を割り当てる（図２（ｂ）参照）。
ａ５を増設した場合は、バンクスイッチ２は、メモリバ
ンク０に標準メモリ４を、メモリバンク１に小容量増設
メモリａ５を割り当てる（図２（ｂ）参照）。
【００１７】標準メモリ４に、大容量増設メモリｂ６を
増設した場合には、バンクスイッチ２は、メモリバンク
０に大容量増設メモリｂ６を、メモリバンク１に標準メ
モリ４を割り当てる（図２（ｃ）参照）。
増設した場合には、バンクスイッチ２は、メモリバンク
０に大容量増設メモリｂ６を、メモリバンク１に標準メ
モリ４を割り当てる（図２（ｃ）参照）。
【００１８】同様にして、標準メモリ４に、小容量増設
メモリａ５、大容量増設メモリｂ６を増設した場合は、
バンクスイッチ２は、メモリバンク０に大容量メモリｂ
６を、メモリバンク１に標準メモリ４を、メモリバンク
２に小容量メモリｂ６を割り当てる（図２（ｄ）参
照）。
メモリａ５、大容量増設メモリｂ６を増設した場合は、
バンクスイッチ２は、メモリバンク０に大容量メモリｂ
６を、メモリバンク１に標準メモリ４を、メモリバンク
２に小容量メモリｂ６を割り当てる（図２（ｄ）参
照）。
【００１９】このように、本実施例においては、バンク
スイッチ２が増設メモリのメモリ容量に基づき自動でメ
モリバンクの入れ替えを行い、メモリアドレスの連続性
を維持することができる。
スイッチ２が増設メモリのメモリ容量に基づき自動でメ
モリバンクの入れ替えを行い、メモリアドレスの連続性
を維持することができる。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
メモリスロットに増設されたメモリ容量によって、バン
クスイッチが、自動でメモリバンクを割り当てて、メモ
リアドレスを連続させるために、例えばメモリバンクが
メモリ容量の大きい順に並んでいなくてはならないメモ
リアドレス生成方式を持つメモリコントローラに対し
て、手動でメモリモジュールを入れ替えることなく、適
切なメモリバンクを提供することができる。
メモリスロットに増設されたメモリ容量によって、バン
クスイッチが、自動でメモリバンクを割り当てて、メモ
リアドレスを連続させるために、例えばメモリバンクが
メモリ容量の大きい順に並んでいなくてはならないメモ
リアドレス生成方式を持つメモリコントローラに対し
て、手動でメモリモジュールを入れ替えることなく、適
切なメモリバンクを提供することができる。
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の一実施例を説明するための図であり、
バンクの入れ替えの様子を説明するための図である。
バンクの入れ替えの様子を説明するための図である。
１ メモリコントローラ ２ バンクスイッチ ３ メモリスロット ４ 標準メモリ ５ 小容量増設メモリａ ６ 大容量増設メモリｂ
Claims (2)
- 【請求項１】標準で搭載される標準メモリと、 増設用メモリ用に用意された複数のメモリスロットと、 前記標準メモリと前記増設用メモリとをメモリバンクと
して制御し、読み出し及び書き込みの制御を行うメモリ
コントローラと、 メモリのバンクの入れ替えを行うバンクスイッチと、 を備え、 前記バンクスイッチが前記各メモリスロットのメモリ容
量を読みとり、且つ、必要に応じて前記メモリバンクを
入れ替えを行い、メモリ空間を連続とするようにしたこ
とを特徴とするメモリバンク入れ替え方式。 - 【請求項２】メモリコントローラがアクセスするメモリ
を選択するバンクスイッチを備え、 前記バンクスイッチは、メモリスロットからの情報によ
り既搭載メモリ、及び増設メモリの容量を受け取り、前
記メモリコントローラのメモリアドレス生成方式に従
い、前記メモリスロットに増設されたメモリ容量によっ
てメモリスロットをメモリバンクに割り当て、メモリア
ドレスを連続させる、ことを特徴とするメモリバンク切
替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9532897A JPH10275109A (ja) | 1997-03-28 | 1997-03-28 | ハードウェアによるメモリバンク入れ替え方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9532897A JPH10275109A (ja) | 1997-03-28 | 1997-03-28 | ハードウェアによるメモリバンク入れ替え方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10275109A true JPH10275109A (ja) | 1998-10-13 |
Family
ID=14134666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9532897A Pending JPH10275109A (ja) | 1997-03-28 | 1997-03-28 | ハードウェアによるメモリバンク入れ替え方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10275109A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050097212A (ko) * | 2004-03-31 | 2005-10-07 | 매그나칩 반도체 유한회사 | 내부 메모리 영역을 확장하기 위한 마이크로컨트롤러유닛 |
| KR100805027B1 (ko) | 2005-04-11 | 2008-02-20 | 산요덴키가부시키가이샤 | 메모리 어드레스 생성 장치 및 그것을 가진 프로세서,메모리 어드레스 생성 방법 |
-
1997
- 1997-03-28 JP JP9532897A patent/JPH10275109A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050097212A (ko) * | 2004-03-31 | 2005-10-07 | 매그나칩 반도체 유한회사 | 내부 메모리 영역을 확장하기 위한 마이크로컨트롤러유닛 |
| KR100805027B1 (ko) | 2005-04-11 | 2008-02-20 | 산요덴키가부시키가이샤 | 메모리 어드레스 생성 장치 및 그것을 가진 프로세서,메모리 어드레스 생성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6647461B2 (en) | Disk array controller, its disk array control unit, and increase method of the unit | |
| JP2006040275A (ja) | パーティション化可能コンピュータにおけるパーティションへの資源割り振り | |
| KR19990007287A (ko) | 반도체 집적회로, 컴퓨터 시스템, 데이터 처리장치 및 데이터 처리방법 | |
| US6041016A (en) | Optimizing page size in mixed memory array using address multiplexing | |
| JPH10275109A (ja) | ハードウェアによるメモリバンク入れ替え方式 | |
| KR100832824B1 (ko) | 시스템 제어 장치, 정보 처리 장치 및 입출력 요구 제어방법 | |
| JPH06124231A (ja) | 半導体ファイル装置 | |
| KR960706657A (ko) | 공유 메모리 시스템에서의 병행 동작을 가능하게 하고 최대화하는 방법 및 장치(method and apparatus for providing and maximizing concurrent operations in a shared memory system) | |
| JPH08221312A (ja) | メモリカード装置 | |
| JP2003216506A (ja) | フラッシュメモリを搭載した記憶装置及び計算機 | |
| GB2221066A (en) | Address translation for I/O controller | |
| GB2255843A (en) | Optional memory. | |
| JPS5942896B2 (ja) | 主記憶装置 | |
| JPH11184761A (ja) | リードモディファイライト制御システム | |
| KR20030091498A (ko) | 데이터 저장 시스템 | |
| JPS6211752B2 (ja) | ||
| KR900009212Y1 (ko) | 어드레스 제어장치 | |
| GB2332290A (en) | Memory management unit incorporating memory fault masking | |
| KR100542339B1 (ko) | 메모리 확장장치 | |
| JPH0652056A (ja) | キャシュメモリシステム | |
| JPH03127148A (ja) | ページ切替メモリ割付け方式 | |
| KR19980052698A (ko) | 레이드콘트롤러를 가지는 데이터 저장장치 | |
| JPH08221215A (ja) | 外部記憶制御装置 | |
| JPS62130438A (ja) | メモリアクセス方式 | |
| JPS5924427B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011106 |