JPH03127148A - ページ切替メモリ割付け方式 - Google Patents

ページ切替メモリ割付け方式

Info

Publication number
JPH03127148A
JPH03127148A JP1265874A JP26587489A JPH03127148A JP H03127148 A JPH03127148 A JP H03127148A JP 1265874 A JP1265874 A JP 1265874A JP 26587489 A JP26587489 A JP 26587489A JP H03127148 A JPH03127148 A JP H03127148A
Authority
JP
Japan
Prior art keywords
page
address
memory
page switching
virtual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1265874A
Other languages
English (en)
Inventor
Hiroo Ichii
市井 博雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1265874A priority Critical patent/JPH03127148A/ja
Publication of JPH03127148A publication Critical patent/JPH03127148A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、記憶装置に格納されたページ単位のメモリ空
間において、同一アドレスに割付けられる複数のページ
メモリをハードウェアの制御により切替えてアクセスす
るページ切替方式に関し、特に、仮想空間制御により、
ページメモリの割付けを行うページ切替メモリ割付は方
式に関する。
従来の技術 従来、この種のページ切替メモリ割付は方式では、複数
のページメモリデータを同一アドレスに’IFI (干
ける必要があり、同一アドレスに割1寸けられるページ
メモリの数に相当する回数のページメモリデータのリン
ゲージを行う必要があった。
ここで第4図を参照して、従来のページ切替メモリの割
付は方式について説明する。
第3図を参照するに、物理アドレスのoXooooo。
番地から0.FFFFFF番地までがリンクによるメモ
リ割付けの範囲として、3種類のページメモリページl
、ページ2、ページ3をページ切替メモリとして0.1
00000番地に割付ける場合に、ページ1のシンボル
Aとページ2のシンボルBとページ3のシンボルCを同
一アドレスに割付けてリンクを行う必要がある。
この場合には、先ずページ1のシンボルAをo、1oo
ooo番地に割付けてリンクを行い(第2図の(a))
、シンボルAの参照元にoNiooooo番地のアドレ
ス情報を埋め込んでロードモジュールファイルを作成す
る。
次にでき上がったロードモジュールファイルに対して、
ページ2のシンボルBを0.100000番地に割付け
てリンクを行い(第2図(b) ) 、シンボルBの参
照元にシンボルBのアドレス情報を埋め込んでロードモ
ジュールファイルを作成する。
最後に、でき上がったロードモジュールファイルに対し
て、ページ3のシンボルCを0.100000番地に割
付けてリンクを行い(第2図(c) ) 、シンボルC
の参照元にシンボルCのアドレス情報を埋め込んでロー
ドモジュールファイルを作成する。
上述のリンク手順により、同一アドレスに複数のページ
メモリを割付けてリンクを行い、ページ切替によるペー
ジメモリへのアクセスを実現する。
発明が解決しようとする課題 しかしながら、上述した従来のページ切替メモリ割付は
方式では、複数のページメモリを同一アドレスに割付け
る為に、ページメモリ対応に同一アドレスを指定してリ
ンクを行う必要があり、リンク作業及びロードモジュー
ルファイルのw4集作業が煩雑となる欠点がある。
また、ページ切替メモリの追加、変更によるリンク作業
への影響から、容易にページ切替メモリが追加できない
という欠点がある。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした新規なページ切替メモリ
割付は方式を提供することにある。
課題を解決するための手段 上記目的を達成する為に、本発明によるページ切替メモ
リ割付は方式は、中央制御装置に配備された仮想空間制
御手段と、複数のページメモリをそれぞれ別の仮想アド
レスに割付ける手段と、仮想アドレスを物理アドレスに
変換するアドレス変換テーブルと、別々の仮想アドレス
に割f寸けられたページメモリを同一の物理アドレスに
変換してアクセスする手段とを備えて精成される。
実施例 次に本発明をその好ましい一実施例について図面を参照
しながら具体的に説明する。
第1図は本発明の一実施例を示すブロック構成図である
第1図を参照するに、主スィッチ10を制御する中央制
御装置20は、記憶装置30のアドレス変換テーブル3
4により仮想アドレスに割fすけられたページメモリ3
1.32.33のアドレスを物理アドレスに変換してメ
モリアクセスを行う仮想空間制御手段を有する。
第2図は仮想アドレス空間のページメモリの割付けと物
理アドレス空間のページメモリの割付けの関係を示した
図である。
以下に、第1図及び第2図を参照して交換機のページ切
替メモリ割付は方式について説明する。
第1図の記憶装置30にページ切替メモリとしてページ
1、ページ2、ページ3を同一アドレスに割付けてペー
ジ切替を行う場合に、第2図に示す如く、仮想アドレス
空間の別々の仮想アドレスにベージ1、ベージ2、ペー
ジ3を割付けてリンクを行う。
第2図の例ではページ1のシンボルAとページ2のシン
ボルBとベージ3のシンボルCは別仮想アドレスであり
、1回のリンクでシンボルA、シンボルB、シンボルC
の参照元にそれぞれの仮想アドレス情報を決定したロー
ドモジュールファイルができる。
ここでページ切替メモリの物理アドレスが0.1000
00番地の場合には、第3図のページ切替メモリアクセ
ス手順を参照してベージ1にあるシンボルAを参照する
場合、プログラムはハードウェアに対してページ1に切
替えるページ1切替命令(ステップA)を起動する0次
にシンボルAを参照(ステップB〉すると、中央制御装
置20はアドレス変換テーブル34にアクセスして、シ
ンボルAの仮想アドレスに対する物理アドレス0.10
0000番地を読み出しくステップC)、ベージ1のシ
ンボルAの物理アドレスへアクセスする(ステップD)
また、ページ3にあるシンボルCを参照する場合には、
ハードウェアに対してページ3に切替える命令(ステッ
プE)を起動し、シンボルCを参照(ステップF)する
と、アドレス変換テーブル34によりシンボルCの仮想
アドレスに対する物理アドレスの0.100000番地
を読み出しくステップG)、ベージ3のシンボルCの物
理アドレスへアクセスする(ステップ11)。
以上はページ切替メ七す31.33をアクセスした場合
であるが、ページ切替メモリ31.32、ページ切替メ
モリ32.33、或いはページ切替メモリ31゜32、
33をアクセスする場合にも上記と同時に実行すること
ができる。
本発明に係る方式では、ページメモリを仮想アドレスに
割付けて、アドレス変換テーブルの物理アドレスのアド
レス情報をページ切替メモリのアドレスに設定すること
により、ページ切替によるページ切替メモリへのアクセ
スが実現できる。
発明の詳細 な説明したように、本発明のページ切替メモリ割付は方
式では、中央制御装置の仮想空間制御手段により、複数
のページメモリを各々別の仮想アドレスに割付けてリン
クを行い、アドレス変換テーブルにより、ページメモリ
の仮想アドレスを同一の物理アドレスに変換してページ
切替メモリエリアをアクセスするようにする。従って、
本発明に係るページ切替メモリ割付は方式によれば、ペ
ージ切替を行うページメモリの数に関係なく、1回のリ
ンクでページメモリを割付けることができる為に、リン
ク作業が容易となり、ページ切替メモリも容易に追加で
きるという効果が得られる。
【図面の簡単な説明】
第1図は本発明に係るページ切替メモリ割付は方式の一
実施例を示すブロック構成図、第2図は本発明による仮
想アドレス空間と物理アドレス空間の関係を示す図、第
3図は本発明によるページ切替メモリアクセス手順の一
実施例を示すフローチャート、第4図(a) 、 (b
) 、 (C)は従来のページ切替メモリ割付は方式の
一例を示すブロック図である。 10・・・主スィッチ、20・・・中央制御装置、30
・・・記憶装置、31,32.33・・・ページメモリ
、34・・・アドレス変換テーブル

Claims (3)

    【特許請求の範囲】
  1. (1)、記憶装置に格納されたページ単位のメモリ空間
    へのアクセスに際し、特定のアドレスのメモリ空間に対
    して同一アドレスに割付けられる複数のページメモリを
    ハードウェアの制御によりページを切替えてアクセスす
    る交換機のページ切替方式において、中央制御装置の仮
    想空間制御により複数のページメモリを別々の仮想アド
    レスに割付け、仮想アドレス変換テーブルにより同一物
    理アドレスをアクセスするようにして、ページメモリを
    同一アドレスに割付けることなくハードウェアの制御の
    みでページ切替を行うことを特徴とするページ切替メモ
    リ割付け方式。
  2. (2)、ページ切替メモリの追加に関しては、前記アド
    レス変換テーブルへのアドレスの追加のみで対応し、且
    つ1回のリンケージで複数のページ切替メモリを割付け
    ることを更に特徴とする請求項(1)に記載のページ切
    替メモリ割付け方式。
  3. (3)、記憶装置に格納されたページ単位のメモリ空間
    へのアクセスに際し、特定のアドレスのメモリ空間に対
    して同一アドレスに割付けられる複数のページメモリを
    ハードウェアの制御によりページを切替えてアクセスす
    る交換機のページ切替方式であって、中央処理装置に配
    備された仮想空間制御手段と、複数のページメモリをそ
    れぞれ別の仮想アドレスに割付ける手段と、仮想アドレ
    スを物理アドレスに変換するアドレス変換手段と、別々
    の仮想アドレスに割付けられたページメモリを前記アド
    レス変換手段により同一の物理アドレスに変換してアク
    セスする手段とを有することを特徴としたページ切替メ
    モリ割付け方式。
JP1265874A 1989-10-12 1989-10-12 ページ切替メモリ割付け方式 Pending JPH03127148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1265874A JPH03127148A (ja) 1989-10-12 1989-10-12 ページ切替メモリ割付け方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1265874A JPH03127148A (ja) 1989-10-12 1989-10-12 ページ切替メモリ割付け方式

Publications (1)

Publication Number Publication Date
JPH03127148A true JPH03127148A (ja) 1991-05-30

Family

ID=17423297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1265874A Pending JPH03127148A (ja) 1989-10-12 1989-10-12 ページ切替メモリ割付け方式

Country Status (1)

Country Link
JP (1) JPH03127148A (ja)

Similar Documents

Publication Publication Date Title
US4403283A (en) Extended memory system and method
JPS62165250A (ja) 仮想記憶方法
JPS62100851A (ja) 仮想記憶装置における領域管理方法
US5734858A (en) Method and apparatus for simulating banked memory as a linear address space
US6092170A (en) Data transfer apparatus between devices
JP3177015B2 (ja) 半導体メモリ装置の制御方法
JP2651037B2 (ja) アドレスバス制御装置
JPH03127148A (ja) ページ切替メモリ割付け方式
JPH0236010B2 (ja)
JP5104501B2 (ja) 仮想マシンシステム、ホスト計算機、仮想マシン構築方法およびプログラム
JPS63244152A (ja) 拡張記憶装置アクセス制御装置
JPH0324644A (ja) マルチボリュームにおけるファイルの自動拡張方式
JPS6149249A (ja) 記憶装置のインタリ−ブ制御方式
JPH04344549A (ja) 計算機システムにおけるページ割り当て方式
JPH10275109A (ja) ハードウェアによるメモリバンク入れ替え方式
KR100329768B1 (ko) 마이크로컨트롤러의메모리어드레싱장치
JPS62251851A (ja) 電子計算機システムのオ−バレイ制御方式
JPH0836522A (ja) メモリ制御方式
JPH06337817A (ja) 仮想記憶方式
JPS6089266A (ja) デ−タ転送方式
JPH06208512A (ja) 仮想ディスク装置
JPH0256030A (ja) 多重核型プロセス空間の作成方式
JPH01140342A (ja) 仮想計算機システム
JPH04145554A (ja) 実メモリ割り当て方式
KR900014988A (ko) 데이터 처리장치의 메모리 어드레스 할당방법 및 장치