JPH0256030A - 多重核型プロセス空間の作成方式 - Google Patents
多重核型プロセス空間の作成方式Info
- Publication number
- JPH0256030A JPH0256030A JP63205678A JP20567888A JPH0256030A JP H0256030 A JPH0256030 A JP H0256030A JP 63205678 A JP63205678 A JP 63205678A JP 20567888 A JP20567888 A JP 20567888A JP H0256030 A JPH0256030 A JP H0256030A
- Authority
- JP
- Japan
- Prior art keywords
- control table
- area
- ivp
- process space
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 159
- 230000008569 process Effects 0.000 title claims abstract description 140
- 230000010365 information processing Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 21
- 230000006870 function Effects 0.000 description 15
- 230000008570 general process Effects 0.000 description 8
- 238000013507 mapping Methods 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011423 initialization method Methods 0.000 description 1
- 239000013643 reference control Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
一度に複数個の核型プロセス空間を作成する多重核型プ
ロセス空間の作成方式に関し、静的にコーディングでき
ない必要最小限のプロセス空間に対する制御表のみの初
期化を動的に行うことにより一度に複数個の核型プロセ
ス空間を短時間で作成することを可能とすることを目的
とし、 主記憶装置をページ単位に分割し、ページ単位で外部記
憶装置から情報を動的に割り当てる仮想記憶方式に基き
、オペレーティングシステムの核型プロセスを多重に作
成する情報処理システムにおいて、各プロセス空間の実
行環境を静的にコーディングする核型プロセス空間の組
立手段と、前記組立手段によって形成される実行環境の
1つの単位であるI V P (Initial Va
lue Pattern Area)に対して複数の多
重プロセス空間全体の実行環境設定域であるカーネルテ
キストから各核型プロセス空間毎に異なるIVPの形式
を共通情報域と固有情報域とに分け、固有情報域の各I
VPを仮想空間上に分割してできる各核型プロセス空間
上にカーネルテキストからアドレスを変更することな(
複写する核型プロセス空間用IVPの複写手段と、他の
制御表のポインタを持ち前記複写手段によって仮想空間
上に複写されたIVPの共通情報域にある基点制御表を
核型プロセス空間固有域からすべてのプロセス空間で常
に同じ仮想アドレスであってしかもその固有域と異なる
IVP域に移動する基点制御表の移動手段と、核型プロ
セス空間固有域にある制御表が前記基点制御表のアドレ
スを持っている場合には、前記固有域にあるその制御表
内の基点制御表アドレスを前記移動手段によって移され
る基点制御表の先頭アドレスに予め設定しておき、静的
にコーディングできない必要最小限の部分の制御表の初
期化を行う制御表の動的な初期化手段とを有するように
構成する。
ロセス空間の作成方式に関し、静的にコーディングでき
ない必要最小限のプロセス空間に対する制御表のみの初
期化を動的に行うことにより一度に複数個の核型プロセ
ス空間を短時間で作成することを可能とすることを目的
とし、 主記憶装置をページ単位に分割し、ページ単位で外部記
憶装置から情報を動的に割り当てる仮想記憶方式に基き
、オペレーティングシステムの核型プロセスを多重に作
成する情報処理システムにおいて、各プロセス空間の実
行環境を静的にコーディングする核型プロセス空間の組
立手段と、前記組立手段によって形成される実行環境の
1つの単位であるI V P (Initial Va
lue Pattern Area)に対して複数の多
重プロセス空間全体の実行環境設定域であるカーネルテ
キストから各核型プロセス空間毎に異なるIVPの形式
を共通情報域と固有情報域とに分け、固有情報域の各I
VPを仮想空間上に分割してできる各核型プロセス空間
上にカーネルテキストからアドレスを変更することな(
複写する核型プロセス空間用IVPの複写手段と、他の
制御表のポインタを持ち前記複写手段によって仮想空間
上に複写されたIVPの共通情報域にある基点制御表を
核型プロセス空間固有域からすべてのプロセス空間で常
に同じ仮想アドレスであってしかもその固有域と異なる
IVP域に移動する基点制御表の移動手段と、核型プロ
セス空間固有域にある制御表が前記基点制御表のアドレ
スを持っている場合には、前記固有域にあるその制御表
内の基点制御表アドレスを前記移動手段によって移され
る基点制御表の先頭アドレスに予め設定しておき、静的
にコーディングできない必要最小限の部分の制御表の初
期化を行う制御表の動的な初期化手段とを有するように
構成する。
本発明はオペレーティングシステムにおけるスーパバイ
ザ機能の色々な核が多重化されたプロセスを仮想空間に
割り当てる仮想空間の作成方式に係り、更に詳しくは一
度に複数個の核型プロセス空間を作成する多重核型プロ
セス空間の作成方式仮想記憶方式とはプログラマが実際
の主記憶装置の容量を意識することなくそれよりもはる
かに大きな容量の仮想アドレス空間を使用可能にしたも
のである。仮想アドレス空間は外部記憶装置、たとえば
、磁気ドラム装置やディスク装置、ディスクパック装置
等の直接アクセス記憶媒体が使用され、それらの装置と
主記憶装置上に保持される。
ザ機能の色々な核が多重化されたプロセスを仮想空間に
割り当てる仮想空間の作成方式に係り、更に詳しくは一
度に複数個の核型プロセス空間を作成する多重核型プロ
セス空間の作成方式仮想記憶方式とはプログラマが実際
の主記憶装置の容量を意識することなくそれよりもはる
かに大きな容量の仮想アドレス空間を使用可能にしたも
のである。仮想アドレス空間は外部記憶装置、たとえば
、磁気ドラム装置やディスク装置、ディスクパック装置
等の直接アクセス記憶媒体が使用され、それらの装置と
主記憶装置上に保持される。
動的アドレス変換D A T (Dynamic Ad
dressTranslation)機構の役割はプロ
グラマが使用する仮想アドレスを実アドレス空間上の実
アドレスに変換することである。このアドレス変換はペ
ージと呼ぶ単位で行われる。プログラマの使用する仮想
アドレス空間はページ単位に分割されて主記憶装置のペ
ージに対応づけられる。そしてプログラムのすべては主
記憶装置にロードされる必要はなく実行に必要とされる
ページだけがロードされる。
dressTranslation)機構の役割はプロ
グラマが使用する仮想アドレスを実アドレス空間上の実
アドレスに変換することである。このアドレス変換はペ
ージと呼ぶ単位で行われる。プログラマの使用する仮想
アドレス空間はページ単位に分割されて主記憶装置のペ
ージに対応づけられる。そしてプログラムのすべては主
記憶装置にロードされる必要はなく実行に必要とされる
ページだけがロードされる。
プログラムの実行時に仮想アドレス空間上のアドレスを
主記憶上のアドレスに逐次変換することが動的アドレス
変換である。プログラム実行中に必要となったページが
主記憶装置になかった場合に外部記憶装置から主記憶装
置へそのページが転送される。このような仮想空間上に
オペレーティングシステム(O3)のスーパバイザ機能
である核を多重化して仮想空間を作成する場合、複数個
の核型プロセス空間を短時間で作成する必要がある。
主記憶上のアドレスに逐次変換することが動的アドレス
変換である。プログラム実行中に必要となったページが
主記憶装置になかった場合に外部記憶装置から主記憶装
置へそのページが転送される。このような仮想空間上に
オペレーティングシステム(O3)のスーパバイザ機能
である核を多重化して仮想空間を作成する場合、複数個
の核型プロセス空間を短時間で作成する必要がある。
従来、この種の仮想空間の作成においては、DAT環境
下にある仮想空間を常に動的にDAT機構を用いて仮想
空間内の領域を割当て、それに対して必要な制御表を1
つ1つ初期化しながら仮想空間を作成していた。動的ア
ドレス変換を行う場合には、制御レジスタ内のセグメン
トテーブルの先頭アドレスでセグメントテーブルを引き
出し仮想アドレス部のセグメント番号を用いて何番目の
セグメントであるかという情報をセグメントテーブルか
ら引き出し、その情報の中に含まれるページテーブルの
先頭アドレスを用いてページテーブルの先頭アドレスを
引き出す。そして仮想アドレス内のページ番号を用いて
何番目のページかをひき、ページテーブルから出力され
たページアドレスと仮想アドレス部のページ内変位を用
いて実アドレスを生成していた。このようなりAT環境
において仮想空間内を動的に割り当てる場合、それぞれ
に対して必要な制御表を1つ1つ初期化していた。
下にある仮想空間を常に動的にDAT機構を用いて仮想
空間内の領域を割当て、それに対して必要な制御表を1
つ1つ初期化しながら仮想空間を作成していた。動的ア
ドレス変換を行う場合には、制御レジスタ内のセグメン
トテーブルの先頭アドレスでセグメントテーブルを引き
出し仮想アドレス部のセグメント番号を用いて何番目の
セグメントであるかという情報をセグメントテーブルか
ら引き出し、その情報の中に含まれるページテーブルの
先頭アドレスを用いてページテーブルの先頭アドレスを
引き出す。そして仮想アドレス内のページ番号を用いて
何番目のページかをひき、ページテーブルから出力され
たページアドレスと仮想アドレス部のページ内変位を用
いて実アドレスを生成していた。このようなりAT環境
において仮想空間内を動的に割り当てる場合、それぞれ
に対して必要な制御表を1つ1つ初期化していた。
従って、従来の方式では多重仮想空間の作成に非常に時
間がかかるという問題点が生じていた。
間がかかるという問題点が生じていた。
すなわち、従来の方式ではあらかじめプロセス空間の仮
想空間上での位置を静的に割当てすることができる場合
でもそれを動的に割当て、それに対して必要な制御表を
1つ1つ初期化しているために多重仮想空間の作成に時
間がかかるという問題点があった。
想空間上での位置を静的に割当てすることができる場合
でもそれを動的に割当て、それに対して必要な制御表を
1つ1つ初期化しているために多重仮想空間の作成に時
間がかかるという問題点があった。
本発明は静的にコーディングできない必要最小限のプロ
セス空間に対する制御表のみの初期化を動的に行うこと
により一度に複数個の核型プロセス空間を短時間で作成
することを可能にすることを目的とする。
セス空間に対する制御表のみの初期化を動的に行うこと
により一度に複数個の核型プロセス空間を短時間で作成
することを可能にすることを目的とする。
本発明は、主記憶装置をページ単位に分割し、ページ単
位で外部記憶装置から情報を動的に割り当てる仮想記憶
方式に基づき、オペレーティングシステムのスーパバイ
ザ機能である核型プロセスを多重に作成する情報処理シ
ステムを提供する。
位で外部記憶装置から情報を動的に割り当てる仮想記憶
方式に基づき、オペレーティングシステムのスーパバイ
ザ機能である核型プロセスを多重に作成する情報処理シ
ステムを提供する。
核型プロセス空間の組立手段1は、各プロセス空間の実
行環境を静的にコーディングし、核型プロセス空間用I
VPの複写手段2は、組立手段1によって形成される実
行環境の1つの単位であるI V P (Initia
l Value Pattern Area )に対
して複数の多重プロセス空間全体の実行環境設定域であ
るカーネルテキスト18から各核型プロセス空間毎に異
なるIVPの形式を共通情報域と固有情報域とに分け、
固有情報域の各IVPを仮想空間上に分割してできる各
核型プロセス空間上にカーネルテキスト18からアドレ
スを変更することな(複写し、基点制御表の移動手段3
は、他の制御表のポインタを持ち前記複写手段2によっ
て仮想空間上に複写されたIVPの共通情報域にある基
点制御表を核型プロセス空間固有域からすべてのプロセ
ス空間で常に同じ仮想アドレスであってしかもその固有
域と異なるIVP域に移動し、制御表の動的な初期化手
段4は、核型プロセス空間固有域にある制御表が前記基
点制御表のアドレスを持っている場合には、前記固有域
にあるその制御表内の基点制御表アドレスを前記移動手
段3によって移される基点制御表の先頭アドレスに予め
設定しておき、静的にコーディングできない必要最小限
の部分の制御表の初期化を行うものである。
行環境を静的にコーディングし、核型プロセス空間用I
VPの複写手段2は、組立手段1によって形成される実
行環境の1つの単位であるI V P (Initia
l Value Pattern Area )に対
して複数の多重プロセス空間全体の実行環境設定域であ
るカーネルテキスト18から各核型プロセス空間毎に異
なるIVPの形式を共通情報域と固有情報域とに分け、
固有情報域の各IVPを仮想空間上に分割してできる各
核型プロセス空間上にカーネルテキスト18からアドレ
スを変更することな(複写し、基点制御表の移動手段3
は、他の制御表のポインタを持ち前記複写手段2によっ
て仮想空間上に複写されたIVPの共通情報域にある基
点制御表を核型プロセス空間固有域からすべてのプロセ
ス空間で常に同じ仮想アドレスであってしかもその固有
域と異なるIVP域に移動し、制御表の動的な初期化手
段4は、核型プロセス空間固有域にある制御表が前記基
点制御表のアドレスを持っている場合には、前記固有域
にあるその制御表内の基点制御表アドレスを前記移動手
段3によって移される基点制御表の先頭アドレスに予め
設定しておき、静的にコーディングできない必要最小限
の部分の制御表の初期化を行うものである。
〔作 用〕
本発明ではプロセス空間の動的な紡期化処理を極力削減
するため、前もってプロセス空間の実行環境を静的にコ
ーディングしておき、作成時にそれをメモリ上にコピー
する。そしてどのプロセス空間においても実行環境の開
始アドレスが一定になるように基点制御表をプロセス空
間の一定の位置に移動する。さらに静的にコーディング
できない必要最小限の部分の制御表のみを動的にアロケ
ーションするようにしている。
するため、前もってプロセス空間の実行環境を静的にコ
ーディングしておき、作成時にそれをメモリ上にコピー
する。そしてどのプロセス空間においても実行環境の開
始アドレスが一定になるように基点制御表をプロセス空
間の一定の位置に移動する。さらに静的にコーディング
できない必要最小限の部分の制御表のみを動的にアロケ
ーションするようにしている。
本発明の実施例を図面を参照して説明する。
まずプロセス空間の実行環境について述べる。
1つのプロセス空間の実行環境を静的にコーディングし
たものをI V P (Initial Value
PatternArea)と呼ぶ。
たものをI V P (Initial Value
PatternArea)と呼ぶ。
第2図はIVPの内容で静的制御表の関連図である。す
なわち、IVPとは制御表及び制御表の関連を記述した
ものと考え、制御表には例えばスタック管理テーブル5
、送受信用メーセッジバッファ6、登録型セルプール管
理テーブル7、空間構成情報表8、あるいはタイマ制御
表9等さまざまある。これらの制御表は間接アドレスに
よるポインタで接続されている。制御表の1番目に相当
するテーブルは、L CT (Local 5evic
e ConrolTable) 10である。LCTに
格納された各アドレスをポインタとして用いることによ
り、t ree構造の制御表をひくことが可能となる。
なわち、IVPとは制御表及び制御表の関連を記述した
ものと考え、制御表には例えばスタック管理テーブル5
、送受信用メーセッジバッファ6、登録型セルプール管
理テーブル7、空間構成情報表8、あるいはタイマ制御
表9等さまざまある。これらの制御表は間接アドレスに
よるポインタで接続されている。制御表の1番目に相当
するテーブルは、L CT (Local 5evic
e ConrolTable) 10である。LCTに
格納された各アドレスをポインタとして用いることによ
り、t ree構造の制御表をひくことが可能となる。
また、treeree構造された制御表以外にL F
T (Local FcopTable) 11という
プログラム管理用の制御表が存在する。このLCTとL
FTは基点制御表と呼ばれ、特にLCTは他の制御表を
引き出すために必要となる基点制御表である。LCTの
基点制御表からポイントされる制御表は共通制御表と呼
ばれる。また基点制御表からはポイントされない制御表
もあり、これらの制御表は固有制御表とよばれる。例え
ば、第2図の下側の方にあり、t ree構造上で継承
する子がない制御表LSE12、vS■T13、AVS
B14、ALS815等は空間を管理する制御表で固有
制御表である。また、登録型セルプール管理テーブル7
、空間構成情報表8、タイマ制御表9等も継承する子が
なく、固有制御表である。それ以外の制御表はLCTを
根としてtreeree構造ており、これらはその基点
制御表LCTからポイントされる制御表である。
T (Local FcopTable) 11という
プログラム管理用の制御表が存在する。このLCTとL
FTは基点制御表と呼ばれ、特にLCTは他の制御表を
引き出すために必要となる基点制御表である。LCTの
基点制御表からポイントされる制御表は共通制御表と呼
ばれる。また基点制御表からはポイントされない制御表
もあり、これらの制御表は固有制御表とよばれる。例え
ば、第2図の下側の方にあり、t ree構造上で継承
する子がない制御表LSE12、vS■T13、AVS
B14、ALS815等は空間を管理する制御表で固有
制御表である。また、登録型セルプール管理テーブル7
、空間構成情報表8、タイマ制御表9等も継承する子が
なく、固有制御表である。それ以外の制御表はLCTを
根としてtreeree構造ており、これらはその基点
制御表LCTからポイントされる制御表である。
第2図の制御表及び制御表の関連をまとめると第3図に
示された構造となる。第3図は実行環境の1つの単位で
あるIVPの形式を示す実施例図である。
示された構造となる。第3図は実行環境の1つの単位で
あるIVPの形式を示す実施例図である。
第3図のIVPの内容を2つにわけると基点制御表であ
るLCTとLFT及び基点制御表からポイントされる制
御表、すなわち共通の情報域とそれ以外の固有の情報域
とにわけることができる。
るLCTとLFT及び基点制御表からポイントされる制
御表、すなわち共通の情報域とそれ以外の固有の情報域
とにわけることができる。
第3図に示されるようにIVPは基点制御表と基点制御
表からポイントされる共通制御表をまとめた共通情報域
16と、それ以外の固有制御表をまとめた固有情報域エ
フとにわかれる。すなわち抜型プロセス空間はシステム
内に複数個存在し、それぞれ異なる機能を有しており、
例えば、空間管理機能、メーセッジ管理機能、或いはプ
ロセス空間管理機能等があり、これらの機能を制御する
ための制御表が複数個存在する。抜型プロセス空間の種
類によって必要とする制御表はそれぞれの機能に従って
異なる。そのため、IVPにおいても抜型プロセス空間
毎に制御表を用意する必要がある。そしてこのようなI
VPは複数存在する。各IVPで、プロセス空間の機能
の違いによって異なる制御表は固有制御表のデータとし
て分離される。
表からポイントされる共通制御表をまとめた共通情報域
16と、それ以外の固有制御表をまとめた固有情報域エ
フとにわかれる。すなわち抜型プロセス空間はシステム
内に複数個存在し、それぞれ異なる機能を有しており、
例えば、空間管理機能、メーセッジ管理機能、或いはプ
ロセス空間管理機能等があり、これらの機能を制御する
ための制御表が複数個存在する。抜型プロセス空間の種
類によって必要とする制御表はそれぞれの機能に従って
異なる。そのため、IVPにおいても抜型プロセス空間
毎に制御表を用意する必要がある。そしてこのようなI
VPは複数存在する。各IVPで、プロセス空間の機能
の違いによって異なる制御表は固有制御表のデータとし
て分離される。
第4図はIVPの情報を集めたカーネルテキストの実施
例図である。
例図である。
機能の異なるプロセス空間に対応して複数個のIVPが
用意されている。複数個の抜型プロセス空間を1度に作
成するために用意された複数個のIVPの情報はカーネ
ルテキスト18として記憶装置に常駐される。カーネル
テキストにはプロセス空間の先頭1ページにあるシステ
ム情報域であるD A P (Direct Acce
ss Page) 、プログラムの格納域でありそれぞ
れのプログラムに必要な情報を設定しているF COP
(Frexible CommonProgram
) 、そして共通域19がある。さらに、その下に複数
のIVPが格納される。例えば一般プロセス空間のIV
PO,メーセッジ管理用核型プロセス空間のrVPI、
空間管理機能型プロセス空間のIVP2、プロセス空間
管理用空間管理機能空間のIVP3、等が連続してカー
ネルテキスト内に常駐される。IVPOの先頭アドレス
がIVP開始位置となる。
用意されている。複数個の抜型プロセス空間を1度に作
成するために用意された複数個のIVPの情報はカーネ
ルテキスト18として記憶装置に常駐される。カーネル
テキストにはプロセス空間の先頭1ページにあるシステ
ム情報域であるD A P (Direct Acce
ss Page) 、プログラムの格納域でありそれぞ
れのプログラムに必要な情報を設定しているF COP
(Frexible CommonProgram
) 、そして共通域19がある。さらに、その下に複数
のIVPが格納される。例えば一般プロセス空間のIV
PO,メーセッジ管理用核型プロセス空間のrVPI、
空間管理機能型プロセス空間のIVP2、プロセス空間
管理用空間管理機能空間のIVP3、等が連続してカー
ネルテキスト内に常駐される。IVPOの先頭アドレス
がIVP開始位置となる。
第5図は本発明の抜型プロセス空間を作成する手順を示
す実施例図である。同図は抜型プロセス空間の作成の概
念を示したもので、その手順は■。
す実施例図である。同図は抜型プロセス空間の作成の概
念を示したもので、その手順は■。
■、■、■の順となる。その作成は仮想空間2゜上で行
われる。第1番目において抜型プロセス空間をDAT環
境のもとで組立てる。そして2番目において抜型プロセ
ス空間用のIVPを複写する。
われる。第1番目において抜型プロセス空間をDAT環
境のもとで組立てる。そして2番目において抜型プロセ
ス空間用のIVPを複写する。
3番目にこれは抜型プロセス空間の固有域に設定される
。設定された中の基点制御表すなわちLCTとLFTに
関し、これをIVP域に移動する。
。設定された中の基点制御表すなわちLCTとLFTに
関し、これをIVP域に移動する。
そして4番目にこれらの基点制御表を用いて制御表の動
的な初期化を行う。手順■の抜型プロセス空間の組立て
はDAT環境で行うため、プロセス空間のページテーブ
ルやセグメントテーブルを作成することになる。第2番
目の核型プロセス空間用IVPの複写の設定においては
、カーネルテキストから核型プロセス空間に核型プロセ
ス空間用IVPを複写し、それぞれの核型プロセス空間
固有域だけの核型プロセス空間を作成する。
的な初期化を行う。手順■の抜型プロセス空間の組立て
はDAT環境で行うため、プロセス空間のページテーブ
ルやセグメントテーブルを作成することになる。第2番
目の核型プロセス空間用IVPの複写の設定においては
、カーネルテキストから核型プロセス空間に核型プロセ
ス空間用IVPを複写し、それぞれの核型プロセス空間
固有域だけの核型プロセス空間を作成する。
基点制御表の移動を行う理由は、どのプロセス空間にお
いても実行環境の開始アドレスが一定になるようにする
ためである。かくすれば、スーパーバイザの機能が始ま
った場合に、基点制御表がプロセス空間の一定の位置に
なっていればそこを開始することが可能となる。他の制
御表はこの基点制御表をもとに、ポインタですべてひき
だすことが可能となる。
いても実行環境の開始アドレスが一定になるようにする
ためである。かくすれば、スーパーバイザの機能が始ま
った場合に、基点制御表がプロセス空間の一定の位置に
なっていればそこを開始することが可能となる。他の制
御表はこの基点制御表をもとに、ポインタですべてひき
だすことが可能となる。
第6図は核型プロセス空間用IVPの複写方式の実施例
図である。カーネルテキストから核型プロセス空間用I
VPを複写してそれぞれ核型プロセス空間固有域だけの
核型プロセス空間を作成する様子が示されている。すな
わち、カーネルテキスト18を仮想空間20に複写する
様子が示されている。システムによって核型プロセスは
゛複数存在し、仮想空間上ではプロセスの違いによりそ
の空間が異なってくる。すなわち、核型プロセス空間1
、核型プロセス空間2、核型プロセス空間3はアドレス
は同じであるが、仮想空間上では異なるものとする。カ
ーネルテキスト18上のDAPはそのまま仮想空間DA
Pに移され、これらは複数のプロセス空間で共通なもの
である。FCOPも同様に各プロセスに対して共通であ
り、共通域19もそのまま共通域21に複写される。ま
たイニシャルプログラム1コードIPLも同様にカーネ
ルテキスト18から仮想空間20へすべての核型プロセ
ス空間に共通なものとして複写される。核型プロセス空
間は機能の種類によって空間が異なる。IVPの複写に
関しては、各IVPはアドレスをそのままにして各空間
に複写される。例えば空間管理用IVPはカーネルテキ
スト上のA番地にあるならば、その空間管理用IVPは
核型プロセス空間lにおいてら同じA番地から始まるよ
うに複写される。すなわち、アドレスを変えないでその
まま横に核型プロセス空間1の固有域22に複写される
。メーセッジ管理用IVPに対しても同様にこれがカー
ネルテキスト上B番地からはじまれば、例えば、B番地
からはじまる核型プロセス空間2の固有域23に複写さ
れる。プロセス空間管理用1.VPも例えば、核型プロ
セス空間3にそのままアドレスをかえずに複写される。
図である。カーネルテキストから核型プロセス空間用I
VPを複写してそれぞれ核型プロセス空間固有域だけの
核型プロセス空間を作成する様子が示されている。すな
わち、カーネルテキスト18を仮想空間20に複写する
様子が示されている。システムによって核型プロセスは
゛複数存在し、仮想空間上ではプロセスの違いによりそ
の空間が異なってくる。すなわち、核型プロセス空間1
、核型プロセス空間2、核型プロセス空間3はアドレス
は同じであるが、仮想空間上では異なるものとする。カ
ーネルテキスト18上のDAPはそのまま仮想空間DA
Pに移され、これらは複数のプロセス空間で共通なもの
である。FCOPも同様に各プロセスに対して共通であ
り、共通域19もそのまま共通域21に複写される。ま
たイニシャルプログラム1コードIPLも同様にカーネ
ルテキスト18から仮想空間20へすべての核型プロセ
ス空間に共通なものとして複写される。核型プロセス空
間は機能の種類によって空間が異なる。IVPの複写に
関しては、各IVPはアドレスをそのままにして各空間
に複写される。例えば空間管理用IVPはカーネルテキ
スト上のA番地にあるならば、その空間管理用IVPは
核型プロセス空間lにおいてら同じA番地から始まるよ
うに複写される。すなわち、アドレスを変えないでその
まま横に核型プロセス空間1の固有域22に複写される
。メーセッジ管理用IVPに対しても同様にこれがカー
ネルテキスト上B番地からはじまれば、例えば、B番地
からはじまる核型プロセス空間2の固有域23に複写さ
れる。プロセス空間管理用1.VPも例えば、核型プロ
セス空間3にそのままアドレスをかえずに複写される。
このように固有域の核型プロセス空間はカーネ・ルテキ
ストで必要なIVPをそのままアドレスをかえずに複写
され、DAP、FCOP、共通域等の各プロセスで共通
に使われるものはそのままカーネルテキストから複写さ
れる。従って仮想空間20の上の部分はシステムに共通
なもの、下の部分のIVPはシステムによって異なる空
間となる。
ストで必要なIVPをそのままアドレスをかえずに複写
され、DAP、FCOP、共通域等の各プロセスで共通
に使われるものはそのままカーネルテキストから複写さ
れる。従って仮想空間20の上の部分はシステムに共通
なもの、下の部分のIVPはシステムによって異なる空
間となる。
従って、核型プロセス空間lは縦方向に対してはアクセ
スできるが、横方向の他の核型プロセス空間にあるもの
は記憶保護されているために参照することができない、
固有域においてV=Rは仮想アドレス(V)と実アドレ
ス(R)が等しいことを示す。IVP25はプロセス空
間共通に利用される開始アドレスが格納される領域であ
ることを示す。このように仮想空間の下の方では核型プ
ロセス空間それぞれに固有な機能に必要なIVPがカー
ネルテキストから複写される。従って核型プロセス空間
上で使われないIVPがあればそれに対応する領域は空
き状態となる。このように本発明では核型プロセス空間
を1度に作成するためにカーネルテキストにすべての核
型プロセス空間のIVPを組み込んでおく。そしてプロ
セス空間の作成を簡単にするためにすべてのプロセス空
間でのIVPの開始アドレスを同じ位置にし、しかも各
プロセス空間で必要となるIVPをアドレスを変えない
形で複写する。このとき各核型プロセス空間の固有域で
は共通情報域と固有情報域に分類されてデータが格納さ
れる。
スできるが、横方向の他の核型プロセス空間にあるもの
は記憶保護されているために参照することができない、
固有域においてV=Rは仮想アドレス(V)と実アドレ
ス(R)が等しいことを示す。IVP25はプロセス空
間共通に利用される開始アドレスが格納される領域であ
ることを示す。このように仮想空間の下の方では核型プ
ロセス空間それぞれに固有な機能に必要なIVPがカー
ネルテキストから複写される。従って核型プロセス空間
上で使われないIVPがあればそれに対応する領域は空
き状態となる。このように本発明では核型プロセス空間
を1度に作成するためにカーネルテキストにすべての核
型プロセス空間のIVPを組み込んでおく。そしてプロ
セス空間の作成を簡単にするためにすべてのプロセス空
間でのIVPの開始アドレスを同じ位置にし、しかも各
プロセス空間で必要となるIVPをアドレスを変えない
形で複写する。このとき各核型プロセス空間の固有域で
は共通情報域と固有情報域に分類されてデータが格納さ
れる。
第7図は核型プロセス空間の固有域の形式を示す実施例
図である。
図である。
核型プロセス空間用のIVPI域26は第3図の共通情
報域16に対応するものであり、IVP#以外のそれぞ
れの核型プロセス空間の情報域27が第3図の固有情報
域17に対応する。すなわちこの固有情報域はそれぞれ
の核型プロセス空間でしか使用しない制御表やデータ域
等が設定されるものである。
報域16に対応するものであり、IVP#以外のそれぞ
れの核型プロセス空間の情報域27が第3図の固有情報
域17に対応する。すなわちこの固有情報域はそれぞれ
の核型プロセス空間でしか使用しない制御表やデータ域
等が設定されるものである。
第8図は本発明の基点制御表の複写動作を示す実施例図
である。第8図にはどのプロセス空間においても実行環
境の開始アドレスが一定になるように基点制御表が複写
される様子が示されている。
である。第8図にはどのプロセス空間においても実行環
境の開始アドレスが一定になるように基点制御表が複写
される様子が示されている。
仮想空間上でIPL時の状態が(a)図で、初期化処理
時の状態が(b)図である。IVPl域28にあった1
ペ一ジ分のLCTとLFTをrvp域29に移動するこ
とになる。IPL時の状態ではIVP域30は空の状態
である。そして初期化処理時の状態においてはIVPl
域28にあったLCTとLFTの1ペ一ジ分を■■P域
29に移すことになる。
時の状態が(b)図である。IVPl域28にあった1
ペ一ジ分のLCTとLFTをrvp域29に移動するこ
とになる。IPL時の状態ではIVP域30は空の状態
である。そして初期化処理時の状態においてはIVPl
域28にあったLCTとLFTの1ペ一ジ分を■■P域
29に移すことになる。
それぞれの核型プロセス空間のIVPS域はIPL時に
はすべて異なる仮想アドレス上にローディングされてい
る。これが(a)の状態である。一般に、IVPl内で
静的に結合された制御表関係を再配置してアドレス関係
を修正する必要がある。
はすべて異なる仮想アドレス上にローディングされてい
る。これが(a)の状態である。一般に、IVPl内で
静的に結合された制御表関係を再配置してアドレス関係
を修正する必要がある。
しかし、本発明では、IVPをすべて同じ仮想アドレス
上におくということをIVPの中でLCT。
上におくということをIVPの中でLCT。
LFTの基点制御表のみを同じ仮想アドレス上におくと
いうことでアドレス修正を済ましている。
いうことでアドレス修正を済ましている。
すなわち、本発明では制御表の接続関係はすべてポイン
タでむすばれ、そのポインタはLCTから始まっている
ことを利用し、LCTの位置を固定する。またLFTは
制御表のt ree構造で独立しているためLFTも同
様に固定のアドレスに移動する。このLCTとLFTの
仮想アドレスさえわかればそれ以外のすべての制御表は
ポインタにより見つけることができる。
タでむすばれ、そのポインタはLCTから始まっている
ことを利用し、LCTの位置を固定する。またLFTは
制御表のt ree構造で独立しているためLFTも同
様に固定のアドレスに移動する。このLCTとLFTの
仮想アドレスさえわかればそれ以外のすべての制御表は
ポインタにより見つけることができる。
本発明ではLCTとLFTをすべてのプロセス空間で同
一アドレスにする。
一アドレスにする。
従って、本発明では、第8図の(a)、(b)に示すと
おり、IPL時のIVPl域28の先頭から1ペ一ジ分
は初期化処理時にIVP域29に複写される。複写した
ことによってLCTとLFTはすべてのプロセス間で、
同一の仮想アドレスに存在することになる。
おり、IPL時のIVPl域28の先頭から1ペ一ジ分
は初期化処理時にIVP域29に複写される。複写した
ことによってLCTとLFTはすべてのプロセス間で、
同一の仮想アドレスに存在することになる。
しかしこの時、他の制御表がLCT、LFTのアドレス
を意識している場合、1つの問題が生じる。IPL時の
状態でLCT、LFTの先頭アドレスを他の制御表が使
用している場合、それがLCT、LFTが移ったG)の
状態ではLCTとLFTが違ったアドレスに移動されて
しまい、参照アドレスが異なるという問題が生じる。
を意識している場合、1つの問題が生じる。IPL時の
状態でLCT、LFTの先頭アドレスを他の制御表が使
用している場合、それがLCT、LFTが移ったG)の
状態ではLCTとLFTが違ったアドレスに移動されて
しまい、参照アドレスが異なるという問題が生じる。
第9図は他の制御表がLCTのアドレスを持つ場合の問
題点とその解決法を説明するプロセス空間内での制御表
関係図である。同図(a)の右図はLCTをすべてのプ
ロセス空間で同じ仮想アドレス上におくようにIVP$
域28からIVP域29に移動した時の状態である。右
図ではLCTは他の制御表のXXX制御表アドレスを有
し、またXXxにある制御表31においてそのLCT制
御表アドレスを持っている場合がある。この場合、LC
Tを基準制御表の基点アドレスに移動したときLCT内
にあったXXx制御表アドレス32はXXXが変わらな
いので問題ないがXXXにあった制御表内のLCT制御
表アドレス33は移す前のアドレスであるために、正し
いLCT制御表アドレスとはならない。これを解決する
様子を示したのが(b)の図である。(b)の左図に示
されるように、本発明では、核型プロセス間のIVPを
カーネルテキストに組み込む時にLCTとLFTのアド
レスを意識する制御表があれば、カーネルテキストのI
VP域のLCTをポインタ34で意識するようにアドレ
スを生成する。すなわち、LCT35内のXXX制御表
アドレスはXXXをさし、XXXアドレスにある制御表
36内にLCT制御表アドレス37をもつ場合には、そ
のアドレスをLCTが移動したものと仮定して移るべき
IVPアドレス34にカーネルテキスト組み込み時に予
め変えておく。このようにすればIVP域に移動した後
でも、い)の右図に示すように、XXXアドレスにある
LCT制御表アドレス37は移動後のLCTの先頭アド
レス34をさすことになる。
題点とその解決法を説明するプロセス空間内での制御表
関係図である。同図(a)の右図はLCTをすべてのプ
ロセス空間で同じ仮想アドレス上におくようにIVP$
域28からIVP域29に移動した時の状態である。右
図ではLCTは他の制御表のXXX制御表アドレスを有
し、またXXxにある制御表31においてそのLCT制
御表アドレスを持っている場合がある。この場合、LC
Tを基準制御表の基点アドレスに移動したときLCT内
にあったXXx制御表アドレス32はXXXが変わらな
いので問題ないがXXXにあった制御表内のLCT制御
表アドレス33は移す前のアドレスであるために、正し
いLCT制御表アドレスとはならない。これを解決する
様子を示したのが(b)の図である。(b)の左図に示
されるように、本発明では、核型プロセス間のIVPを
カーネルテキストに組み込む時にLCTとLFTのアド
レスを意識する制御表があれば、カーネルテキストのI
VP域のLCTをポインタ34で意識するようにアドレ
スを生成する。すなわち、LCT35内のXXX制御表
アドレスはXXXをさし、XXXアドレスにある制御表
36内にLCT制御表アドレス37をもつ場合には、そ
のアドレスをLCTが移動したものと仮定して移るべき
IVPアドレス34にカーネルテキスト組み込み時に予
め変えておく。このようにすればIVP域に移動した後
でも、い)の右図に示すように、XXXアドレスにある
LCT制御表アドレス37は移動後のLCTの先頭アド
レス34をさすことになる。
次にこのようなIVPとIVP$の制御表を作成するコ
ーディング方式を図面を参照して説明する。
ーディング方式を図面を参照して説明する。
本発明では、マツピングマクロのコーディングにおいて
、IVPの静的領域をマツピングマクロ化する。そして
、バラメークによりIVP域か■vP#域かの区別をつ
け、核型プロセス空間でしか使わないエントリーもその
核型プロセス空間をコーディングするときにパラメータ
として指定できるようにしてIVP域とIVP#域の静
的制御表をコーディングする。まず基点制御表のコーデ
ィング方式を説明する。
、IVPの静的領域をマツピングマクロ化する。そして
、バラメークによりIVP域か■vP#域かの区別をつ
け、核型プロセス空間でしか使わないエントリーもその
核型プロセス空間をコーディングするときにパラメータ
として指定できるようにしてIVP域とIVP#域の静
的制御表をコーディングする。まず基点制御表のコーデ
ィング方式を説明する。
第10図は本発明の基点制御表のコーディング方法を示
す実施例図である。上の図においてDCLは宣言文であ
る。IVPのコーディングを行う場合、LCTは静的に
外部共用宣言される。下の図では抜型プロセス空間固存
域のコーディング方法を示し、LCT#において外部の
制御表であるXXXを参照している。一方、XXXはL
CTを参照するが、第9図で説明したように、他の制御
表がLCTのアドレスを持つ場合にはXXXの制御表の
中にあるLCTIII御表アドレスはポインタによりL
CT$ではなく、IVP域に移動されるLCTのアドレ
スになっている。すなわち、核型プロセス空間のIVP
をカーネルテキストに組み込む時に、カーネルテキスト
のIVP域を意識させるようにしている。このようにコ
ーディングすることによりXXX01エントリにはIV
P域のLCTアドレスが決定される。なおLCTとLF
T以外の制御表をコーディングする場合にはIVP域や
IVP#域を意識する必要はない。
す実施例図である。上の図においてDCLは宣言文であ
る。IVPのコーディングを行う場合、LCTは静的に
外部共用宣言される。下の図では抜型プロセス空間固存
域のコーディング方法を示し、LCT#において外部の
制御表であるXXXを参照している。一方、XXXはL
CTを参照するが、第9図で説明したように、他の制御
表がLCTのアドレスを持つ場合にはXXXの制御表の
中にあるLCTIII御表アドレスはポインタによりL
CT$ではなく、IVP域に移動されるLCTのアドレ
スになっている。すなわち、核型プロセス空間のIVP
をカーネルテキストに組み込む時に、カーネルテキスト
のIVP域を意識させるようにしている。このようにコ
ーディングすることによりXXX01エントリにはIV
P域のLCTアドレスが決定される。なおLCTとLF
T以外の制御表をコーディングする場合にはIVP域や
IVP#域を意識する必要はない。
次に静的判断制御表域のマツピングマクロのコーディン
グの実施例を説明する。第11図は静的制御域のマツピ
ングマクロの実施例図である。%MACRO(7)IV
PでIVPかIVP#かを指定し、各エントリに値を入
れる場合にはそれを指定する。%MACRO以下はIV
P#に関するLCTを作る部分である。最初の%THE
NからENDまでがLCTを作る部分で次の%T!(E
NからENDまでがLFTを作る部分である。次のDC
Lの宣言文(7) I V P D UMMYはLCT
、LFTの下側に空き領域を作るためのものである。す
なわち、複写する単位の1ページ(4096バイト)に
おいて空きの部分(第8図の27参照)を作る。
グの実施例を説明する。第11図は静的制御域のマツピ
ングマクロの実施例図である。%MACRO(7)IV
PでIVPかIVP#かを指定し、各エントリに値を入
れる場合にはそれを指定する。%MACRO以下はIV
P#に関するLCTを作る部分である。最初の%THE
NからENDまでがLCTを作る部分で次の%T!(E
NからENDまでがLFTを作る部分である。次のDC
Lの宣言文(7) I V P D UMMYはLCT
、LFTの下側に空き領域を作るためのものである。す
なわち、複写する単位の1ページ(4096バイト)に
おいて空きの部分(第8図の27参照)を作る。
第11図の下半分は第9図におけるxXXアドレスの制
御表を作成する部分である。制御表がLCTのアドレス
を持っている場合に移動した後のし・CTの先頭アドレ
スを作るためのコーディングである。第11図の手順は
以下に示される。
御表を作成する部分である。制御表がLCTのアドレス
を持っている場合に移動した後のし・CTの先頭アドレ
スを作るためのコーディングである。第11図の手順は
以下に示される。
IVPかIVP#を指定する。
LCTOIエントリに値を入れる時に指定LPTO1に
エントリに値を入れる時に指定VSVTO1エントリに
値を入れる時に指定PCTOIエントリに値を入れる時
に指定一般プロセス用か核型プロセス用か 一般プロセス用 L CT !11100展開 LFT@御表の展開 核型プロセス用 LCTOIエントリ指定か LCTOIエントリ指定でない LCT制御表の展開 LCTO1エントリ指定 LCT制御表に固有の初期値を入 れて展開 LFTO1エントリ指定か LFTOlエントリ指定でない LFT制御表の展開 LFTOIエントリ指定 LFT制御表に固有の初期値を入 れて展開 第8図の形式にするための空き領域 一般プロセス用か核型プロセス用が 一般プロセス用 VSVT制御表の展開 PCT制御表の展開 核型プロセス用 VSVTO1エントリ指定か VSVTO1エントリ指定でない VSVT制御表の展開 VSVTQIエントリ指定 VSVT制御表に固有の初期値を入 れて展開 PCTOIエントリ指定か PCTOIエントリ指定でない PCT制御表の展開 PCTOIエントリ指定 PCT制御表に固有の初期値を入 れて展開 第12図はLCTとPCTのマツピングマクロの実施例
図である。LCT (TYPE=、LCT01=)iが
呼ばれるとIVPかIVP$Eかを区別して作成する。
エントリに値を入れる時に指定VSVTO1エントリに
値を入れる時に指定PCTOIエントリに値を入れる時
に指定一般プロセス用か核型プロセス用か 一般プロセス用 L CT !11100展開 LFT@御表の展開 核型プロセス用 LCTOIエントリ指定か LCTOIエントリ指定でない LCT制御表の展開 LCTO1エントリ指定 LCT制御表に固有の初期値を入 れて展開 LFTO1エントリ指定か LFTOlエントリ指定でない LFT制御表の展開 LFTOIエントリ指定 LFT制御表に固有の初期値を入 れて展開 第8図の形式にするための空き領域 一般プロセス用か核型プロセス用が 一般プロセス用 VSVT制御表の展開 PCT制御表の展開 核型プロセス用 VSVTO1エントリ指定か VSVTO1エントリ指定でない VSVT制御表の展開 VSVTQIエントリ指定 VSVT制御表に固有の初期値を入 れて展開 PCTOIエントリ指定か PCTOIエントリ指定でない PCT制御表の展開 PCTOIエントリ指定 PCT制御表に固有の初期値を入 れて展開 第12図はLCTとPCTのマツピングマクロの実施例
図である。LCT (TYPE=、LCT01=)iが
呼ばれるとIVPかIVP$Eかを区別して作成する。
そしてLCTとするかLCT#にするかをDCLで宣言
する。5行目がLCTの外部参照宣言で7〜8行目で、
LCTの外部参照宣言とIVP域のLCTに移動するL
CT名を変える宣言が行われる。一方、PCTはXXX
に対応するもので、第13図の実施例はLCTのアドレ
スを持つ場合である。
する。5行目がLCTの外部参照宣言で7〜8行目で、
LCTの外部参照宣言とIVP域のLCTに移動するL
CT名を変える宣言が行われる。一方、PCTはXXX
に対応するもので、第13図の実施例はLCTのアドレ
スを持つ場合である。
第12図フローの手順を示すと
IVPかIVP$を指定する。
LCTOIエントリに値を入れる時に指定一般プロセス
用か核型プロセス用が 一般プロセス用 LCTを外部共用宣言する。
用か核型プロセス用が 一般プロセス用 LCTを外部共用宣言する。
核型プロセス用
LCTを外部参照宣言する。
IVP域のLCTに移動するLCTを名標を変えて宣言
する。
する。
一般プロセス用か または
LCTOIエントリを指定していない
YES。
LCTOIエントリの領域宣言
N00
LCTOIエントリに固有の初期値を
入れて展開
LCTO2エントリの宣言
LCTO3エントリの宣言
LCTO31エントリの宣言
LCTO32エントリの宣言
また、第13図の手順を示すと
PCTOIエントリに値を入れる時に指定PCTの宣言
PCTOIエントリ指定か
PCTOIエントリ指定でない
PCTOIエントリの領域宣言
PCTエントリ指定
PCTOIエントリに初期値を入れて
宣言
PCTO2エントリの宣言
となる。
本発明は以上説明したように前もってプロセス空間の実
行環境を静的にコーディングし、作成時に仮想空間上に
コーディングした内容を複写し、どのプロセス空間にお
いても実行関係の開始アドレスが一定になるように基点
制御表をプロセス空間の一定の位置に移動している。そ
して、静的にコーディングできない必要最小限の部分の
制御表の初期化を動的に行っているので、本発明は一度
に複数個の核型プロセス空間を短時間で作成することが
可能となる。
行環境を静的にコーディングし、作成時に仮想空間上に
コーディングした内容を複写し、どのプロセス空間にお
いても実行関係の開始アドレスが一定になるように基点
制御表をプロセス空間の一定の位置に移動している。そ
して、静的にコーディングできない必要最小限の部分の
制御表の初期化を動的に行っているので、本発明は一度
に複数個の核型プロセス空間を短時間で作成することが
可能となる。
第1図は本発明の機能ブロック図、
第2図はIVPの内容で静的制御表の関連図、第3図は
実行環境の1つの単位であるIVPの形式を示す実施例
図、 第4図はIVPの情報を集めたカーネルテキストの実施
例図、 第5図は本発明の核型プロセス空間を作成するためのI
VPの操作に関する実施例図、 第6図は核型プロセス空間用IVPの複写方式の実施例
図、 第7図は核型プロセス空間の固有域の形式を示す実施例
図、 第8図(a)、 (b)は本発明の基点制御表の複写を
示す実施例図、 第9図(a)、 (b)は他の制御表がLCTのアドレ
スを持つ場合の問題点とその解決法を説明するプロセス
空間内での制御表関係図、 第10図は本発明の基点制御表のコーディング方法を示
す実施例図、 第11図〜第13図は本発明のマツピングマクロのコー
ディングの実施例図である。 1・−・・抜型プロセス空間の組立て手段、2・・・抜
型プロセス空間用IVPの複写手段、3・・・基点制御
表の移動手段、 4・・・制御表の動的な初期化手段。
実行環境の1つの単位であるIVPの形式を示す実施例
図、 第4図はIVPの情報を集めたカーネルテキストの実施
例図、 第5図は本発明の核型プロセス空間を作成するためのI
VPの操作に関する実施例図、 第6図は核型プロセス空間用IVPの複写方式の実施例
図、 第7図は核型プロセス空間の固有域の形式を示す実施例
図、 第8図(a)、 (b)は本発明の基点制御表の複写を
示す実施例図、 第9図(a)、 (b)は他の制御表がLCTのアドレ
スを持つ場合の問題点とその解決法を説明するプロセス
空間内での制御表関係図、 第10図は本発明の基点制御表のコーディング方法を示
す実施例図、 第11図〜第13図は本発明のマツピングマクロのコー
ディングの実施例図である。 1・−・・抜型プロセス空間の組立て手段、2・・・抜
型プロセス空間用IVPの複写手段、3・・・基点制御
表の移動手段、 4・・・制御表の動的な初期化手段。
Claims (1)
- 【特許請求の範囲】 主記憶装置をページ単位に分割し、ページ単位で外部記
憶装置から情報を動的に割り当てる仮想記憶方式に基き
、オペレーティングシステムの核型プロセスを多重に作
成する情報処理システムにおいて、 各プロセス空間の実行環境を静的にコーディングする核
型プロセス空間の組立手段(1)と、前記組立手段(1
)によって形成される実行環境の1つの単位であるIV
P(Initial ValuePattern Ar
ea)に対して複数の多重プロセス空間全体の実行環境
設定域であるカーネルテキスト(18)から各核型プロ
セス空間毎に異なるIVPの形式を共通情報域と固有情
報域とに分け、固有情報域の各IVPを仮想空間上に分
割してできる各核型プロセス空間上にカーネルテキスト
(18)からアドレスを変更することなく複写する核型
プロセス空間用IVPの複写手段(2)と、他の制御表
のポインタを持ち前記複写手段(2)によって仮想空間
上に複写されたIVPの共通情報域にある基点制御表を
核型プロセス空間固有域からすべてのプロセス空間で常
に同じ仮想アドレスであってしかもその固有域と異なる
IVP域に移動する基点制御表の移動手段(3)と、 核型プロセス空間固有域にある制御表が前記基点制御表
のアドレスを持っている場合には、前記固有域にあるそ
の制御表内の基点制御表アドレスを前記移動手段(3)
によって移される基点制御表の先頭アドレスに予め設定
しておき、静的にコーディングできない必要最小限の部
分の制御表の初期化を行う制御表の動的な初期化手段(
4)とを有することを特徴とする多重核型プロセス空間
の作成方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63205678A JPH087688B2 (ja) | 1988-08-20 | 1988-08-20 | 多重核型プロセス空間の作成方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63205678A JPH087688B2 (ja) | 1988-08-20 | 1988-08-20 | 多重核型プロセス空間の作成方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0256030A true JPH0256030A (ja) | 1990-02-26 |
JPH087688B2 JPH087688B2 (ja) | 1996-01-29 |
Family
ID=16510880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63205678A Expired - Fee Related JPH087688B2 (ja) | 1988-08-20 | 1988-08-20 | 多重核型プロセス空間の作成方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH087688B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04199429A (ja) * | 1990-11-29 | 1992-07-20 | Matsushita Electric Ind Co Ltd | プロセス管理装置 |
-
1988
- 1988-08-20 JP JP63205678A patent/JPH087688B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04199429A (ja) * | 1990-11-29 | 1992-07-20 | Matsushita Electric Ind Co Ltd | プロセス管理装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH087688B2 (ja) | 1996-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6314429B1 (en) | Bi-directional conversion library | |
US9727338B2 (en) | System and method for translating program functions for correct handling of local-scope variables and computing system incorporating the same | |
US4403283A (en) | Extended memory system and method | |
CA1226955A (en) | Multiprocessor system comprising a plurality of data processors which are interconnected by a communication network | |
US5345588A (en) | Thread private memory storage of multi-thread digital data processors using access descriptors for uniquely identifying copies of data created on an as-needed basis | |
US5539899A (en) | System and method for handling a segmented program in a memory for a multitasking data processing system utilizing paged virtual storage | |
JPS6013501B2 (ja) | 仮想計算機システムにおけるチヤネルアドレス制御方式 | |
US5652853A (en) | Multi-zone relocation facility computer memory system | |
JPS62165250A (ja) | 仮想記憶方法 | |
JPH02201653A (ja) | アプリケーシヨン・プログラム・インターフエース方法 | |
JPS62100851A (ja) | 仮想記憶装置における領域管理方法 | |
JPH06110715A (ja) | 仮想計算機システムにおける計算機資源の動的割付け方法 | |
US5369750A (en) | Method and apparatus for configuring multiple absolute address spaces | |
JPH0256030A (ja) | 多重核型プロセス空間の作成方式 | |
JPS5818708B2 (ja) | 共用アクセス多重プログラム型デ−タ処理システムにおいて情報を記憶しアクセスするための方法及び装置 | |
Schell | Dynamic reconfiguration in a modular computer system | |
JPS63244152A (ja) | 拡張記憶装置アクセス制御装置 | |
CA2247680C (en) | Bi-directional conversion system | |
JP2990609B2 (ja) | 計算機システム | |
KR0162759B1 (ko) | 인텔 처리기의 메모리 관리 유니트를 이용한 확장된 가상주소공간 구축방법 | |
JPH04344549A (ja) | 計算機システムにおけるページ割り当て方式 | |
JPS6336012B2 (ja) | ||
JPS62251851A (ja) | 電子計算機システムのオ−バレイ制御方式 | |
KR920004409B1 (ko) | 가상 컴퓨터를 위한 입.출력 처리 시스템 | |
Mills | Executive systems and software development for minicomputers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |