JPH10270848A - Built-up multilayered printed wiring board and its manufacture - Google Patents
Built-up multilayered printed wiring board and its manufactureInfo
- Publication number
- JPH10270848A JPH10270848A JP7102597A JP7102597A JPH10270848A JP H10270848 A JPH10270848 A JP H10270848A JP 7102597 A JP7102597 A JP 7102597A JP 7102597 A JP7102597 A JP 7102597A JP H10270848 A JPH10270848 A JP H10270848A
- Authority
- JP
- Japan
- Prior art keywords
- layer pattern
- wiring board
- printed wiring
- positioning
- build
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は内層パターン上に絶
縁層が配置され、その絶縁層上に外層パターンが形成さ
れたビルドアップ多層プリント配線板およびその製造方
法に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a build-up multilayer printed wiring board in which an insulating layer is disposed on an inner layer pattern and an outer layer pattern is formed on the insulating layer, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】図５は従来例のビルドアップ工法による
多層プリント配線板の製造工程を示す上面図であり、図
６は図５に示されるビルドアップ多層プリント配線板の
破線Ａ−Ａ’における略断面図であり、図５と図６はそ
れぞれの工程を対比して、示してある。以下図５および
図６を用いて従来例のプリント配線板の製造工程を説明
する。2. Description of the Related Art FIG. 5 is a top view showing a process for manufacturing a multilayer printed wiring board by a conventional build-up method, and FIG. 6 is a sectional view taken along a broken line AA 'of the build-up multilayer printed wiring board shown in FIG. FIG. 5 is a schematic sectional view, and FIG. 5 and FIG. 6 show the respective steps in comparison. Hereinafter, a manufacturing process of a conventional printed wiring board will be described with reference to FIGS.
【０００３】両面銅張積層板に基準穴およびバイアホー
ルをドリル等を用いて形成し、基準穴およびバイアホー
ル内面をメッキした後、バイアホールに樹脂を充填し、
再度両面銅張積層板両面にメッキを施した後、表面をパ
ターンニングして図５（ａ）および図６（ａ）に示され
る基板５１を形成する。図５（ａ）および図６（ａ）に
おいて、５２は絶縁板であり、５３は内層パターンであ
り、５４は基準穴であり、５５はバイアホールである。
バイアホール５５内面にはメッキが施されており、両面
の内層パターン５３を導通させている。またバイアホー
ル５５内部には樹脂等の充填材５６が充填されている。
内層パターン５３の一部はランド部５３ａ、５３ｂ、５
３ｃが形成されている。[0003] A reference hole and a via hole are formed in a double-sided copper-clad laminate using a drill or the like, and the reference hole and the inner surface of the via hole are plated.
After plating on both sides of the double-sided copper-clad laminate again, the surface is patterned to form the substrate 51 shown in FIGS. 5A and 6A. 5A and 6A, reference numeral 52 denotes an insulating plate, 53 denotes an inner layer pattern, 54 denotes a reference hole, and 55 denotes a via hole.
The inner surface of the via hole 55 is plated, and the inner layer patterns 53 on both surfaces are electrically connected. The inside of the via hole 55 is filled with a filler 56 such as a resin.
Part of the inner layer pattern 53 includes land portions 53a, 53b, 5
3c is formed.
【０００４】内層パターン５３を覆うように基板５１上
に感光性エポキシ樹脂等の感光性樹脂を積層する。続い
て、基準穴５４を露光機の画像認識により認識して位置
決めを行って露光して、現像することにより、図５
（ｂ）および図６（ｂ）に示される絶縁層５７およびフ
ォトバイア５８ａ、５８ｂ、５８ｃ形成する。フォトバ
イア５８ａ、５８ｂ、５８ｃは内層パターン５３のラン
ド５３ａ、５３ｂ、５３ｃに対応する位置にそれぞれ設
けられている。フォトバイア５８ａ、５８ｂ、５８ｃの
大きさは１５０μｍ程度であり、露光機の位置決めは±
５０μｍの精度で行われる。A photosensitive resin such as a photosensitive epoxy resin is laminated on the substrate 51 so as to cover the inner layer pattern 53. Subsequently, the reference hole 54 is recognized by the image recognition of the exposing machine, positioned, exposed, and developed, so that FIG.
The insulating layer 57 and the photovias 58a, 58b, 58c shown in FIG. 6B and FIG. 6B are formed. The photo vias 58a, 58b, 58c are provided at positions corresponding to the lands 53a, 53b, 53c of the inner layer pattern 53, respectively. The size of the photovias 58a, 58b, 58c is about 150 μm, and the positioning of the exposure machine is ±
It is performed with an accuracy of 50 μm.
【０００５】次に、基板５１両面に銅メッキを施して、
図５（ｃ）および図６（ｃ）に示されるように、絶縁層
５７を覆うように導体層５９を形成する。このときフォ
トバイア５８ａ、５８ｂ、５８ｃの内面も導体層５９が
形成される。Next, copper plating is applied to both surfaces of the substrate 51,
As shown in FIGS. 5C and 6C, a conductor layer 59 is formed so as to cover the insulating layer 57. At this time, the conductor layer 59 is also formed on the inner surfaces of the photovias 58a, 58b, 58c.
【０００６】続いて、導体層５９上にドライフィルムを
ラミネートし、露光機の画像認識により、基準穴５４を
認識して位置決めを行い、露光、現像を行う。このと
き、露光機の位置決めは±５０μｍの精度で行われる。
次に、導体層５９のエッチングを行うことにより、図５
（ｄ）および図６（ｄ）に示される外層パターン６０を
形成することによりビルドアップ多層プリント配線板５
０が形成される。なお、ドライフィルムはエッチング完
了後に取り除かれる。外層パターン６０の一部はランド
部６０ａ、６０ｂ、６０ｃとして形成されている。ラン
ド部５３ａとランド部６０ａはフォトバイア５８ａによ
って導通しており、ランド部５３ｂとランド部６０ｂは
フォトバイア５８ｂによって導通しており、また、ラン
ド部５３ｃとランド部６０ｃはフォトバイア５８ｃによ
って導通している。Subsequently, a dry film is laminated on the conductor layer 59, the reference hole 54 is recognized and positioned by image recognition of an exposure machine, and exposure and development are performed. At this time, the positioning of the exposure machine is performed with an accuracy of ± 50 μm.
Next, by etching the conductor layer 59, FIG.
By forming the outer layer pattern 60 shown in FIG. 6D and FIG. 6D, the build-up multilayer printed wiring board 5 is formed.
0 is formed. The dry film is removed after the completion of the etching. Part of the outer layer pattern 60 is formed as land portions 60a, 60b, and 60c. The land 53a and the land 60a are electrically connected by the photo via 58a, the land 53b and the land 60b are electrically connected by the photo via 58b, and the land 53c and the land 60c are electrically connected by the photo via 58c. ing.
【０００７】ここに、バイアホールとは異なった層間を
電気的に接続するたるに用いる経由孔であり、フォトバ
イアとは露光、現像などのフォトプロセスによって形成
されたバイアホール用の絶縁層への孔のことであり、ビ
ルドアップ工法とは１層づつの絶縁（樹脂）層、バイア
ホール、メッキ等、というプロセスを繰り返し複数の層
を積み上げ（ｂｕｉｌｄ ｕｐ）て多層基板を得る工法
のことである。[0007] Here, the via hole is a via hole used to electrically connect different layers, and the photo via is a via hole formed on the insulating layer for the via hole formed by a photo process such as exposure and development. The build-up method is a method of obtaining a multilayer board by repeating a process of insulating (resin) layers, via holes, plating, etc., one layer at a time, and building up a plurality of layers (build up). .
【０００８】[0008]
【発明が解決しようとする課題】外層パターン６０のラ
ンド部６０ａ、６０ｂ、６０ｃは、内層パターン５３と
の確実な導通を確保するためにその内部にフォトバイア
５８ａ、５８ｂ、５８ｃが位置するように形成されなけ
ればならないが、そのために露光機の位置決めの際の基
準穴５４に対する誤差を考慮して所定の大きさ以上に形
成する必要がある。The land portions 60a, 60b and 60c of the outer layer pattern 60 are arranged such that the photo vias 58a, 58b and 58c are located inside the land portions 60a, 60b and 60c in order to ensure reliable conduction with the inner layer pattern 53. However, it must be formed to have a predetermined size or more in consideration of an error with respect to the reference hole 54 when positioning the exposure apparatus.
【０００９】図７は従来例のビルドアップ多層プリント
配線板の位置決めを説明する説明図である。図７（ａ）
は、左右の２つの基準穴５４（図示省略）を基準として
位置決めを行い形成したフォトバイア５８ｂが、設計上
の基準位置Ｐに対して、右方向に５０μｍずれている様
子を示している。フォトバイア５８ｂの直径は１５０μ
ｍである。次に、図７（ｂ）は、この状態で、再び左右
の２つの基準穴５４（図示省略）を基準として位置決め
を行い形成したランド部６０ｂが、設計上の基準位置Ｐ
に対して、左方向に５０μｍずれている様子を示してい
る。FIG. 7 is an explanatory view for explaining positioning of a conventional build-up multilayer printed wiring board. FIG. 7 (a)
Shows that the photo via 58b formed by positioning with reference to the two left and right reference holes 54 (not shown) is shifted by 50 μm to the right from the design reference position P. The diameter of the photo via 58b is 150μ.
m. Next, FIG. 7B shows that the land portion 60b formed by performing positioning with reference to the two right and left reference holes 54 (not shown) again in this state is moved to the design reference position P.
The figure shows a state shifted by 50 μm to the left with respect to.
【００１０】このように、左右の２つの基準穴５４を基
準として２度目の位置決めを行うと、図７（ｂ）に示さ
れるように、ずれが最大の場合、設計上の基準位置Ｐに
対して、左方向に５０μｍずれる場合があり、この時、
フォトバイア５８ｂとランド部６０ｂとは、設計上の基
準位置Ｐに対して、１００μｍの位置ずれがある。その
結果、ランド部６０ｂの領域内にフォトバイア５８ｂが
形成されるためには、外層パターン６０のランド部６０
ｂの直径は少なくとも３５０μｍは必要となる。As described above, when positioning is performed for the second time with reference to the two reference holes 54 on the left and right sides, as shown in FIG. In some cases, it may shift to the left by 50 μm.
The photo via 58b and the land portion 60b have a displacement of 100 μm with respect to the design reference position P. As a result, in order for the photo via 58b to be formed in the area of the land portion 60b, the land portion 60 of the outer layer pattern 60 is required.
The diameter of b must be at least 350 μm.
【００１１】以上の例から明らかなように従来例のビル
ドアップ多層プリント配線板ではフォトバイアによって
内層パターンと外層パターンとの導通を確保するために
位置ずれを考慮して、外層パターン、特に内層パターン
との接続部分であるランド部等の部分を大きくする形成
する必要があり、回路の密度を高めることができなかっ
た。As apparent from the above example, in the conventional build-up multilayer printed wiring board, the outer layer pattern, particularly the inner layer pattern, is taken into consideration by using a photovia in order to secure the conduction between the inner layer pattern and the outer layer pattern. Therefore, it is necessary to increase the size of a portion such as a land portion, which is a connection portion with the semiconductor device, so that the circuit density cannot be increased.
【００１２】本発明は上述の課題を鑑みてなされたもの
であり、位置決めの基準方法を改善することにより、外
層パターンを小さく形成できるビルドアップ多層プリン
ト配線板およびその製造方法を提供することを目的とす
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide a build-up multilayer printed wiring board capable of forming a small outer layer pattern by improving a positioning reference method and a method of manufacturing the same. And
【００１３】[0013]
【課題を解決するための手段】本発明の請求項１記載の
ビルドアップ多層プリント配線板は、基準穴及び内層パ
ターンとを有するプリント配線板上に絶縁層を形成し、
該絶縁層上に外層パターンを形成して成るビルドアップ
多層プリント配線板であり、該絶縁層に該基準穴を基準
として形成されたフォトバイア及び位置決め用のフォト
バイアを有し、該位置決め用のフォトバイアを基準とし
て外層パターンを形成したことを特徴とするものであ
る。According to a first aspect of the present invention, there is provided a build-up multilayer printed wiring board having an insulating layer formed on a printed wiring board having a reference hole and an inner layer pattern.
A build-up multilayer printed wiring board formed by forming an outer layer pattern on the insulating layer, comprising a photovia formed on the insulating layer with reference to the reference hole and a photovia for positioning. An outer layer pattern is formed on the basis of a photo via.
【００１４】また、本発明の請求項２記載のビルドアッ
プ多層プリント配線板の製造方法は、前記内層パターン
上に前記絶縁層を形成する工程、前記絶縁層に前記基準
穴を基準としてフォトバイア及び位置決め用のフォトバ
イアを形成する工程、前記位置決め用のフォトバイアを
基準として外層パターンを形成する工程、とを含むこと
を特徴とするものである。According to a second aspect of the present invention, there is provided a method of manufacturing a build-up multilayer printed wiring board, comprising: forming the insulating layer on the inner layer pattern; Forming a photovia for positioning; and forming an outer layer pattern based on the photovia for positioning.
【００１５】[0015]
【発明の実施の形態】図１〜図４は本発明の一実施の形
態よりなるビルドアップ多層プリント配線板に関する図
である。1 to 4 show a build-up multilayer printed wiring board according to an embodiment of the present invention.
【００１６】図４は本発明の一実施の形態よりなるビル
ドアップ多層プリント配線板の位置精度を説明するため
の図である。図４（ａ）おいて、絶縁層に形成されたフ
ォトバイア１８ｂ及び位置決め用のフォトバイア２１は
基準穴１４（図１参照）を基準として形成されたもので
あり、設計上の基準位置Ｑに対して最大５０μｍの位置
ずれが発生する。しかし、フォトバイア１８ｂと位置決
め用のフォトバイア２１とは同時に同一工程で形成され
るため、フォトバイア１８ｂと位置決め用のフォトバイ
ア２１との位置関係のずれは０（ゼロ）である。FIG. 4 is a diagram for explaining the positional accuracy of a build-up multilayer printed wiring board according to an embodiment of the present invention. 4A, the photo via 18b and the positioning photo via 21 formed in the insulating layer are formed with reference to the reference hole 14 (see FIG. 1). On the other hand, a maximum displacement of 50 μm occurs. However, since the photo vias 18b and the positioning photo vias 21 are formed simultaneously in the same process, the positional deviation between the photo vias 18b and the positioning photo vias 21 is 0 (zero).
【００１７】次に、位置決め用のフォトバイア２１（基
準点Ｒ）を基準にして、外層パターンのランド部２０ｂ
（図１参照）を形成すると、基準点Ｒに対してランド部
２０ｂの位置ずれは５０μｍ以内に抑えられる。設計上
の基準位置Ｑと位置決め用のフォトバイア２１の基準点
Ｒとの位置関係のずれは０（ゼロ）である。従って、フ
ォトバイア１８ｂの直径が１５０μｍの場合には、ラン
ド部２０ｂの直径は２５０μｍあればよく、ランド部２
０ｂの領域内にフォトバイア１８ｂを形成することがで
きる。この結果、従来例ではランド部の直径が３５０μ
ｍ必要であったものが、ランド部の直径が２５０μｍで
十分となり、本発明により、ランド部の直径を１００μ
ｍ程度小さくすることができる。Next, with reference to the positioning photovia 21 (reference point R), the land portion 20b of the outer layer pattern is formed.
When (see FIG. 1) is formed, the displacement of the land portion 20b with respect to the reference point R is suppressed to within 50 μm. The deviation of the positional relationship between the design reference position Q and the reference point R of the positioning photovia 21 is 0 (zero). Therefore, when the diameter of the photo via 18b is 150 μm, the diameter of the land portion 20b only needs to be 250 μm,
The photo via 18b can be formed in the region of 0b. As a result, in the conventional example, the diameter of the land portion was 350 μm.
m was necessary, the land diameter of 250 μm was sufficient. According to the present invention, the land diameter was 100 μm.
m can be reduced.
【００１８】図１は本発明の一実施の形態であるビルド
アップ多層プリント配線板を示す図であり、図１（ａ）
はその上面図、図１（ｂ）は図１（ａ）に示す破線Ａ−
Ａ’における略断面図である。図１の回路パターンは本
発明の前記の図４の知見に基づき設計されている。FIG. 1 is a view showing a build-up multilayer printed wiring board according to an embodiment of the present invention.
1B is a top view thereof, and FIG. 1B is a dashed line A- shown in FIG.
It is a schematic sectional drawing in A '. The circuit pattern of FIG. 1 is designed based on the knowledge of FIG. 4 of the present invention.
【００１９】図１（ａ）において、１０はビルドアップ
多層プリント配線板である。１１は基板であり、１４は
基板１１に形成された基準穴であり絶縁板１２を貫通し
ている。１３は基板１１上に配置された内層パターンで
あり、銅などの導電体をエッチングすることにより形成
されている。内層パターン１３はランド部１３ａ、１３
ｂ、１３ｃを有している。１７は絶縁層であり、内層パ
ターン１３を覆うよう形成されている。In FIG. 1A, reference numeral 10 denotes a build-up multilayer printed wiring board. Reference numeral 11 denotes a substrate, and reference numeral 14 denotes a reference hole formed in the substrate 11, which penetrates through the insulating plate 12. Reference numeral 13 denotes an inner layer pattern disposed on the substrate 11, which is formed by etching a conductor such as copper. The inner layer pattern 13 includes land portions 13a and 13
b, 13c. Reference numeral 17 denotes an insulating layer which is formed so as to cover the inner layer pattern 13.
【００２０】絶縁層１７上には銅などの導電体をエッチ
ングすることにより形成された外層パターン２０が設け
られている。外層パターン２０の一部分にランド部２０
ａ、２０ｂ、２０ｃが形成されている。ランド部の２０
ａ、２０ｂ、２０ｃにはフォトバイア１８ａ、１８ｂ、
１８ｃが形成されている。フォトバイア１８ａ、１８
ｂ、１８ｃの内面は外層パターン２０と一体となった導
体層が形成されており、フォトバイア１８ａ、１８ｂ、
１８ｃによって、外層パターン２０と内層パターン１３
とは電気的に接続している。２１は位置決め用のフォト
バイアであり、絶縁層１７に形成され、外層パターン２
０の形成時の位置決め用の基準穴として機能する。An outer layer pattern 20 formed by etching a conductor such as copper is provided on the insulating layer 17. A land portion 20 is formed on a part of the outer layer pattern 20
a, 20b and 20c are formed. Land part 20
a, 20b, 20c have photovias 18a, 18b,
18c is formed. Photovia 18a, 18
On the inner surfaces of b and 18c, a conductor layer integrated with the outer layer pattern 20 is formed, and the photovias 18a, 18b,
18c, the outer layer pattern 20 and the inner layer pattern 13
And are electrically connected. Reference numeral 21 denotes a photovia for positioning, which is formed on the insulating layer 17 and has an outer layer pattern 2.
It functions as a reference hole for positioning when 0 is formed.
【００２１】図１（ｂ）において、１０はビルドアップ
多層プリント配線板であり、基板１１上に形成されたラ
ンド部１３ａの直下にはバイアホール１５が設けられて
いる。バイアホール１５の内面はメッキが施されてお
り、上面の内層パターン１３と下面の内層パターン１３
とを電気的に接続している。バイアホール１５はその内
部がを充填材１６よって穴埋めされている。また、基準
穴１４は基板１１の絶縁板１２を貫通して設けられてい
る。In FIG. 1B, reference numeral 10 denotes a build-up multilayer printed wiring board, in which a via hole 15 is provided immediately below a land portion 13a formed on a substrate 11. The inner surface of the via hole 15 is plated, and the inner layer pattern 13 on the upper surface and the inner layer pattern 13 on the lower surface are plated.
And are electrically connected. The inside of the via hole 15 is filled with a filler 16. The reference hole 14 is provided through the insulating plate 12 of the substrate 11.
【００２２】内層パターン１３を覆うように絶縁層１７
が設けられている。絶縁層１７にはフォトバイア１８ｂ
が設けられ、内層パターンのランド１３ｂと外層パター
ンのランド２０ｂとを電気的に接続している。また、絶
縁層１７には位置決めのためのフォトバイア２１が形成
されている。また、フォトバイア２１の下面は導体層２
３が形成されている。The insulating layer 17 covers the inner layer pattern 13.
Is provided. The insulating layer 17 has a photo via 18b
Are provided to electrically connect the land 13b of the inner layer pattern and the land 20b of the outer layer pattern. In addition, a photo via 21 for positioning is formed in the insulating layer 17. The lower surface of the photovia 21 is the conductor layer 2
3 are formed.
【００２３】図２および図３は図１に示したビルドアッ
プ多層プリント配線板の製造工程を示す工程図であり、
図２は上面から見た上面図であり、図３は図２のに示さ
れる破線Ａ−Ａ’における略断面図である。以下、図２
および図３を用いて図１に示されるビルドアップ多層プ
リント配線板の製造工程を説明する。FIG. 2 and FIG. 3 are process diagrams showing the manufacturing process of the build-up multilayer printed wiring board shown in FIG.
FIG. 2 is a top view as viewed from above, and FIG. 3 is a schematic cross-sectional view taken along a broken line AA ′ shown in FIG. Hereinafter, FIG.
The manufacturing process of the build-up multilayer printed wiring board shown in FIG. 1 will be described with reference to FIGS.
【００２４】（工程１）両面銅張積層板（厚み１５０μ
ｍ〜２５０μｍ）に基準穴およびバイアホールをドリル
等を用いて形成し、基準穴およびバイアホール内面にメ
ッキを施した後、バイアホールに樹脂を充填し、両面銅
張積層板両面にメッキを施した後、表面をパターニング
して図２（ａ）および図３（ａ）に示される基板１１を
形成する。図２（ａ）および図３（ａ）において、１２
は絶縁板であり、１３は内層パターンであり、１４は基
準穴である。１５はバイアホールであり、バイアホール
１５の内面にはメッキが施されており、両面の内層パタ
ーン１３を導通させている。又、バイアホール１４内部
には充填材１６が充填されている。内層パターン１３の
一部はランド部１３ａ、１３ｂ、１３ｃが内蔵されてい
る。また、２３は導体層であり、後の工程でその上に位
置あわせ用のフォトバイアを形成する部分である。(Step 1) Double-sided copper-clad laminate (150 μm thick)
m to 250 μm), a reference hole and a via hole are formed using a drill or the like, and the reference hole and the inner surface of the via hole are plated. After that, the via hole is filled with resin, and both surfaces of the copper-clad laminate are plated. After that, the surface is patterned to form the substrate 11 shown in FIGS. 2A and 3A. In FIG. 2A and FIG.
Is an insulating plate, 13 is an inner layer pattern, and 14 is a reference hole. Reference numeral 15 denotes a via hole, and the inner surface of the via hole 15 is plated to make the inner layer patterns 13 on both surfaces conductive. Further, a filler 16 is filled in the via hole 14. Part of the inner layer pattern 13 has lands 13a, 13b, and 13c built therein. Reference numeral 23 denotes a conductor layer, on which a photo via for alignment is formed thereon in a later step.
【００２５】（工程２）内層パターン１３を覆うように
感光性のエポキシ樹脂等の感光性樹脂を４０μｍ程度積
層し、基準穴１４を露光機の画像認識機能により認識し
て位置決め行い露光する。その後、現像を行い図２
（ｂ）及び図３（ｂ）に示される絶縁層１７を形成す
る。このとき、絶縁層１７にはフォトバイア１８ａ、１
８ｂ、１８ｃおよび、位置決め用のフォトバイア２１が
同時に形成されている。このとき、フォトバイア１８
ａ、１８ｂ、１８ｃおよびフォトバイア２１の位置精度
は±５０μｍである。(Step 2) A photosensitive resin such as a photosensitive epoxy resin is laminated to a thickness of about 40 μm so as to cover the inner layer pattern 13, and the reference hole 14 is recognized and positioned by an image recognition function of an exposing machine to perform exposure. After that, development is performed and FIG.
The insulating layer 17 shown in FIG. 3B and FIG. 3B is formed. At this time, the photo vias 18a, 1
8b, 18c and the positioning photovia 21 are formed at the same time. At this time, the photo via 18
The positional accuracy of a, 18b, 18c and photovia 21 is ± 50 μm.
【００２６】（工程３）次に、位置決め用のフォトバイ
ア２１上にメッキレジストを１００μｍ程度スクリーン
印刷等の方法により印刷し、図２（ｃ）および、図３
（ｃ）に示されるメッキレジスト２２を形成する。(Step 3) Next, a plating resist is printed on the positioning photovia 21 by a method such as screen printing to a thickness of about 100 μm, and FIG. 2 (c) and FIG.
A plating resist 22 shown in (c) is formed.
【００２７】（工程４）続いて、銅メッキ等を施して図
２（ｄ）および図３（ｄ）に示される導体層１９を形成
する。導体層１９の厚さは約２５μｍである。このと
き、フォトバイア１８ａ、１８ｂ、１８ｃの内面もメッ
キされている。(Step 4) Subsequently, the conductor layer 19 shown in FIGS. 2D and 3D is formed by performing copper plating or the like. The thickness of the conductor layer 19 is about 25 μm. At this time, the inner surfaces of the photovias 18a, 18b, 18c are also plated.
【００２８】（工程５）メッキレジスト２２上の導体層
１９を研磨により剥離させ、図２（ｅ）および図３
（ｅ）に示されるようにメッキレジスト２２を露出させ
る。(Step 5) The conductor layer 19 on the plating resist 22 is peeled off by polishing, and FIG.
The plating resist 22 is exposed as shown in FIG.
【００２９】（工程６）メッキレジスト２２を溶剤によ
り溶解させて、図２（ｆ）および図３（ｆ）に示される
ように、位置決め用のフォトバイア２１を露出させる。(Step 6) The plating resist 22 is dissolved with a solvent to expose the positioning photovia 21 as shown in FIGS. 2 (f) and 3 (f).
【００３０】（工程７）回路形成用のドライフィルムを
ラミネートし、露光機の画像認識機能により位置決め用
フォトバイア２１を基準穴として用いて位置決めを行
い、現像してドライフィルムをパターニングする。続い
てエッチングにより導体層１９をパターニングして、図
２（ｇ）、図３（ｇ）に示される外層パターン２０を形
成し、ビルドアップ多層プリント配線板１０が形成され
る。外層パターン２０はランド部２０ａ、２０ｂ、２０
ｃを有している。フォトバイア１８ａ、１８ｂ、１８ｃ
はその内面がメッキされており、ランド部１３ａと２０
ａ、１３ｂと２０ｂおよび１３ｃと２０ｃとをそれぞれ
導通させている。(Step 7) A dry film for circuit formation is laminated, positioning is performed using the positioning photovia 21 as a reference hole by an image recognition function of an exposure machine, and development is performed to pattern the dry film. Subsequently, the conductor layer 19 is patterned by etching to form the outer layer pattern 20 shown in FIGS. 2G and 3G, and the build-up multilayer printed wiring board 10 is formed. The outer layer pattern 20 includes land portions 20a, 20b, 20
c. Photovias 18a, 18b, 18c
Are plated on the inner surface, and land portions 13a and 20
a, 13b and 20b, and 13c and 20c, respectively.
【００３１】以上説明したように、図７に示した従来例
においては、フォトバイアと外層パターンのランド部を
同じ基準穴に基づいて形成する場合には、ランド部の直
径を少なくとも３５０μｍにする必要があったが、本発
明により、ランド部の直径を１００μｍ程度小さくする
ことができる。As described above, in the conventional example shown in FIG. 7, when the photovia and the land portion of the outer layer pattern are formed based on the same reference hole, the diameter of the land portion must be at least 350 μm. However, according to the present invention, the diameter of the land can be reduced by about 100 μm.
【００３２】本発明により、外層パターンのフォトバイ
アと位置決め用のフォトバイアを同時に形成して、両者
の相対的な位置ずれをなくすことにより、外層パターン
のランド部の直径を小さくすることができ、ビルドアッ
プ多層プリント配線板の回路の高密度化を図ることがで
きる。According to the present invention, the diameter of the land portion of the outer layer pattern can be reduced by forming the photo via of the outer layer pattern and the photo via for positioning at the same time to eliminate the relative displacement between them. The circuit density of the build-up multilayer printed wiring board can be increased.
【００３３】[0033]
【発明の効果】本発明の請求項１記載のビルドアップ多
層プリント配線板によれば、基準穴及び内層パターンと
を有するプリント配線板上に絶縁層を形成し、該絶縁層
上に外層パターンを形成して成るビルドアップ多層プリ
ント配線板であり、該絶縁層に該基準穴を基準として形
成されたフォトバイア及び位置決め用のフォトバイアを
有し、該位置決め用のフォトバイアを基準として外層パ
ターンを形成したことを特徴とするものであり、前記外
層パターンの位置決め精度を高めることができる。さら
に、前記外層パターンを小さく形成することができ、ビ
ルドアップ多層プリント配線板の集積度を高めることが
できる。According to the present invention, an insulating layer is formed on a printed wiring board having a reference hole and an inner layer pattern, and an outer layer pattern is formed on the insulating layer. A build-up multilayer printed wiring board formed by forming a photo via and a positioning photo via formed in the insulating layer based on the reference hole, and forming an outer layer pattern based on the positioning photo via. The positioning accuracy of the outer layer pattern can be improved. Further, the outer layer pattern can be formed small, and the integration degree of the build-up multilayer printed wiring board can be increased.
【００３４】また、本発明の請求項２記載のビルドアッ
プ多層プリント配線板の製造方法によれば、前記内層パ
ターン上に前記絶縁層を形成する工程、前記絶縁層に前
記基準穴を基準としてフォトバイア及び位置決め用のフ
ォトバイアを形成する工程、前記位置決め用のフォトバ
イアを基準として外層パターンを形成する工程、とを含
むことを特徴とするものであり、外層パターンとフォト
バイアとの位置決め精度を高めることができる製造方法
である。According to the method of manufacturing a build-up multilayer printed wiring board according to the second aspect of the present invention, the step of forming the insulating layer on the inner layer pattern includes the steps of: Forming a via and a positioning photovia, forming an outer layer pattern based on the positioning photovia, and positioning accuracy between the outer layer pattern and the photovia. It is a manufacturing method that can be enhanced.
【図１】本発明の一実施の形態であるビルドアップ多層
プリント配線板を示す図であり、（ａ）はその上面図で
あり、（ｂ）はその略断面図である。FIG. 1 is a view showing a build-up multilayer printed wiring board according to an embodiment of the present invention, wherein (a) is a top view thereof and (b) is a schematic sectional view thereof.
【図２】本発明のビルドアップ多層プリント配線板の製
造工程を示す上面図である。FIG. 2 is a top view illustrating a manufacturing process of the build-up multilayer printed wiring board of the present invention.
【図３】本発明のビルドアップ多層プリント配線板の製
造工程を示す略断面図である。FIG. 3 is a schematic sectional view showing a manufacturing process of the build-up multilayer printed wiring board of the present invention.
【図４】本発明のビルドアップ多層プリント配線板の位
置精度を説明する説明図である。FIG. 4 is an explanatory diagram illustrating the positional accuracy of the build-up multilayer printed wiring board of the present invention.
【図５】従来例のビルドアップ多層プリント配線板の製
造工程を示す上面図である。FIG. 5 is a top view showing a manufacturing process of a conventional build-up multilayer printed wiring board.
【図６】従来例のビルドアップ多層プリント配線板の製
造工程を示す略断面図ある。FIG. 6 is a schematic cross-sectional view showing a manufacturing process of a conventional build-up multilayer printed wiring board.
【図７】従来例のビルドアップ多層プリント配線板の位
置決めを説明する説明図である。FIG. 7 is an explanatory diagram illustrating positioning of a conventional build-up multilayer printed wiring board.
１０ ビルドアップ多層プリント配線板 １１ 基板 １３ 内層パターン １７ 絶縁層 １８ａ、１８ｂ、１８ｃ フォトバイア ２０ 外層パターン ２０ａ、２０ｂ、２０ｃ ランド部 ２１ 位置決め用のフォトバイア DESCRIPTION OF SYMBOLS 10 Build-up multilayer printed wiring board 11 Substrate 13 Inner layer pattern 17 Insulating layer 18a, 18b, 18c Photo via 20 Outer layer pattern 20a, 20b, 20c Land part 21 Photo via for positioning
Claims (2)
ント配線板上に絶縁層を形成し、該絶縁層上に外層パタ
ーンを形成して成るビルドアップ多層プリント配線板に
おいて、該絶縁層に該基準穴を基準として形成されたフ
ォトバイア及び位置決め用のフォトバイアを有し、該位
置決め用のフォトバイアを基準として外層パターンを形
成したことを特徴とするビルドアップ多層プリント配線
板。1. A build-up multilayer printed wiring board comprising: an insulating layer formed on a printed wiring board having a reference hole and an inner layer pattern; and an outer layer pattern formed on the insulating layer. A build-up multilayer printed wiring board comprising: a photo via formed based on a hole; and a photo via for positioning, wherein an outer layer pattern is formed based on the photo via for positioning.
ト配線板の製造方法において、前記内層パターン上に前
記絶縁層を形成する工程、前記絶縁層に前記基準穴を基
準としてフォトバイア及び位置決め用のフォトバイアを
形成する工程、前記位置決め用のフォトバイアを基準と
して外層パターンを形成する工程、とを含むことを特徴
とするビルドアップ多層プリント配線板の製造方法。2. A method for manufacturing a build-up multilayer printed wiring board according to claim 1, wherein said insulating layer is formed on said inner layer pattern, wherein said insulating layer is provided with a photo via and a positioning hole based on said reference hole. A method for manufacturing a build-up multilayer printed wiring board, comprising: forming a photo via; and forming an outer layer pattern based on the positioning photo via.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7102597A JP3748974B2 (en) | 1997-03-25 | 1997-03-25 | Build-up multilayer printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7102597A JP3748974B2 (en) | 1997-03-25 | 1997-03-25 | Build-up multilayer printed wiring board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270848A true JPH10270848A (en) | 1998-10-09 |
| JP3748974B2 JP3748974B2 (en) | 2006-02-22 |
Family
ID=13448584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7102597A Expired - Fee Related JP3748974B2 (en) | 1997-03-25 | 1997-03-25 | Build-up multilayer printed wiring board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3748974B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311076A (en) * | 2004-04-21 | 2005-11-04 | Sanyo Electric Co Ltd | Method for manufacturing multilayer board |
| JP2008252041A (en) * | 2007-03-30 | 2008-10-16 | Ube Ind Ltd | Method for manufacturing build-up multilayer wiring board |
| JP2009094191A (en) * | 2007-10-05 | 2009-04-30 | Ube Ind Ltd | Manufacturing method of multilayer wiring board |
-
1997
- 1997-03-25 JP JP7102597A patent/JP3748974B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311076A (en) * | 2004-04-21 | 2005-11-04 | Sanyo Electric Co Ltd | Method for manufacturing multilayer board |
| JP4502697B2 (en) * | 2004-04-21 | 2010-07-14 | 三洋電機株式会社 | Multilayer substrate manufacturing method, multilayer substrate and circuit device |
| JP2008252041A (en) * | 2007-03-30 | 2008-10-16 | Ube Ind Ltd | Method for manufacturing build-up multilayer wiring board |
| JP2009094191A (en) * | 2007-10-05 | 2009-04-30 | Ube Ind Ltd | Manufacturing method of multilayer wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3748974B2 (en) | 2006-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642160A (en) | Multilayer circuit board manufacturing | |
| KR20000047653A (en) | Two signal one power plane circuit board | |
| TWI479972B (en) | Multi-layer flexible printed wiring board and manufacturing method thereof | |
| JP3721139B2 (en) | Printed wiring board structure and manufacturing method thereof | |
| KR20050095893A (en) | Multilayer board and its manufacturing method | |
| JP2502902B2 (en) | Printed wiring board and method of manufacturing the same | |
| JPH09232760A (en) | Multilayered printed-wiring board and manufacture thereof | |
| US20080209722A1 (en) | Method for forming via hole having fine hole land | |
| JP3799091B2 (en) | Method for manufacturing printed wiring board | |
| JP3748974B2 (en) | Build-up multilayer printed wiring board and manufacturing method thereof | |
| KR20050072678A (en) | Multilayer interconnection board and production method thereof | |
| CN114980567B (en) | Manufacturing method of circuit board line structure with through holes and manufactured circuit board line structure with through holes | |
| JP4206545B2 (en) | Manufacturing method of multilayer printed wiring board | |
| US8105938B2 (en) | Semiconductor substrate and method of manufacturing the same | |
| JP2004146668A (en) | Multilayer printed circuit board and manufacturing method thereof | |
| JPH06314865A (en) | Printed wiring board | |
| JPH08307057A (en) | Multilayer interconnection circuit board and its manufacture | |
| JP3904401B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP2004327609A (en) | Method for aligning pattern film and method for manufacturing printed circuit board | |
| JP2005108941A (en) | Multilayer wiring board and its manufacturing method | |
| WO2024057586A1 (en) | Method for producing printed wiring board | |
| JP3648753B2 (en) | Wiring board manufacturing method | |
| JP4059386B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP3356650B2 (en) | Printed wiring board and manufacturing method thereof | |
| JP4067313B2 (en) | Manufacturing method of thin film multilayer wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050824 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050830 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20051031 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20051129 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051130 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20091209 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20101209 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20101209 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20111209 |
|
| LAPS | Cancellation because of no payment of annual fees |