JP3648753B2 - Wiring board manufacturing method - Google Patents
Wiring board manufacturing method Download PDFInfo
- Publication number
- JP3648753B2 JP3648753B2 JP30708693A JP30708693A JP3648753B2 JP 3648753 B2 JP3648753 B2 JP 3648753B2 JP 30708693 A JP30708693 A JP 30708693A JP 30708693 A JP30708693 A JP 30708693A JP 3648753 B2 JP3648753 B2 JP 3648753B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- insulating layer
- metal foil
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【産業上の利用分野】
この発明は配線基板の製造方法に関する。
【0002】
【従来の技術】
両面配線基板の製造方法としては、パネルめっき法、パターンめっき法、セミアディティブ法等が知られている。ところで、このような方法で製造される配線基板においては、ベースとなる絶縁板にスルーホールとなる開口部を形成することが多い。
【0003】
このような配線基板の製造方法についてパネルめっき法の場合を例に説明すると、まず、図3(A)に示すような絶縁板1の上下両面に銅箔2、2が設けられた銅張積層板3を用意する。そして、図3(B)に示すように、銅張積層板3の所定の位置にスルーホールとなる両面導通用の開口部4をドリリングまたはそれに代わる機械的な方法によって形成する。次に、図3(C)に示すように、開口部4の内部および銅張積層板3の上下両面に無電解銅めっき層5、5および電解銅めっき層6、6を順次形成する。次に、上面側の電解銅めっき層6の上面の所定の箇所、つまり形成すべき上面側の配線パターンに対応する箇所に上面側のエッチングレジスト層7を印刷やフォトリソグラフィ等によって形成し、また同様にして下面側の電解銅めっき層6の下面の所定の箇所にも下面側のエッチングレジスト層8を形成する。次に、エッチングを行うと、図3(D)に示すように、不要な部分の電解銅めっき層6、6、無電解銅めっき層5、5および銅箔2が除去され、これにより上面側の配線パターン9および下面側の配線パターン10が形成される。この場合、開口部4の部分における電解銅めっき層6、6、無電解銅めっき層5、5および銅箔2は上下のエッチングレジスト層7、8によって覆われているので、この部分はエッチングされずに残存し、この残存する部分によって両面導通部11が形成されることになる。この後、両エッチングレジスト層7、8を剥離すると、図3(E)に示すように、上下両面の配線パターン9、10が両面導通部11を介して電気的に接続された両面配線基板が得られる。
【0004】
【発明が解決しようとする課題】
しかしながら、従来のこのような配線基板の製造方法では、ドリリングまたはそれに代わる機械的な方法を用いて銅張積層板3にスルーホールとなる両面導通用の開口部4を形成しているので、ドリルの材質や加工精度の面から形成できる開口部4の孔径および孔ピッチの微細化に限界があり、また、ドリルの位置精度にも限界があり、ひいてはパターン密度の向上に限界があるという問題があった。また、例えばTABテープのように、デバイスホール内に突出させたフィンガリード(インナーリード)に半導体チップ(電子部品)を接続するようにした配線基板の場合には、デバイスホールの内部に突出させたフィンガリードを形成することができず、したがってフィンガリード自体を両面導通部とした両面配線構造にすることができないという問題があった。なお、パターンめっき法およびセミアディティブ法については説明を省略したが事情は同様である。
この発明の目的は、パターン密度のより一層の向上を図ることができる配線基板の製造方法を提供することにある。
また、この発明の他の目的は、両面配線構造であっても、デバイスホールの内部に突出させたフィンガリードを形成することができる配線基板の製造方法を提供することにある。
【0005】
【課題を解決するための手段】
請求項1記載の発明は、金属箔の一方の面に感光性樹脂からなる絶縁層を形成し、所定のマスクを用いて露光した後現像することにより、前記絶縁層に両面導通用の開口部を形成するとともに、該開口部を介して前記金属箔の一部を露出させ、前記開口部の内部を含む前記絶縁層の表面全体及び前記金属箔の他方の面にそれぞれ少なくとも電解めっき層を含む金属層を形成し、次いで各所定パターンのエッチングレジスト層に沿って前記金属箔および前記金属箔の他方の面に形成された前記金属層をエッチングするとともに前記絶縁層の表面全体に形成された金属層をエッチングすることにより、両面の配線パターンを形成するとともに、前記開口部の部分に残存する前記金属層によって両面導通部を形成するものである。
請求項2記載の発明は、金属箔の一方の面に感光性樹脂からなる絶縁層を形成し、所定のマスクを用いて露光した後現像することにより、前記絶縁層にデバイスホールを形成するとともに、該デバイスホールを介して前記金属箔の一部を露出させ、前記デバイスホールの内部を含む前記絶縁層の表面全体及び前記金属箔の他方の面にそれぞれ金属層を形成し、次いで各所定パターンのエッチングレジスト層に沿って前記金属箔および前記金属箔の他方の面に形成された前記金属層をエッチングするとともに前記絶縁層の表面全体に形成された金属層をエッチングすることにより、両面の配線パターンを形成するとともに、前記デバイスホールの内部に残存する前記金属箔および前記金属層によってフィンガリードを形成するものである。
【0006】
【作用】
請求項1記載の発明によれば、金属箔の一方の面に感光性樹脂からなる絶縁層を形成し、所定のマスクを用いて露光した後現像することにより、前記絶縁層に両面導通用の開口部をフォトリソグラフィーによって形成することができるので、両面導通用の開口部を極小径、極狭ピッチで形成することができ、したがってパターン密度のより一層の向上を図ることができる。
請求項2記載の発明によれば、金属箔の一方の面に感光性樹脂からなる絶縁層を形成し、所定のマスクを用いて露光した後現像することにより、前記絶縁層にデバイスホールを形成し、そしてこの後の工程で両面配線パターンとデバイスホールの内部に突出されたフィンガリードとを形成することができるので、デバイスホール内に突出させたフィンガリードを形成することができる。
【0007】
【実施例】
図1(A)〜(E)はそれぞれこの発明の一実施例における配線基板の各製造工程を示したものである。そこで、これらの図を順に参照しながら、両面導通部を備えた配線基板の製造方法について説明する。
【0008】
まず、図1(A)に示すように、厚さ15〜40μm程度の銅箔(金属箔)21の上面にコーティング、キャスティング、ラミネート等の方法により感光性ポリイミド等の感光性樹脂からなる絶縁層22を25〜50μm程度の厚さに形成する。なお、ラミネートによる場合は銅箔21の上面に絶縁層22を接着剤を介して接着する。次に、所定のマスク(図示せず)を用いて絶縁層22を露光した後現像することにより、図1(B)に示すように、絶縁層22の所定の位置にスルーホールとなる両面導通用の開口部23を形成するとともに、この開口部23を介して銅箔21の一部を露出させる。このとき、銅箔21と絶縁層22とを接着剤を介して接着している場合には、開口部23の部分における接着剤をエッチング除去する。
【0009】
次に、図1(C)に示すように、触媒付与を行った後無電解銅めっきを行うことにより、開口部23内に露出した銅箔21の上面を含む開口部23の内部および絶縁層22の上面に上面側の無電解銅めっき層25を形成するとともに、銅箔21の下面に下面側の無電解銅めっき層26を形成する。次に、電解銅めっきを行うことにより、上面側の無電解銅めっき層25の上面に上面側の電解銅めっき層27を形成するとともに、下面側の無電解銅めっき層26の下面に下面側の電解銅めっき層28を形成する。この状態では、上面側の無電解銅めっき層25および上面側の電解銅めっき層27によって上面側の金属層29が形成され、下面側の無電解銅めっき層26および下面側の電解銅めっき層28によって下面側の金属層30が形成されている。次に、上面側の金属層29の上面の所定の箇所、つまり形成すべき上面側の配線パターンに対応する箇所にフォトレジストからなる上面側のエッチングレジスト層31を形成し、また同様にして下面側の金属層30の下面の所定の箇所にも下面側のエッチングレジスト層32を形成する。
【0010】
次に、両エッチングレジスト層31、32をエッチングマスクとしてエッチングを行うと、不要な部分の両金属層29、30および銅箔21が除去され、これにより図1(D)に示すように、上面側の金属層29によって上面側の配線パターン33が形成されるとともに、銅箔21および下面側の金属層30によって下面側の配線パターン34が形成される。この場合、開口部23の部分における両金属層29、30および銅箔21は上下のエッチングレジスト層31、32によって覆われているので、この部分はエッチングされずに残存する。そして、開口部23の内部に残存する上面側の金属層29によって両面導通部35が形成され、この両面導通部35を介して配線パターン33、34が電気的に接続されている。この後、両エッチングレジスト層31、32を剥離すると、図1(E)に示すように、両面の配線パターン33、34が両面導通部35を介して電気的に接続された配線基板が得られる。
【0011】
このようにして得られた配線基板では、スルーホールとなる両面導通用の開口部23をドリリング等の機械的な方法で形成せず、感光性樹脂からなる絶縁層22を所定のマスクを用いて露光した後現像することによりフォトリソグラフィーによって形成しているので、開口部23を極小径、極狭ピッチで形成することができ、ひいては両面導通部35を極小径、極狭ピッチで形成することができ、パターン密度のより一層の向上を図ることができる。
【0012】
次に、図2(A)〜(E)はそれぞれこの発明の他の実施例における配線基板の各製造工程を示したものである。そこで、これらの図を順に参照しながら、両面導通部およびデバイスホールの内部に突出させたフィンガリードを備えた配線基板の製造方法について説明する。
【0013】
まず、図2(A)に示すように、厚さ15〜40μm程度の銅箔(金属箔)41の上面に上記一実施例の場合と同様にして感光性ポリイミド等の感光性樹脂からなる絶縁層42を25〜50μm程度の厚さに形成する。次に、所定のマスク(図示せず)を用いて絶縁層42を露光した後現像することにより、図2(B)に示すように、絶縁層42の所定の位置にスルーホールとなる両面導通用の開口部43およびデバイスホール44を形成するとともに、これら開口部43およびデバイスホール44を介して銅箔41の各一部を露出させる。
【0014】
次に、図2(C)に示すように、触媒付与を行った後無電解銅めっきを行うことにより、開口部43およびデバイスホール44内に露出した銅箔41の各一部を含む開口部43およびデバイスホール44の各内部と絶縁層42の上面とに上面側の無電解銅めっき層45を形成するとともに、銅箔41の下面に下面側の無電解銅めっき層46を形成する。次に、電解銅めっきを行うことによって、上面側の無電解銅めっき層45の上面に上面側の電解銅めっき層47を形成するとともに、下面側の無電解銅めっき層46の下面に下面側の電解銅めっき層48を形成する。この状態では、上面側の無電解銅めっき層45および上面側の電解銅めっき層47によって上面側の金属層49が形成され、下面側の無電解銅めっき層46および下面側の電解銅めっき層48によって下面側の金属層50が形成されている。次に、上面側の金属層49の上面の所定の箇所、つまり形成すべき上面側の配線パターンに対応する箇所にフォトレジストからなる上面側のエッチングレジスト層51を形成し、また同様にして下面側の金属層50の下面の所定の箇所にも下面側のエッチングレジスト層52を形成する。
【0015】
次に、両エッチングレジスト層51、52をエッチングマスクとしてエッチングを行うと、不要な部分の両金属層49、51および銅箔41が除去され、これにより図2(D)に示すように、上面側の金属層49によって上面側の配線パターン53が形成されるとともに、銅箔41および下面側の金属層50によって下面側の配線パターン54が形成される。この場合、両面導通用の開口部43の部分においては、上記一実施例の場合と同様に、両面導通部55が形成され、この両面導通部55を介して両面の配線パターン53、54が電気的に接続されている。また、デバイスホール44においては、その内部での周縁部の両金属層49、50および銅箔41の所定の箇所、つまり形成すべきフィンガリードに対応する箇所が上下のエッチングレジスト層51、52によって覆われているので、この部分はエッチングされずに残存する。そして、デバイスホール44の内部に残存する両金属層49、50および銅箔41によってデバイスホール44の内部に突出するフィンガリード56が形成される。この後、両エッチングレジスト層51、52を剥離すると、図2(E)に示すように、両面の配線パターン53、54を電気的に接続する両面導通部55およびデバイスホール44の内部に突出されたフィンガリード56を備えた配線基板が得られる。なお、このフィンガリード56に半導体チップ(電子部品)57のバンプ58が電気的に接続される。
【0016】
このようにして得られた配線基板では、上記一の実施例の場合と同様にスルーホールとなる両面導通用の開口部43を極小径、極狭ピッチで形成することができ、ひいては両面導通部55を極小径、極狭ピッチで形成することができ、パターン密度の向上を図ることができる。また、同時に両面配線パターン53、54とデバイスホール44内に突出されたフィンガリード56とを形成することができるので、デバイスホール44の内部に突出させたフィンガリード56を形成することができ、電子部品の電気的接続が可能となる。
【0017】
【発明の効果】
以上説明したように、請求項1記載の発明によれば、金属箔の一方の面に感光性樹脂からなる絶縁層を形成し、所定のマスクを用いて露光した後現像することにより、前記絶縁層に両面導通用の開口部をフォトリソグラフィーによって形成することができるので、両面導通用の開口部を極小径、極狭ピッチで形成することができ、したがってパターン密度のより一層の向上を図ることができる。
請求項2記載の発明によれば、金属箔の一方の面に感光性樹脂からなる絶縁層を形成し、所定のマスクを用いて露光した後現像することにより、前記絶縁層にデバイスホールを形成し、その後の工程で両面の配線パターンとデバイスホールの内部の突出されたフィンガリードとを形成することができるので、デバイスホール内に突出されたフィンガリードを形成することができ、電子部品の電気的接続が可能となる。
【図面の簡単な説明】
【図1】(A)〜(E)はそれぞれこの発明の一実施例における配線基板の各製造工程の断面図。
【図2】(A)〜(E)はそれぞれこの発明の他の実施例における配線基板の各製造工程の断面図。
【図3】(A)〜(E)はそれぞれ従来の配線基板の各製造工程の断面図。
【符号の説明】
21、41 銅箔(金属箔)
22、42 絶縁層
23、43 開口部
44 デバイスホール
29、30、49、50 金属層
31、32、51、52 エッチングレジスト層
33、34、53、54 配線パターン
35、55 両面導通部
56 フィンガリード(インナーリード)[0001]
[Industrial application fields]
The present invention relates to a method for manufacturing a wiring board.
[0002]
[Prior art]
As a method for manufacturing a double-sided wiring board, a panel plating method, a pattern plating method, a semi-additive method, and the like are known. By the way, in the wiring board manufactured by such a method, the opening part used as a through hole is often formed in the insulating board used as a base.
[0003]
The method of manufacturing such a wiring board will be described by taking the case of panel plating as an example. First, a copper-clad laminate in which
[0004]
[Problems to be solved by the invention]
However, in the conventional manufacturing method of such a wiring board, the opening 4 for double-sided conduction that becomes a through hole is formed in the copper-
An object of the present invention is to provide a method of manufacturing a wiring board capable of further improving the pattern density.
Another object of the present invention is to provide a method of manufacturing a wiring board capable of forming a finger lead protruding inside a device hole even in a double-sided wiring structure.
[0005]
[Means for Solving the Problems]
According to the first aspect of the present invention, an insulating layer made of a photosensitive resin is formed on one surface of a metal foil, and exposure is performed using a predetermined mask, followed by development, whereby an opening for double-sided conduction is formed in the insulating layer. A part of the metal foil is exposed through the opening, and at least an electrolytic plating layer is included on the entire surface of the insulating layer including the inside of the opening and the other surface of the metal foil. A metal layer is formed, and then the metal layer formed on the other surface of the metal foil and the metal foil is etched along the etching resist layer of each predetermined pattern, and the metal formed on the entire surface of the insulating layer By etching the layer, a double-sided wiring pattern is formed, and a double-sided conductive portion is formed by the metal layer remaining in the opening portion.
According to a second aspect of the present invention, a device hole is formed in the insulating layer by forming an insulating layer made of a photosensitive resin on one surface of the metal foil, and developing after exposure using a predetermined mask. A part of the metal foil is exposed through the device hole, a metal layer is formed on the entire surface of the insulating layer including the inside of the device hole and the other surface of the metal foil, and then each predetermined pattern By etching the metal foil and the metal layer formed on the other surface of the metal foil along the etching resist layer, and etching the metal layer formed on the entire surface of the insulating layer, wiring on both sides A pattern is formed, and finger leads are formed by the metal foil and the metal layer remaining inside the device hole.
[0006]
[Action]
According to the first aspect of the present invention, an insulating layer made of a photosensitive resin is formed on one surface of the metal foil, and exposure is performed using a predetermined mask, followed by development. Since the openings can be formed by photolithography, the openings for double-sided conduction can be formed with an extremely small diameter and an extremely narrow pitch, and therefore the pattern density can be further improved.
According to the second aspect of the present invention, an insulating layer made of a photosensitive resin is formed on one surface of the metal foil, and a device hole is formed in the insulating layer by developing after exposure using a predetermined mask. In addition, since the double-sided wiring pattern and the finger lead protruding into the device hole can be formed in the subsequent process, the finger lead protruding into the device hole can be formed.
[0007]
【Example】
1 (A) to 1 (E) show respective manufacturing steps of a wiring board in one embodiment of the present invention. Therefore, a method for manufacturing a wiring board having a double-sided conductive portion will be described with reference to these drawings in order.
[0008]
First, as shown in FIG. 1A, an insulating layer made of a photosensitive resin such as photosensitive polyimide on the upper surface of a copper foil (metal foil) 21 having a thickness of about 15 to 40 μm by a method such as coating, casting, or laminating. 22 is formed to a thickness of about 25 to 50 μm. In the case of laminating, the
[0009]
Next, as shown in FIG. 1 (C), by applying electroless copper plating after applying the catalyst, the inside of the
[0010]
Next, when etching is performed using both etching resist
[0011]
In the wiring board thus obtained, the
[0012]
Next, FIGS. 2A to 2E show respective manufacturing steps of the wiring board in another embodiment of the present invention. Therefore, a method for manufacturing a wiring board provided with finger leads protruding into the double-sided conductive portion and the device hole will be described with reference to these drawings in order.
[0013]
First, as shown in FIG. 2A, insulation made of a photosensitive resin such as photosensitive polyimide is formed on the upper surface of a copper foil (metal foil) 41 having a thickness of about 15 to 40 μm in the same manner as in the above-described embodiment. The
[0014]
Next, as shown in FIG. 2 (C), an opening including each part of the
[0015]
Next, when etching is performed using both etching resist
[0016]
In the wiring board obtained in this way, the
[0017]
【The invention's effect】
As described above, according to the first aspect of the present invention, an insulating layer made of a photosensitive resin is formed on one surface of a metal foil, exposed using a predetermined mask, and developed, whereby the insulating layer is formed. Since the openings for double-sided conduction can be formed in the layer by photolithography, the openings for double-sided conduction can be formed with a very small diameter and a very narrow pitch, and therefore the pattern density can be further improved. Can do.
According to the second aspect of the present invention, an insulating layer made of a photosensitive resin is formed on one surface of the metal foil, and a device hole is formed in the insulating layer by developing after exposure using a predetermined mask. In the subsequent process, the wiring pattern on both sides and the protruding finger leads inside the device hole can be formed, so that the finger leads protruding into the device hole can be formed, and the electrical Connection is possible.
[Brief description of the drawings]
FIGS. 1A to 1E are cross-sectional views of respective manufacturing steps of a wiring board according to an embodiment of the present invention.
FIGS. 2A to 2E are cross-sectional views of each manufacturing process of a wiring board according to another embodiment of the present invention.
FIGS. 3A to 3E are cross-sectional views of manufacturing steps of a conventional wiring board, respectively. FIGS.
[Explanation of symbols]
21, 41 Copper foil (metal foil)
22, 42 Insulating
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30708693A JP3648753B2 (en) | 1993-11-15 | 1993-11-15 | Wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30708693A JP3648753B2 (en) | 1993-11-15 | 1993-11-15 | Wiring board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07142859A JPH07142859A (en) | 1995-06-02 |
JP3648753B2 true JP3648753B2 (en) | 2005-05-18 |
Family
ID=17964866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30708693A Expired - Fee Related JP3648753B2 (en) | 1993-11-15 | 1993-11-15 | Wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3648753B2 (en) |
-
1993
- 1993-11-15 JP JP30708693A patent/JP3648753B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07142859A (en) | 1995-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5258094A (en) | Method for producing multilayer printed wiring boards | |
KR100345530B1 (en) | Two signal one power plane circuit board | |
US4897338A (en) | Method for the manufacture of multilayer printed circuit boards | |
JP3666955B2 (en) | Method for manufacturing flexible circuit board | |
JPH04309290A (en) | Manufacture of printed circuit board | |
JP3149352B2 (en) | Method of forming conductor layer of substrate | |
US6986198B2 (en) | Method of forming printed circuit card | |
US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
JPH05259639A (en) | Manufacture of printed wiring board | |
JP2007517410A (en) | Pattern circuit and manufacturing method thereof | |
WO1988005252A1 (en) | Method for the manufacture of multilayer printed circuit boards | |
JP3648753B2 (en) | Wiring board manufacturing method | |
KR20060066971A (en) | Manufacturing method for double side flexible printed circuit board | |
JPH08107263A (en) | Manufacturing method of printed-wiring board | |
US6274291B1 (en) | Method of reducing defects in I/C card and resulting card | |
JP2005108941A (en) | Multilayer wiring board and its manufacturing method | |
JP3748974B2 (en) | Build-up multilayer printed wiring board and manufacturing method thereof | |
JPH06252529A (en) | Manufacture of printed wiring board | |
JP2622848B2 (en) | Manufacturing method of printed wiring board | |
JPH0567871A (en) | Printed-wiring board and manufacture thereof | |
JPH03225894A (en) | Manufacture of printed wiring board | |
JP2003188535A (en) | Double-sided flexible wiring board and manufacturing method therefor | |
JPH0851282A (en) | Method for manufacturing multilayer printed wiring board | |
JP3812006B2 (en) | Manufacturing method of multilayer printed wiring board | |
JPH09326561A (en) | Multilayer printed wiring board and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041126 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |