JPH10270493A - Ｂｇａ型半導体装置の製造方法 - Google Patents
Ｂｇａ型半導体装置の製造方法Info
- Publication number
- JPH10270493A JPH10270493A JP8303212A JP30321296A JPH10270493A JP H10270493 A JPH10270493 A JP H10270493A JP 8303212 A JP8303212 A JP 8303212A JP 30321296 A JP30321296 A JP 30321296A JP H10270493 A JPH10270493 A JP H10270493A
- Authority
- JP
- Japan
- Prior art keywords
- elastomer
- insulating film
- semiconductor chip
- semiconductor device
- mold plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 半導体チップとＴＡＢテープの間に形成され
るエラストマの信頼性を高め、低コストで、外観の良好
な半導体装置を提供する。 【解決手段】 ＢＧＡ型半導体装置の製造方法におい
て、配線パターンを所定の間隔で複数個配列してなる絶
縁性フィルムに半導体チップを搭載する工程が、絶縁性
フィルムの半導体チップを搭載すべき位置に、所望の形
状の凹部Ｈを形成してなるモールドプレート２０を用意
し、このモールドプレートの凹部にエラストマ４を充填
する工程と、エラストマーに脱泡処理を行う脱泡工程
と、モールドプレートに、絶縁性フィルムを位置合せし
貼着する貼着工程と、エラストマを加熱し硬化させるキ
ュア工程と、モールドプレートをはずす離脱工程と、こ
のエラストマ上に半導体チップを搭載し固着するボンデ
ィング工程とを含む。
るエラストマの信頼性を高め、低コストで、外観の良好
な半導体装置を提供する。 【解決手段】 ＢＧＡ型半導体装置の製造方法におい
て、配線パターンを所定の間隔で複数個配列してなる絶
縁性フィルムに半導体チップを搭載する工程が、絶縁性
フィルムの半導体チップを搭載すべき位置に、所望の形
状の凹部Ｈを形成してなるモールドプレート２０を用意
し、このモールドプレートの凹部にエラストマ４を充填
する工程と、エラストマーに脱泡処理を行う脱泡工程
と、モールドプレートに、絶縁性フィルムを位置合せし
貼着する貼着工程と、エラストマを加熱し硬化させるキ
ュア工程と、モールドプレートをはずす離脱工程と、こ
のエラストマ上に半導体チップを搭載し固着するボンデ
ィング工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ型半導体装
置の製造方法に関する。
置の製造方法に関する。
【０００２】
【従来の技術】電気、電子部品の高性能化に伴い半導体
装置の高集積化および高密度化が強く望まれており、こ
れに対応して、多ピン用の半導体装置のパッケージ構造
は、チップの二辺にボンディングパッドを有する構造か
ら、四辺のすべてにボンディングパッドを有する構造へ
と変化してきた。
装置の高集積化および高密度化が強く望まれており、こ
れに対応して、多ピン用の半導体装置のパッケージ構造
は、チップの二辺にボンディングパッドを有する構造か
ら、四辺のすべてにボンディングパッドを有する構造へ
と変化してきた。
【０００３】さらに、多ピン化対策として、例えば、米
国特許第５１４８２６５号では、半導体チップの表面
（機能面側）にエラストマ層を介して、配線パターンを
形成した絶縁性フィルムを配置し、さらに絶縁性フィル
ムの表面に複数の半田ボールを格子状に配置したＢＧＡ
（ボールグリッドアレイ）と指称される半導体装置が提
案されている。
国特許第５１４８２６５号では、半導体チップの表面
（機能面側）にエラストマ層を介して、配線パターンを
形成した絶縁性フィルムを配置し、さらに絶縁性フィル
ムの表面に複数の半田ボールを格子状に配置したＢＧＡ
（ボールグリッドアレイ）と指称される半導体装置が提
案されている。
【０００４】この方法では、熱応力の緩和のために、半
導体チップの表面にエラストマ層を介して、配線パター
ンが接続されているが、さらにこのエラストマ層の弾性
により、配線パターンとの接触性が高められ、また緩衝
効果により、実装時および実装後においてもチップクラ
ックの発生が防止され、信頼性が高められている。
導体チップの表面にエラストマ層を介して、配線パター
ンが接続されているが、さらにこのエラストマ層の弾性
により、配線パターンとの接触性が高められ、また緩衝
効果により、実装時および実装後においてもチップクラ
ックの発生が防止され、信頼性が高められている。
【０００５】通常このＢＧＡ型半導体装置は、複数の配
線パターンを格子状に形成した、１枚の絶縁フィルムを
もとに形成されるため、この絶縁フィルム上にそれぞれ
エラストマ層を介して複数のチップを実装し、樹脂封止
工程を完了した後に、個別製品とするための分断作業を
行うという方法がとられている。
線パターンを格子状に形成した、１枚の絶縁フィルムを
もとに形成されるため、この絶縁フィルム上にそれぞれ
エラストマ層を介して複数のチップを実装し、樹脂封止
工程を完了した後に、個別製品とするための分断作業を
行うという方法がとられている。
【０００６】ところで、従来このエラストマ層の形成
は、配線パターンが形成されたＴＡＢテープ表面に、開
口部を具備した板状マスクを配置し、エラストマを前記
板状マスクの開口部に押し延ばし塗布した後、板状マス
クを取り外すといういわゆるスクリーン印刷法が用いら
れている。
は、配線パターンが形成されたＴＡＢテープ表面に、開
口部を具備した板状マスクを配置し、エラストマを前記
板状マスクの開口部に押し延ばし塗布した後、板状マス
クを取り外すといういわゆるスクリーン印刷法が用いら
れている。
【０００７】
【発明が解決しようとする課題】しかしながらこのスク
リーン印刷法では、塗布時のエラストマが流動状態にあ
るため、押し延ばしの際に空気を巻き込み、図１４に示
すように、エラストマ３２内に空気Ｂが混入するという
問題があった。また、ＴＡＢテープ２表面にエラストマ
３２を形成する際、エラストマの押し延ばし方向に対峙
する板状マスク開口部付近のエラストマ角部Ｅに、盛り
上がりが発生するため、これにより実装されるチップと
の位置ずれが生じたり、平坦度が低下し、半導体チップ
が傾いてしまうという問題があった。更にはこれらの作
業には熟練を要し、また生産性も悪いという問題があっ
た。
リーン印刷法では、塗布時のエラストマが流動状態にあ
るため、押し延ばしの際に空気を巻き込み、図１４に示
すように、エラストマ３２内に空気Ｂが混入するという
問題があった。また、ＴＡＢテープ２表面にエラストマ
３２を形成する際、エラストマの押し延ばし方向に対峙
する板状マスク開口部付近のエラストマ角部Ｅに、盛り
上がりが発生するため、これにより実装されるチップと
の位置ずれが生じたり、平坦度が低下し、半導体チップ
が傾いてしまうという問題があった。更にはこれらの作
業には熟練を要し、また生産性も悪いという問題があっ
た。
【０００８】また、前述したような空気の混入を防止す
るため、加熱により脱泡を行うという方法も提案されて
いるが、この状態で脱泡を行うと気泡が上がり、エラス
トマ表面に凹凸ができてしまう。またこの凹凸上に半導
体チップが実装されると、密着性が低下したり、平坦性
が低下したりするという問題があった。
るため、加熱により脱泡を行うという方法も提案されて
いるが、この状態で脱泡を行うと気泡が上がり、エラス
トマ表面に凹凸ができてしまう。またこの凹凸上に半導
体チップが実装されると、密着性が低下したり、平坦性
が低下したりするという問題があった。
【０００９】本発明は、前記実情に鑑みてなされたもの
で、半導体チップとＴＡＢテープの間に形成されるエラ
ストマの信頼性を高め、低コストで、外観の良好な半導
体装置を提供することを目的とする。
で、半導体チップとＴＡＢテープの間に形成されるエラ
ストマの信頼性を高め、低コストで、外観の良好な半導
体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】そこで本発明の第１のＢ
ＧＡ型半導体装置の製造方法の特徴は、周縁端部に複数
のボンディングパッドを有する半導体チップと、配線パ
ターンを具備するとともに、前記配線パターンに接続さ
れ、突出して外部との電気的接続を行う複数の半田ボー
ルを具備してなる絶縁性フィルムとで構成され、前記各
半導体チップの機能面側に、エラストマを介して前記絶
縁性フィルムを貼着するとともに、前記半導体チップの
周縁部に形成されたボンディングパッドに前記配線パタ
ーンを接続したＢＧＡ型半導体装置の製造方法におい
て、前記配線パターンを所定の間隔で複数個配列してな
る絶縁性フィルムに半導体チップを搭載する工程が、前
記絶縁性フィルムの半導体チップを搭載すべき位置に、
所望の形状の凹部を形成してなるモールドプレートを用
意し、このモールドプレートの前記凹部にエラストマを
充填する工程と、前記エラストマーに脱泡処理を行う脱
泡工程と、前記モールドプレートに、前記絶縁性フィル
ムを位置合せし貼着する貼着工程と、前記エラストマを
加熱し硬化させるキュア工程と、前記モールドプレート
をはずす離脱工程と、このエラストマ上に半導体チップ
を搭載し固着するボンディング工程とを含むことにあ
る。
ＧＡ型半導体装置の製造方法の特徴は、周縁端部に複数
のボンディングパッドを有する半導体チップと、配線パ
ターンを具備するとともに、前記配線パターンに接続さ
れ、突出して外部との電気的接続を行う複数の半田ボー
ルを具備してなる絶縁性フィルムとで構成され、前記各
半導体チップの機能面側に、エラストマを介して前記絶
縁性フィルムを貼着するとともに、前記半導体チップの
周縁部に形成されたボンディングパッドに前記配線パタ
ーンを接続したＢＧＡ型半導体装置の製造方法におい
て、前記配線パターンを所定の間隔で複数個配列してな
る絶縁性フィルムに半導体チップを搭載する工程が、前
記絶縁性フィルムの半導体チップを搭載すべき位置に、
所望の形状の凹部を形成してなるモールドプレートを用
意し、このモールドプレートの前記凹部にエラストマを
充填する工程と、前記エラストマーに脱泡処理を行う脱
泡工程と、前記モールドプレートに、前記絶縁性フィル
ムを位置合せし貼着する貼着工程と、前記エラストマを
加熱し硬化させるキュア工程と、前記モールドプレート
をはずす離脱工程と、このエラストマ上に半導体チップ
を搭載し固着するボンディング工程とを含むことにあ
る。
【００１１】また望ましくは、前記貼着工程後、再度脱
泡処理を行う第２の脱泡工程とを含むことを特徴とす
る。
泡処理を行う第２の脱泡工程とを含むことを特徴とす
る。
【００１２】本発明の方法によれば、モールドプレート
開口部内にエラストマを効率よく充填することができ、
エラストマが空気を巻き込むこともなく、気泡の発生を
防止することができると共に、エラストマ角部に盛り上
がりが生じるようなこともない。また従来の方法では、
板状マスク開口部のエラストマ塗布面側が半導体チップ
搭載面となっているため、ここで脱泡を行うと、半導体
チップ搭載面に凹凸が形成されてしまうため、脱泡処理
はできなかったが、モールドプレートではエラストマ上
面が開口部底面側であるため、脱泡工程を採用しても、
半導体チップ搭載面に凹凸が生じることなく、平滑な表
面を維持することができる。更にまた機械化が容易とな
り、生産性を向上させることができる。また、この方法
では、モールドプレートの開口部のプロファイルを調整
することにより、エラストマの形状を断面形状を自由に
制御することができる。例えば、半導体チップ側の面積
を大きくした断面台形状にエラストマを形成することに
より、半導体チップとの接触面積を増大し、接着性を高
めることができる。
開口部内にエラストマを効率よく充填することができ、
エラストマが空気を巻き込むこともなく、気泡の発生を
防止することができると共に、エラストマ角部に盛り上
がりが生じるようなこともない。また従来の方法では、
板状マスク開口部のエラストマ塗布面側が半導体チップ
搭載面となっているため、ここで脱泡を行うと、半導体
チップ搭載面に凹凸が形成されてしまうため、脱泡処理
はできなかったが、モールドプレートではエラストマ上
面が開口部底面側であるため、脱泡工程を採用しても、
半導体チップ搭載面に凹凸が生じることなく、平滑な表
面を維持することができる。更にまた機械化が容易とな
り、生産性を向上させることができる。また、この方法
では、モールドプレートの開口部のプロファイルを調整
することにより、エラストマの形状を断面形状を自由に
制御することができる。例えば、半導体チップ側の面積
を大きくした断面台形状にエラストマを形成することに
より、半導体チップとの接触面積を増大し、接着性を高
めることができる。
【００１３】
【発明の実施の形態】以下、本発明の実施例について、
図面を参照しつつ詳細に説明する。本発明のＢＧＡ型半
導体装置の製造方法は、図１に概念図、図２に要部断面
図を示すように、所定の位置に開口部Ｈを備えたモール
ドプレート２０にエラストマ４を注入し、脱泡したの
ち、ＴＡＢテープ２をこのモールドプレート２０に貼着
し、キュアを行った後、モールドプレート２０をＴＡＢ
テープ２から取り外すことによってエラストマ４のパタ
ーンを形成することを特徴とする。
図面を参照しつつ詳細に説明する。本発明のＢＧＡ型半
導体装置の製造方法は、図１に概念図、図２に要部断面
図を示すように、所定の位置に開口部Ｈを備えたモール
ドプレート２０にエラストマ４を注入し、脱泡したの
ち、ＴＡＢテープ２をこのモールドプレート２０に貼着
し、キュアを行った後、モールドプレート２０をＴＡＢ
テープ２から取り外すことによってエラストマ４のパタ
ーンを形成することを特徴とする。
【００１４】このＴＡＢテープを用いて形成される半導
体装置は図３に示すように絶縁性フィルム１１上に多数
の配線パターンが連続形成されており、この上に、エラ
ストマ４を介して半導体チップ１０を実装したのち、図
４に示すように前記半導体チップ１０のボンディングパ
ッド１０Ｂと前記配線パターン１６Ｓとの接続部位に、
コーティング層１３を形成し被覆保護してなるものであ
る。
体装置は図３に示すように絶縁性フィルム１１上に多数
の配線パターンが連続形成されており、この上に、エラ
ストマ４を介して半導体チップ１０を実装したのち、図
４に示すように前記半導体チップ１０のボンディングパ
ッド１０Ｂと前記配線パターン１６Ｓとの接続部位に、
コーティング層１３を形成し被覆保護してなるものであ
る。
【００１５】次に、この方法について工程図を参照しつ
つ詳細に説明する。まず、ポリイミドテープからなる絶
縁性フィルム１１の表面に銅箔１５を貼着し、さらにこ
の表面にフォトレジスト（図示せず）を塗布しフォトリ
ソグラフィーにより、パターニングし、銅箔１５のパタ
ーンを形成する。この後、フォトリソグラフィを行い、
レジストパターンＲを形成し、無電解金めっきにより、
レジストパターンＲから露呈する銅箔１５の表面に金め
っき層１６を形成する。そして裏面側からフォトレジス
トを塗布し、フォトリソグラフィを行い、これをマスク
として絶縁性フィルム１１をエッチングし、配線パター
ン先端の接続片（ビームリード）１６Ｓが形成される周
縁部領域と半田ボール１２との電気的接続領域にウイン
ドウＷおよびヴィアＶを形成する。
つ詳細に説明する。まず、ポリイミドテープからなる絶
縁性フィルム１１の表面に銅箔１５を貼着し、さらにこ
の表面にフォトレジスト（図示せず）を塗布しフォトリ
ソグラフィーにより、パターニングし、銅箔１５のパタ
ーンを形成する。この後、フォトリソグラフィを行い、
レジストパターンＲを形成し、無電解金めっきにより、
レジストパターンＲから露呈する銅箔１５の表面に金め
っき層１６を形成する。そして裏面側からフォトレジス
トを塗布し、フォトリソグラフィを行い、これをマスク
として絶縁性フィルム１１をエッチングし、配線パター
ン先端の接続片（ビームリード）１６Ｓが形成される周
縁部領域と半田ボール１２との電気的接続領域にウイン
ドウＷおよびヴィアＶを形成する。
【００１６】そして、接続片形成部を除くこのヴィアＶ
内で、前記銅箔１５のパターンに接続すると共に表面に
突出するように半田ボール１２を形成する。そして図５
に示すように銅エッチングを行い、ウインドウ内に露呈
する銅をエッチング除去する。これにより、ウインドウ
Ｗの領域は接続片１６Ｓとしての金パターンのみが存在
し、フレキシブルな状態となっている。そして中央部で
は銅箔のパターン１５と金メッキ層１６との２層構造と
なってこの接続片１６Ｓにそれぞれ連設されており、配
線パターンとして機能する。
内で、前記銅箔１５のパターンに接続すると共に表面に
突出するように半田ボール１２を形成する。そして図５
に示すように銅エッチングを行い、ウインドウ内に露呈
する銅をエッチング除去する。これにより、ウインドウ
Ｗの領域は接続片１６Ｓとしての金パターンのみが存在
し、フレキシブルな状態となっている。そして中央部で
は銅箔のパターン１５と金メッキ層１６との２層構造と
なってこの接続片１６Ｓにそれぞれ連設されており、配
線パターンとして機能する。
【００１７】この後、図１に示したようなモールドプレ
ート２０を用意し、これに図６に示すように、絶縁性エ
ラストマー（シリコンエラストマー）４を注入し、真空
中で１５分間放置し、脱泡をおこなった後、さらに、図
７に示すように、ＴＡＢテープ２を貼着する。
ート２０を用意し、これに図６に示すように、絶縁性エ
ラストマー（シリコンエラストマー）４を注入し、真空
中で１５分間放置し、脱泡をおこなった後、さらに、図
７に示すように、ＴＡＢテープ２を貼着する。
【００１８】そしてさらに、９０℃６０分のキュア工程
を経てモールドプレート２０をはずし、図８に示すよう
に、エラストマー４のパターンの形成されたＴＡＢテー
プを得る。
を経てモールドプレート２０をはずし、図８に示すよう
に、エラストマー４のパターンの形成されたＴＡＢテー
プを得る。
【００１９】この後、絶縁性エラストマー層４上に接着
剤を塗布し、これを図９に示すように、ダイシングのな
された半導体チップ１０上に位置決めし、半導体チップ
１０の素子形成面側に、この絶縁性フィルム１１を固着
する。この後図１０に示すように、ボンディングツール
ＢＴを用いて、半導体チップ１０の周縁部のボンディン
グパッドに、接続片を熱圧着することにより、配線パタ
ーンと半導体チップとの間の電気的接続を行う。この
時、金の接続片１６Ｓは薄いため、熱圧着と同時に切断
される。
剤を塗布し、これを図９に示すように、ダイシングのな
された半導体チップ１０上に位置決めし、半導体チップ
１０の素子形成面側に、この絶縁性フィルム１１を固着
する。この後図１０に示すように、ボンディングツール
ＢＴを用いて、半導体チップ１０の周縁部のボンディン
グパッドに、接続片を熱圧着することにより、配線パタ
ーンと半導体チップとの間の電気的接続を行う。この
時、金の接続片１６Ｓは薄いため、熱圧着と同時に切断
される。
【００２０】そして、前記半導体チップの前記配線パタ
ーンとボンディングパッドの接続部位をコーティング材
で被覆し、パンチング装置を用いて、絶縁性フィルム１
１と共にコーティング材をカットして個別に分断し、図
１１に示すように、コーティング材で被覆保護された半
導体装置が完成する。
ーンとボンディングパッドの接続部位をコーティング材
で被覆し、パンチング装置を用いて、絶縁性フィルム１
１と共にコーティング材をカットして個別に分断し、図
１１に示すように、コーティング材で被覆保護された半
導体装置が完成する。
【００２１】本発明実施例の方法によれば、モールドプ
レート開口部内にエラストマを効率よく充填することが
でき、エラストマが空気を巻き込むことがないため、気
泡の発生を防止することができると共に、エラストマ角
部に盛り上がりが生じるようなこともない。
レート開口部内にエラストマを効率よく充填することが
でき、エラストマが空気を巻き込むことがないため、気
泡の発生を防止することができると共に、エラストマ角
部に盛り上がりが生じるようなこともない。
【００２２】また従来の方法では、板状マスク開口部の
エラストマ塗布面側が半導体チップ搭載面となっている
ため、ここで脱泡を行うことができなかったが、モール
ドプレートではエラストマ上面が開口部底面側であるた
め、脱泡工程を採用することができる。
エラストマ塗布面側が半導体チップ搭載面となっている
ため、ここで脱泡を行うことができなかったが、モール
ドプレートではエラストマ上面が開口部底面側であるた
め、脱泡工程を採用することができる。
【００２３】また、エラストマ上面はモールドプレート
開口部底面側であるため、モールドプレート開口部底面
の加工精度によって平坦度を確保することができる。
開口部底面側であるため、モールドプレート開口部底面
の加工精度によって平坦度を確保することができる。
【００２４】更にまた機械化が容易となり、生産性を向
上させることができる。なお、前記実施例では、半田ボ
ールを形成した絶縁性フィルム（ＴＡＢ基板）を、半導
体チップにボンディングするようにしたが、ボンディン
グおよびコーティングが終了した後に、半田ボールを形
成するようにしてもよい。また、前記実施例では、ＴＡ
Ｂテープをモールドプレートに貼着したのち、キュアに
先立ち再度真空中で脱泡を行うようにしてもよい。更
に、本発明の変形例として、図１２に示すように、ＴＡ
Ｂテープ側の面積を大きくしたり、また逆に小さくした
りすることにより、接着面積を調整し、接着強度を調整
することもできる。また、図１３に示すように、凹部の
角に丸みを持たせたモールドプレートを用いることによ
り、 モールドプレートの脱離が容易になる。ここで、
半田ボール１２は、格子状をなすように全面に形成さ
れ、また半導体チップ１０の裏面はベア状態となってい
る。このようにして低コストで信頼性の高い半導体装置
が形成される。
上させることができる。なお、前記実施例では、半田ボ
ールを形成した絶縁性フィルム（ＴＡＢ基板）を、半導
体チップにボンディングするようにしたが、ボンディン
グおよびコーティングが終了した後に、半田ボールを形
成するようにしてもよい。また、前記実施例では、ＴＡ
Ｂテープをモールドプレートに貼着したのち、キュアに
先立ち再度真空中で脱泡を行うようにしてもよい。更
に、本発明の変形例として、図１２に示すように、ＴＡ
Ｂテープ側の面積を大きくしたり、また逆に小さくした
りすることにより、接着面積を調整し、接着強度を調整
することもできる。また、図１３に示すように、凹部の
角に丸みを持たせたモールドプレートを用いることによ
り、 モールドプレートの脱離が容易になる。ここで、
半田ボール１２は、格子状をなすように全面に形成さ
れ、また半導体チップ１０の裏面はベア状態となってい
る。このようにして低コストで信頼性の高い半導体装置
が形成される。
【００２５】また、ヴィアホールの孔ピッチや孔径は、
適宜変形可能であり、例えば格子ピッチが１mmであれ
ば、孔径は０．５５mm、格子ピッチが１．５mmであれ
ば、孔径は０．７５mmというふうに適宜変更可能であ
る。
適宜変形可能であり、例えば格子ピッチが１mmであれ
ば、孔径は０．５５mm、格子ピッチが１．５mmであれ
ば、孔径は０．７５mmというふうに適宜変更可能であ
る。
【００２６】さらに半田ボールの組成についても適宜選
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
【００２７】
【発明の効果】以上説明したように本発明によれば、エ
ラストマを形成するに際し、所定の領域に凹部を形成し
た枠体すなわちモールドプレートを用い、開口側が、Ｔ
ＡＢテープとの貼着面側となるようにしているため、半
導体チップとの接着面は、脱泡処理を行っても、平滑な
面を維持し、確実で信頼性の高い接続が可能となる。
ラストマを形成するに際し、所定の領域に凹部を形成し
た枠体すなわちモールドプレートを用い、開口側が、Ｔ
ＡＢテープとの貼着面側となるようにしているため、半
導体チップとの接着面は、脱泡処理を行っても、平滑な
面を維持し、確実で信頼性の高い接続が可能となる。
【図１】本発明の方法を示す概念図
【図２】本発明の方法を示す断面説明図
【図３】本発明の方法で形成された半導体装置を示す図
【図４】本発明の方法で形成された半導体装置を示す図
【図５】本発明実施例の半導体装置の製造工程図
【図６】本発明実施例の半導体装置の製造工程図
【図７】本発明実施例の半導体装置の製造工程図
【図８】本発明実施例の半導体装置の製造工程図
【図９】本発明実施例の半導体装置の製造工程図
【図１０】本発明実施例の半導体装置の製造工程図
【図１１】本発明実施例の半導体装置の製造工程図
【図１２】本発明の変形例を示す図
【図１３】本発明の変形例を示す図
【図１４】従来例のエラストマーの形成方法を示す図
１０ 半導体チップ １１ 絶縁性フィルム １２ 半田ボール １３ コーティング材 １５ 銅箔 １６ 金メッキ層 １６Ｓ 接続片 ２０ モールドプレート Ｈ 開口部 ３０ エラストマ
Claims (2)
- 【請求項１】 周縁端部に複数のボンディングパッドを
有する半導体チップと、配線パターンを具備するととも
に、前記配線パターンに接続され、突出して外部との電
気的接続を行う複数の半田ボールを具備してなる絶縁性
フィルムとで構成され、前記各半導体チップの機能面側
に、エラストマを介して前記絶縁性フィルムを貼着する
とともに、前記半導体チップの周縁部に形成されたボン
ディングパッドに前記配線パターンを接続したＢＧＡ型
半導体装置の製造方法において、前記配線パターンを所
定の間隔で複数個配列してなる絶縁性フィルムに半導体
チップを搭載する工程が、 前記絶縁性フィルムの半導体チップを搭載すべき位置
に、所望の形状の凹部を形成してなるモールドプレート
を用意し、このモールドプレートの前記凹部にエラスト
マを充填する工程と、 前記エラストマーに脱泡処理を行う脱泡工程と、 前記モールドプレートに、前記絶縁性フィルムを位置合
せして貼着する貼着工程と、 前記エラストマを加熱し硬化させるキュア工程と、 前記モールドプレートをはずす離脱工程と、このエラス
トマ上に半導体チップを搭載し固着するボンディング工
程とを含むことを特徴とするＢＧＡ型半導体装置の製造
方法。 - 【請求項２】 前記貼着工程後、再度脱泡処理を行う第
２の脱泡工程とを含むことを特徴とする請求項１記載の
ＢＧＡ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8303212A JPH10270493A (ja) | 1996-11-14 | 1996-11-14 | Ｂｇａ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8303212A JPH10270493A (ja) | 1996-11-14 | 1996-11-14 | Ｂｇａ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270493A true JPH10270493A (ja) | 1998-10-09 |
Family
ID=17918234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8303212A Pending JPH10270493A (ja) | 1996-11-14 | 1996-11-14 | Ｂｇａ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270493A (ja) |
-
1996
- 1996-11-14 JP JP8303212A patent/JPH10270493A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3701542B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002190488A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH08288424A (ja) | 半導体装置 | |
| JP2002026198A (ja) | 半導体装置及びその製造方法 | |
| US7170153B2 (en) | Semiconductor device and its manufacturing method | |
| US7396754B2 (en) | Method of making wafer level ball grid array | |
| US20080174005A1 (en) | Electronic device and method for manufacturing electronic device | |
| JP2006073586A (ja) | 半導体装置の製造方法 | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JPH098186A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR20000053570A (ko) | 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치 | |
| JPH10270493A (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3280243B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP4701563B2 (ja) | 半導体チップ搭載基板及びそれを用いた半導体装置 | |
| JP3359824B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| US6977443B2 (en) | Substrate for carrying a semiconductor chip and semiconductor device using same | |
| JP3535102B2 (ja) | 半導体装置およびその製造方法 | |
| JP3192096B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3625009B2 (ja) | 半導体装置の製造方法 | |
| JP2003338589A (ja) | Ｂｇａパッケージ及びその製造方法 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JPH11330301A (ja) | 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法 | |
| JP3381833B2 (ja) | Ｂｇａ型半導体装置およびその製造方法 | |
| JP2000114429A (ja) | 半導体装置およびその製造方法 | |
| JPH1178274A (ja) | エラストマー塗布用マスク |