JP3625009B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3625009B2 JP3625009B2 JP08955597A JP8955597A JP3625009B2 JP 3625009 B2 JP3625009 B2 JP 3625009B2 JP 08955597 A JP08955597 A JP 08955597A JP 8955597 A JP8955597 A JP 8955597A JP 3625009 B2 JP3625009 B2 JP 3625009B2
- Authority
- JP
- Japan
- Prior art keywords
- elastomer
- semiconductor device
- heating
- mask
- flexible substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、当該半導体装置に設けられるエラストマー層を形成する工程において、当該エラストマー層を底面から加熱することにより、安定した形状のエラストマー層を形成することができる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
電気、電子部品の高性能化に伴い半導体装置の高集積化および高密度化が強く望まれており、これに対応して、多ピン用の半導体装置のパッケージ構造は、チップの二辺にボンディングパッドを有する構造から、四辺のすべてにボンディングパッドを有する構造へと変化してきた。
【０００３】
さらに、多ピン化対策として、例えば、米国特許第５１４８２６５号では、半導体チップの表面（機能面側）にエラストマー層を介して、配線パターンを形成した絶縁性フィルムを配置し、さらに絶縁性フィルムの表面に複数の半田ボールを格子状に配置したＢＧＡ（ボールグリッドアレイ）と指称される半導体装置が提案されている。
【０００４】
この半導体装置では、熱応力の緩和のために、半導体チップと配線パターンを設けた絶縁性フィルムがエラストマー層を介して、接続されているが、さらにこのエラストマー層の弾性により、配線パターンとの接触性が高められ、また緩衝効果により、実装時および実装後においてもチップクラックの発生が防止され、信頼性が高められている。
【０００５】
通常、上記のようなエラストマー層を具備する半導体装置は、複数の配線パターンを格子状に形成した、１枚の絶縁フィルムをもとに形成されるため、この絶縁フィルム上にそれぞれエラストマー層を介して複数のチップを実装し、樹脂封止行程を完了した後に、個別製品とするための分断作業を行うという方法がとられている。
【０００６】
ところで、従来このエラストマー層の形成は、配線パターンが形成されたＴＡＢテープ等のフレキシブル基板の表面に開口部を具備した板状マスクを配置し、エラストマーを前記板状マスクの開口部に押し延ばし塗布した後、所定の温度で所定の時間キュアを行い板状マスクを取り外すといういわゆるスクリーン印刷法が用いられている。
【０００７】
【発明が解決しようとする課題】
しかし、このスクリーン印刷法で形成されたエラストマー層は、前記キュア行程によって幾分固められるが、依然軟質であるため、板状マスクを取り外すことにより、当該エラストマーの形状を保持するものがなくなり、その側端面が横側に丸く突き出したり、側下面に流出状に広がることがある。
【０００８】
上記のようなエラストマー層の形状劣化は、フレキシブル基板に形成された配線パターンを隠してしまうため、当該配線パターンへ結線する際の作業効率が悪化するだけでなく、場合によっては結線不能となることもある。
【０００９】
従来は、このような問題点の対策として、エラストマーの硬化時間を延長する等の処置が考えられているが、エラストマーを自立させるには、数時間から永いものでは数日に及ぶ時間を要するため、半導体装置の生産性が低下する。 また、上記ような方法によってエラストマーを硬化させたとしても、エラストマーの弾力性が損なわれ、熱応力を緩和する機能が低下するといった新たな問題点が生じ、その結果、半導体装置の信頼性が低下する。
【００１０】
そこで、本発明は、エラストマー本来の機能である熱応力緩和作用を維持しつつ、かつ安定した形状のエラストマー層を形成することにより、信頼性、生産性の高い半導体装置を製造する方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の発明は、配線パターンを形成したフレキシブル基板上にエラストマー層を設け、当該エラストマー層を介して当該フレキシブル基板上に半導体チップを搭載する半導体装置の製造方法において、前記エラストマー層を設ける工程が、前記フレキシブル基板の半導体チップを搭載すべき位置に、所望の形状の開口部を形成してなるマスクを用意し、このマスクの当該開口部にエラストマーを注入するエラストマー注入工程と、前記フレキシブル基板底面から加熱してエラストマーを底面から側端面にかけて硬化させる底面加熱工程と、前記底面加熱工程後、マスクを除去するマスク除去工程とを含むことを特徴とする。
【００１２】
また、請求項２記載の発明は、配線パターンを形成したフレキシブル基板上にエラストマー層を設け、当該エラストマー層を介して当該フレキシブル基板上に半導体チップを搭載する半導体装置の製造方法において、前記エラストマー層を設ける工程が、前記フレキシブル基板の半導体チップを搭載すべき位置に、所望の形状の開口部を形成してなるマスクを用意し、このマスクの当該開口部にエラストマーを注入するエラストマー注入工程と、前記エラストマーを底面から側端面にかけて硬化させる底面加熱工程とを含み、前記底面加熱工程は、前記マスクの前記開口部付近に設けられた加熱媒体の温度を上昇させることにより、前記エラストマーを側端面から加熱する側端面加熱工程をさらに含むことを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明に係る半導体装置の製造方法の一実施の形態を添付図面を参照して詳細に説明する。
【００１４】
本発明に係る半導体装置の製造方法は、ＢＧＡ型半導体装置であれば図１に概念図、図２に要部断面図（図１に示すＺ断面）を示すように、ＴＡＢテープ等のフレキシブル基板２上に所定の位置に開口部Ｈを備えたモールドプレート２０を載置し、当該開口部Ｈにゲル状のエラストマー４を注入した後、加熱装置１００で当該エラストマー４の底面４ｂを加熱して当該底面４ｂと下側面を硬質化することを特徴とし、その後、当該モールドプレート２０を取り外し、半導体チップを前記エラストマー４上に搭載し、キュアを行うかあるいはキュアし半導体チップが搭載される。
【００１５】
上記方法によって形成される半導体装置は、図３に示すように絶縁性フィルム１１上に多数の配線パターンが連続形成されており、この上に、エラストマー４を介して半導体チップ１０を実装した後、図４に示すように当該半導体チップ１０のボンディングパッド１０Ｂと前記配線パターン１６Ｓとの接続部位にコーティング層１３を形成し、被覆保護してなるものである。
【００１６】
以下、本発明を実施して半導体装置を製造する工程を図を参照しつつ詳細に説明する。
【００１７】
まず、図５に示すようにポリイミドテープからなる絶縁性フィルム１１の表面に銅箔１５を貼着し、さらに当該銅箔１５の表面にフォトレジスト（図示せず）を塗布しフォトリソグラフィーにより、パターニングし、銅箔１５のパターンを形成する。
【００１８】
この後さらにフォトレジストを塗布し、フォトリソグラフィーを行い、図６に示すようにレジストパターンＲを形成する。なお、以下の図面では、半導体装置１個の片側半分のみを示すものとするが、実際の半導体装置の製造工程においては、当該半導体装置が所定の間隔で多数配列形成される。
【００１９】
次に、無電解金めっきにより図７に示すように、レジストパターンＲから露呈する銅箔１５の表面に金めっき層１６を形成する。
【００２０】
そして、裏面側から絶縁性フィルム１１にフォトレジストを塗布し、フォトリソグラフィーを行い、これをマスクとして当該絶縁性フィルム１１をエッチングし、図８に示すようにウインドウＷおよびヴィアＶを形成する。このウインドウＷは、図３に示す配線パターン先端の接続片（ビームリード）１６Ｓの電気的接続領域に形成され、ヴィアＶは、図３に示す半田ボール１２との電気的接続領域に形成される。
【００２１】
そして、図９に示すように、ヴィアＶ内に前記銅箔１５のパターンに接続すると共に表面に突出するように半田ボール１２を形成する。
【００２２】
そして、図１０に示すように、銅エッチングを行い、ウインドウＷ内に露呈する銅をエッチング除去する。これにより、ウインドウＷの領域は接続片１６Ｓとしての金パターンのみが存在し、フレキシブルな状態となっている。そして、半導体装置の中央部では銅箔のパターン１５と金メッキ層１６との２層構造となってこの接続片１６Ｓにそれぞれ連設されており、配線パターンとして機能する。
【００２３】
次に、上記のようにして形成された絶縁性フィルム１１の配線パターン上にエラストマー層を形成する。以下、このエラストマー層の形成工程を図１および図２を使用して詳細に説明する。
【００２４】
まず、絶縁性フィルム上に配線パターンが形成されたフレキシブル基板２上に、半導体装置を配列する位置に開口部Ｈを備えたモールドプレート２０を載置する。
【００２５】
次に、当該モールドプレート２０の開口部Ｈにゲル状のエラストマー４を注入した後、当該エラストマー４の底面４ｂを当該エラストマー４の底面下方に設けられた加熱装置１００で加熱する。
【００２６】
ここで、このエラストマー４は、シリコン樹脂からなる熱硬化性樹脂であり、例えばメチルトリシラノール等のけい素とＯＨ基が結合した有機シラノールを縮重合して得られる。
【００２７】
エラストマー４は、開口部Ｈに注入される際には、初期縮合物の溶液でありその形状はゲル状であるが、加熱することによって重合し硬化する。この加熱の際に加熱装置１００を使用して、エラストマー４を例えば１００℃〜３００℃で６０秒未満といった条件で急速に加熱すれば、当該エラストマー４を底面（４ｂ）から側端面（４ａ）にかけて硬化させることができる。
【００２８】
ここで、この加熱装置１００には、オーブン等を使用する。
【００２９】
エラストマー４の底面４ｂから下側端面が硬化したら、モールドプレート２０を外し、この実施形態では半導体チップが後記するように搭載される。
【００３０】
この後、例えば５０〜２００℃で３０〜９０分のキュア工程を経て、エラストマー４上に半導体チップが接着される。
【００３１】
上述した底面加熱工程後の半導体チップの搭載と、キュア工程は順不同であり、キュア工程に次いでエラストマー上に半導体チップを搭載してもよい。
【００３２】
この底面加熱工程のみでも底面から下側端面が硬質化され、直立姿勢の形状のエラストマー層を形成でき、また気泡の抜けがよくなされるが、さらに、図１５に示すように、前記モールドプレート２０の開口部Ｈ付近に加熱媒体１０１を設け、この加熱媒体１０１の温度を上昇させることにより、エラストマー４の側端面４ａを加熱する側端面加熱工程を併用すれば、より短時間でエラストマー層の形状を安定させることができる。
【００３３】
ここで、この加熱媒体１０１は、電熱線のように電気を熱に変換する素材であってもよいし、熱伝導率の高い素材であってもよい。
【００３４】
加熱媒体１０１が電熱線である場合には、図２に示すように、エラストマー４の側端面４ａのみを加熱するよう当該電熱線を予め開口部Ｈの周辺に設置し、加熱処理時に当該電熱線に短時間電流を供給する。この電熱線にはニクロム線等の抵抗率が大きく、温度係数が小さい導電体を使用する。
【００３５】
加熱媒体１０１が熱伝導率の高い素材である場合には、モールドプレート２０として、その開口部Ｈ付近を当該熱伝導率の高い素材で形成したものを使用し、加熱処理時に当該熱伝導率の高い素材を加熱する。このように開口部Ｈ付近のみを熱伝導率の高い素材で形成することにより、加熱時に熱がモールドプレートに拡散しないため、エラストマーの側端面に熱を集中させることができる。この熱伝導率の高い素材としては、銅やアルミ等の金属を使用してもよいし、油等の液体を利用する場合には、オイルバスを設けてもよい。
【００３６】
その後、エラストマー層４上に接着剤を塗布しあるいは塗布せずに、これを図１２に示すように、ダイシングのなされた半導体チップ１０上に位置決めし、前記のように当該半導体チップ１０の素子形成面側に固着する。
【００３７】
この後、図１３に示すように、ボンディングツールＢＴを用いて、半導体チップ１０の周縁部のボンディングパッドに接続片１６Ｓを熱圧着することにより、配線パターンと半導体チップ１０との電気的接続を行う。この時、接続片１６Ｓは薄いため、熱圧着と同時に切断される。
【００３８】
そして、前記半導体チップ１０の配線パターンとボンディングパッドの接続部位をコーティング材で被覆し、パンチング装置を用いて絶縁性フィルム１１と共にコーティング材をカットすると、図１４に示すように、コーティング材１３で被覆保護され、個別に分断された半導体装置が完成する。
【００３９】
尚、上述した説明においては、本発明の一実施の形態として、ＢＧＡ型半導体装置の製造工程に適用した場合について説明したが、本発明は絶縁体としてエラストマーを使用する半導体装置であれば、他の半導体装置であっても実施することができる。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、エラストマー層の形成工程において、当該エラストマー層の内部に弾力性を持たせたまま、当該エラストマーの底面および側端面を硬化させることにより、エラストマー本来の機能である熱応力緩和作用を維持しつつ、かつ側端面形状が直立し、安定した形状のエラストマー層を短時間で形成することができる。
【００４１】
また、エラストマーを硬化させる方法として、従来行われていたキュア工程のみの硬化では、エラストマーの形状が安定しにくかったために、当該キュア工程におけるエラストマーの硬化時間を長くとる必要があったが、本発明を実施することにより、短時間でエラストマーを硬化させることが可能となる。
【００４２】
さらに、エラストマーを底面から加熱する加熱装置と側端面から加熱する加熱媒体を併用すれば、より短時間でエラストマーを硬化させることができる。
【００４３】
以上説明した本発明の効果により、より信頼性、生産性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るエラストマー層の形成工程を示す概念図。
【図２】本発明に係るエラストマー層の形成工程を示すＺ断面図。
【図３】本発明を実施することにより製造された半導体装置を示す立体図。
【図４】本発明を実施することにより製造された半導体装置を示す立体図。
【図５】銅箔の貼着工程を示す断面図。
【図６】レジストパターンの形成工程を示す断面図。
【図７】金めっき層の形成工程を示す断面図。
【図８】ウインドウおよびヴィアの形成工程を示す断面図。
【図９】半田ボールの形成工程を示す断面図。
【図１０】銅箔のエッチング工程を示す断面図。
【図１１】エラストマー層の形成工程を示す断面図。
【図１２】半導体チップの固着工程を示す断面図。
【図１３】配線パターンと半導体チップとの電気的接続工程を示す断面図。
【図１４】電気的接続部位の被覆工程を示す断面図。
【図１５】本発明に係るエラストマー層の形成工程を示すＺ断面図。
【符号の説明】
２ フレキシブル基板
４ エラストマー
４ａ エラストマーの側端面
４ｂ エラストマーの底面
１０ 半導体チップ
１０Ｂ ボンディングパッド
１１ 絶縁性フィルム
１２ 半田ボール
１３ コーディング材
１５ 銅箔
１６ 金メッキ層
１６Ｓ 接続片
２０ モールドプレート
ＢＴ ボンディングツール
Ｈ 開口部
Ｒ レジストパターン
Ｖ ヴィア
Ｗ ウインドウ
Ｚ 断面
１００ 加熱装置
１０１ 加熱媒体
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、当該半導体装置に設けられるエラストマー層を形成する工程において、当該エラストマー層を底面から加熱することにより、安定した形状のエラストマー層を形成することができる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
電気、電子部品の高性能化に伴い半導体装置の高集積化および高密度化が強く望まれており、これに対応して、多ピン用の半導体装置のパッケージ構造は、チップの二辺にボンディングパッドを有する構造から、四辺のすべてにボンディングパッドを有する構造へと変化してきた。
【０００３】
さらに、多ピン化対策として、例えば、米国特許第５１４８２６５号では、半導体チップの表面（機能面側）にエラストマー層を介して、配線パターンを形成した絶縁性フィルムを配置し、さらに絶縁性フィルムの表面に複数の半田ボールを格子状に配置したＢＧＡ（ボールグリッドアレイ）と指称される半導体装置が提案されている。
【０００４】
この半導体装置では、熱応力の緩和のために、半導体チップと配線パターンを設けた絶縁性フィルムがエラストマー層を介して、接続されているが、さらにこのエラストマー層の弾性により、配線パターンとの接触性が高められ、また緩衝効果により、実装時および実装後においてもチップクラックの発生が防止され、信頼性が高められている。
【０００５】
通常、上記のようなエラストマー層を具備する半導体装置は、複数の配線パターンを格子状に形成した、１枚の絶縁フィルムをもとに形成されるため、この絶縁フィルム上にそれぞれエラストマー層を介して複数のチップを実装し、樹脂封止行程を完了した後に、個別製品とするための分断作業を行うという方法がとられている。
【０００６】
ところで、従来このエラストマー層の形成は、配線パターンが形成されたＴＡＢテープ等のフレキシブル基板の表面に開口部を具備した板状マスクを配置し、エラストマーを前記板状マスクの開口部に押し延ばし塗布した後、所定の温度で所定の時間キュアを行い板状マスクを取り外すといういわゆるスクリーン印刷法が用いられている。
【０００７】
【発明が解決しようとする課題】
しかし、このスクリーン印刷法で形成されたエラストマー層は、前記キュア行程によって幾分固められるが、依然軟質であるため、板状マスクを取り外すことにより、当該エラストマーの形状を保持するものがなくなり、その側端面が横側に丸く突き出したり、側下面に流出状に広がることがある。
【０００８】
上記のようなエラストマー層の形状劣化は、フレキシブル基板に形成された配線パターンを隠してしまうため、当該配線パターンへ結線する際の作業効率が悪化するだけでなく、場合によっては結線不能となることもある。
【０００９】
従来は、このような問題点の対策として、エラストマーの硬化時間を延長する等の処置が考えられているが、エラストマーを自立させるには、数時間から永いものでは数日に及ぶ時間を要するため、半導体装置の生産性が低下する。 また、上記ような方法によってエラストマーを硬化させたとしても、エラストマーの弾力性が損なわれ、熱応力を緩和する機能が低下するといった新たな問題点が生じ、その結果、半導体装置の信頼性が低下する。
【００１０】
そこで、本発明は、エラストマー本来の機能である熱応力緩和作用を維持しつつ、かつ安定した形状のエラストマー層を形成することにより、信頼性、生産性の高い半導体装置を製造する方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の発明は、配線パターンを形成したフレキシブル基板上にエラストマー層を設け、当該エラストマー層を介して当該フレキシブル基板上に半導体チップを搭載する半導体装置の製造方法において、前記エラストマー層を設ける工程が、前記フレキシブル基板の半導体チップを搭載すべき位置に、所望の形状の開口部を形成してなるマスクを用意し、このマスクの当該開口部にエラストマーを注入するエラストマー注入工程と、前記フレキシブル基板底面から加熱してエラストマーを底面から側端面にかけて硬化させる底面加熱工程と、前記底面加熱工程後、マスクを除去するマスク除去工程とを含むことを特徴とする。
【００１２】
また、請求項２記載の発明は、配線パターンを形成したフレキシブル基板上にエラストマー層を設け、当該エラストマー層を介して当該フレキシブル基板上に半導体チップを搭載する半導体装置の製造方法において、前記エラストマー層を設ける工程が、前記フレキシブル基板の半導体チップを搭載すべき位置に、所望の形状の開口部を形成してなるマスクを用意し、このマスクの当該開口部にエラストマーを注入するエラストマー注入工程と、前記エラストマーを底面から側端面にかけて硬化させる底面加熱工程とを含み、前記底面加熱工程は、前記マスクの前記開口部付近に設けられた加熱媒体の温度を上昇させることにより、前記エラストマーを側端面から加熱する側端面加熱工程をさらに含むことを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明に係る半導体装置の製造方法の一実施の形態を添付図面を参照して詳細に説明する。
【００１４】
本発明に係る半導体装置の製造方法は、ＢＧＡ型半導体装置であれば図１に概念図、図２に要部断面図（図１に示すＺ断面）を示すように、ＴＡＢテープ等のフレキシブル基板２上に所定の位置に開口部Ｈを備えたモールドプレート２０を載置し、当該開口部Ｈにゲル状のエラストマー４を注入した後、加熱装置１００で当該エラストマー４の底面４ｂを加熱して当該底面４ｂと下側面を硬質化することを特徴とし、その後、当該モールドプレート２０を取り外し、半導体チップを前記エラストマー４上に搭載し、キュアを行うかあるいはキュアし半導体チップが搭載される。
【００１５】
上記方法によって形成される半導体装置は、図３に示すように絶縁性フィルム１１上に多数の配線パターンが連続形成されており、この上に、エラストマー４を介して半導体チップ１０を実装した後、図４に示すように当該半導体チップ１０のボンディングパッド１０Ｂと前記配線パターン１６Ｓとの接続部位にコーティング層１３を形成し、被覆保護してなるものである。
【００１６】
以下、本発明を実施して半導体装置を製造する工程を図を参照しつつ詳細に説明する。
【００１７】
まず、図５に示すようにポリイミドテープからなる絶縁性フィルム１１の表面に銅箔１５を貼着し、さらに当該銅箔１５の表面にフォトレジスト（図示せず）を塗布しフォトリソグラフィーにより、パターニングし、銅箔１５のパターンを形成する。
【００１８】
この後さらにフォトレジストを塗布し、フォトリソグラフィーを行い、図６に示すようにレジストパターンＲを形成する。なお、以下の図面では、半導体装置１個の片側半分のみを示すものとするが、実際の半導体装置の製造工程においては、当該半導体装置が所定の間隔で多数配列形成される。
【００１９】
次に、無電解金めっきにより図７に示すように、レジストパターンＲから露呈する銅箔１５の表面に金めっき層１６を形成する。
【００２０】
そして、裏面側から絶縁性フィルム１１にフォトレジストを塗布し、フォトリソグラフィーを行い、これをマスクとして当該絶縁性フィルム１１をエッチングし、図８に示すようにウインドウＷおよびヴィアＶを形成する。このウインドウＷは、図３に示す配線パターン先端の接続片（ビームリード）１６Ｓの電気的接続領域に形成され、ヴィアＶは、図３に示す半田ボール１２との電気的接続領域に形成される。
【００２１】
そして、図９に示すように、ヴィアＶ内に前記銅箔１５のパターンに接続すると共に表面に突出するように半田ボール１２を形成する。
【００２２】
そして、図１０に示すように、銅エッチングを行い、ウインドウＷ内に露呈する銅をエッチング除去する。これにより、ウインドウＷの領域は接続片１６Ｓとしての金パターンのみが存在し、フレキシブルな状態となっている。そして、半導体装置の中央部では銅箔のパターン１５と金メッキ層１６との２層構造となってこの接続片１６Ｓにそれぞれ連設されており、配線パターンとして機能する。
【００２３】
次に、上記のようにして形成された絶縁性フィルム１１の配線パターン上にエラストマー層を形成する。以下、このエラストマー層の形成工程を図１および図２を使用して詳細に説明する。
【００２４】
まず、絶縁性フィルム上に配線パターンが形成されたフレキシブル基板２上に、半導体装置を配列する位置に開口部Ｈを備えたモールドプレート２０を載置する。
【００２５】
次に、当該モールドプレート２０の開口部Ｈにゲル状のエラストマー４を注入した後、当該エラストマー４の底面４ｂを当該エラストマー４の底面下方に設けられた加熱装置１００で加熱する。
【００２６】
ここで、このエラストマー４は、シリコン樹脂からなる熱硬化性樹脂であり、例えばメチルトリシラノール等のけい素とＯＨ基が結合した有機シラノールを縮重合して得られる。
【００２７】
エラストマー４は、開口部Ｈに注入される際には、初期縮合物の溶液でありその形状はゲル状であるが、加熱することによって重合し硬化する。この加熱の際に加熱装置１００を使用して、エラストマー４を例えば１００℃〜３００℃で６０秒未満といった条件で急速に加熱すれば、当該エラストマー４を底面（４ｂ）から側端面（４ａ）にかけて硬化させることができる。
【００２８】
ここで、この加熱装置１００には、オーブン等を使用する。
【００２９】
エラストマー４の底面４ｂから下側端面が硬化したら、モールドプレート２０を外し、この実施形態では半導体チップが後記するように搭載される。
【００３０】
この後、例えば５０〜２００℃で３０〜９０分のキュア工程を経て、エラストマー４上に半導体チップが接着される。
【００３１】
上述した底面加熱工程後の半導体チップの搭載と、キュア工程は順不同であり、キュア工程に次いでエラストマー上に半導体チップを搭載してもよい。
【００３２】
この底面加熱工程のみでも底面から下側端面が硬質化され、直立姿勢の形状のエラストマー層を形成でき、また気泡の抜けがよくなされるが、さらに、図１５に示すように、前記モールドプレート２０の開口部Ｈ付近に加熱媒体１０１を設け、この加熱媒体１０１の温度を上昇させることにより、エラストマー４の側端面４ａを加熱する側端面加熱工程を併用すれば、より短時間でエラストマー層の形状を安定させることができる。
【００３３】
ここで、この加熱媒体１０１は、電熱線のように電気を熱に変換する素材であってもよいし、熱伝導率の高い素材であってもよい。
【００３４】
加熱媒体１０１が電熱線である場合には、図２に示すように、エラストマー４の側端面４ａのみを加熱するよう当該電熱線を予め開口部Ｈの周辺に設置し、加熱処理時に当該電熱線に短時間電流を供給する。この電熱線にはニクロム線等の抵抗率が大きく、温度係数が小さい導電体を使用する。
【００３５】
加熱媒体１０１が熱伝導率の高い素材である場合には、モールドプレート２０として、その開口部Ｈ付近を当該熱伝導率の高い素材で形成したものを使用し、加熱処理時に当該熱伝導率の高い素材を加熱する。このように開口部Ｈ付近のみを熱伝導率の高い素材で形成することにより、加熱時に熱がモールドプレートに拡散しないため、エラストマーの側端面に熱を集中させることができる。この熱伝導率の高い素材としては、銅やアルミ等の金属を使用してもよいし、油等の液体を利用する場合には、オイルバスを設けてもよい。
【００３６】
その後、エラストマー層４上に接着剤を塗布しあるいは塗布せずに、これを図１２に示すように、ダイシングのなされた半導体チップ１０上に位置決めし、前記のように当該半導体チップ１０の素子形成面側に固着する。
【００３７】
この後、図１３に示すように、ボンディングツールＢＴを用いて、半導体チップ１０の周縁部のボンディングパッドに接続片１６Ｓを熱圧着することにより、配線パターンと半導体チップ１０との電気的接続を行う。この時、接続片１６Ｓは薄いため、熱圧着と同時に切断される。
【００３８】
そして、前記半導体チップ１０の配線パターンとボンディングパッドの接続部位をコーティング材で被覆し、パンチング装置を用いて絶縁性フィルム１１と共にコーティング材をカットすると、図１４に示すように、コーティング材１３で被覆保護され、個別に分断された半導体装置が完成する。
【００３９】
尚、上述した説明においては、本発明の一実施の形態として、ＢＧＡ型半導体装置の製造工程に適用した場合について説明したが、本発明は絶縁体としてエラストマーを使用する半導体装置であれば、他の半導体装置であっても実施することができる。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、エラストマー層の形成工程において、当該エラストマー層の内部に弾力性を持たせたまま、当該エラストマーの底面および側端面を硬化させることにより、エラストマー本来の機能である熱応力緩和作用を維持しつつ、かつ側端面形状が直立し、安定した形状のエラストマー層を短時間で形成することができる。
【００４１】
また、エラストマーを硬化させる方法として、従来行われていたキュア工程のみの硬化では、エラストマーの形状が安定しにくかったために、当該キュア工程におけるエラストマーの硬化時間を長くとる必要があったが、本発明を実施することにより、短時間でエラストマーを硬化させることが可能となる。
【００４２】
さらに、エラストマーを底面から加熱する加熱装置と側端面から加熱する加熱媒体を併用すれば、より短時間でエラストマーを硬化させることができる。
【００４３】
以上説明した本発明の効果により、より信頼性、生産性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るエラストマー層の形成工程を示す概念図。
【図２】本発明に係るエラストマー層の形成工程を示すＺ断面図。
【図３】本発明を実施することにより製造された半導体装置を示す立体図。
【図４】本発明を実施することにより製造された半導体装置を示す立体図。
【図５】銅箔の貼着工程を示す断面図。
【図６】レジストパターンの形成工程を示す断面図。
【図７】金めっき層の形成工程を示す断面図。
【図８】ウインドウおよびヴィアの形成工程を示す断面図。
【図９】半田ボールの形成工程を示す断面図。
【図１０】銅箔のエッチング工程を示す断面図。
【図１１】エラストマー層の形成工程を示す断面図。
【図１２】半導体チップの固着工程を示す断面図。
【図１３】配線パターンと半導体チップとの電気的接続工程を示す断面図。
【図１４】電気的接続部位の被覆工程を示す断面図。
【図１５】本発明に係るエラストマー層の形成工程を示すＺ断面図。
【符号の説明】
２ フレキシブル基板
４ エラストマー
４ａ エラストマーの側端面
４ｂ エラストマーの底面
１０ 半導体チップ
１０Ｂ ボンディングパッド
１１ 絶縁性フィルム
１２ 半田ボール
１３ コーディング材
１５ 銅箔
１６ 金メッキ層
１６Ｓ 接続片
２０ モールドプレート
ＢＴ ボンディングツール
Ｈ 開口部
Ｒ レジストパターン
Ｖ ヴィア
Ｗ ウインドウ
Ｚ 断面
１００ 加熱装置
１０１ 加熱媒体
Claims (2)
- 配線パターンを形成したフレキシブル基板上にエラストマー層を設け、当該エラストマー層を介して当該フレキシブル基板上に半導体チップを搭載する半導体装置の製造方法において、
前記エラストマー層を設ける工程が、前記フレキシブル基板の半導体チップを搭載すべき位置に、所望の形状の開口部を形成してなるマスクを用意し、このマスクの当該開口部にエラストマーを注入するエラストマー注入工程と、
前記フレキシブル基板底面から加熱してエラストマーを底面から側端面にかけて硬化させる底面加熱工程と、
前記底面加熱工程後、マスクを除去するマスク除去工程と
を含むことを特徴とする半導体装置の製造方法。 - 配線パターンを形成したフレキシブル基板上にエラストマー層を設け、当該エラストマー層を介して当該フレキシブル基板上に半導体チップを搭載する半導体装置の製造方法において、
前記エラストマー層を設ける工程が、
前記フレキシブル基板の半導体チップを搭載すべき位置に、所望の形状の開口部を形成してなるマスクを用意し、このマスクの当該開口部にエラストマーを注入するエラストマー注入工程と、
前記エラストマーを底面から側端面にかけて硬化させる底面加熱工程と
を含み、
前記底面加熱工程は、前記マスクの前記開口部付近に設けられた加熱媒体の温度を上昇させることにより、前記エラストマーを側端面から加熱する側端面加熱工程をさらに含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08955597A JP3625009B2 (ja) | 1997-04-08 | 1997-04-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08955597A JP3625009B2 (ja) | 1997-04-08 | 1997-04-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10284636A JPH10284636A (ja) | 1998-10-23 |
| JP3625009B2 true JP3625009B2 (ja) | 2005-03-02 |
Family
ID=13974075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08955597A Expired - Fee Related JP3625009B2 (ja) | 1997-04-08 | 1997-04-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3625009B2 (ja) |
-
1997
- 1997-04-08 JP JP08955597A patent/JP3625009B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10284636A (ja) | 1998-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3802936B2 (ja) | 集積回路モジュール | |
| KR100593049B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP4176961B2 (ja) | 半導体装置 | |
| JP3988227B2 (ja) | 半導体チップ搭載用基板の製造法および半導体装置 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| WO2001059839A1 (en) | Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device | |
| JP3870704B2 (ja) | 半導体装置 | |
| US20080217751A1 (en) | Substrate for mounting semiconductor element and method of manufacturing the same | |
| US6888256B2 (en) | Compliant relief wafer level packaging | |
| JP3625009B2 (ja) | 半導体装置の製造方法 | |
| JP4056360B2 (ja) | 半導体装置及びその製造方法 | |
| KR20000053570A (ko) | 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치 | |
| KR20070099356A (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP3280243B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| US6812125B1 (en) | Substrate for semiconductor packaging | |
| TW202141725A (zh) | 防潮覆晶薄膜封裝及其製造方法 | |
| JP4626063B2 (ja) | 半導体装置の製造方法 | |
| JP3359824B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH10284523A (ja) | 半導体装置の製造方法 | |
| JP4131256B2 (ja) | 半導体装置及びその製造方法 | |
| JP4701563B2 (ja) | 半導体チップ搭載基板及びそれを用いた半導体装置 | |
| JP4452964B2 (ja) | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 | |
| JP3192096B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2000031195A (ja) | 半導体装置およびその製造方法 | |
| US7193330B2 (en) | Semiconductor device with improved design freedom of external terminal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |