JPH10256724A - Multilayer printed circuit board - Google Patents
Multilayer printed circuit boardInfo
- Publication number
- JPH10256724A JPH10256724A JP5217397A JP5217397A JPH10256724A JP H10256724 A JPH10256724 A JP H10256724A JP 5217397 A JP5217397 A JP 5217397A JP 5217397 A JP5217397 A JP 5217397A JP H10256724 A JPH10256724 A JP H10256724A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- substrate
- wiring board
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は多層プリント配線板
に関し、特に、ヒートサイクル条件下において、基板に
設けた導体回路と充填樹脂との界面を起点として層間絶
縁材層に向けて発生するクラック、およびスルーホール
のランドと充填樹脂との界面を起点として層間絶縁材層
に向けて発生するクラックを抑制し得る多層プリント配
線板について提案する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board, and more particularly to a crack which is generated from an interface between a conductive circuit provided on a substrate and a filling resin toward an interlayer insulating layer under heat cycle conditions. In addition, a multilayer printed wiring board capable of suppressing cracks generated toward an interlayer insulating layer starting from an interface between a land of a through hole and a filling resin is proposed.
【０００２】[0002]
【従来の技術】近年、多層配線基板の高密度化という要
請から、いわゆるビルドアップ多層配線基板が注目され
ている。このビルドアップ多層配線基板は、例えば特公
平４−55555 号公報に開示されているような方法により
製造される。即ち、コア基板上に、感光性の無電解めっ
き用接着剤からなる絶縁材を塗布し、これを乾燥したの
ち露光現像することにより、バイアホール用開口を有す
る層間絶縁材層を形成し、次いで、この層間絶縁材層の
表面を酸化剤等による処理にて粗化したのち、その粗化
面にめっきレジストを設け、その後、レジスト非形成部
分に無電解めっきを施してバイアホール、導体回路を形
成し、このような工程を複数回繰り返すことにより、多
層化したビルドアップ多層配線基板が得られる。2. Description of the Related Art In recent years, so-called build-up multilayer wiring boards have been receiving attention due to a demand for higher density of the multilayer wiring boards. This build-up multilayer wiring board is manufactured by a method disclosed in, for example, Japanese Patent Publication No. 4-55555. That is, on the core substrate, an insulating material made of a photosensitive electroless plating adhesive is applied, and dried and then exposed and developed to form an interlayer insulating material layer having a via hole opening, After roughening the surface of the interlayer insulating material layer by treatment with an oxidizing agent or the like, a plating resist is provided on the roughened surface, and then electroless plating is performed on a non-resist forming portion to form a via hole and a conductor circuit. By forming and repeating such steps a plurality of times, a multilayered build-up multilayer wiring board can be obtained.
【０００３】このようなビルドアップ多層配線基板にお
いて、コア基板の導体回路は、コア基板表面に貼着した
銅箔をエッチングすることにより形成される。そのた
め、その導体回路間には凹部（窪み）が発生する。ま
た、層間に形成される凹状のバイアホールにも窪みが発
生する。さらに、スルーホールを有するコア基板上に樹
脂絶縁材をそのまま塗布すると、形成される層間絶縁材
層の表面には、そのスルーホールに相当する位置に凹部
（窪み）が発生する。In such a build-up multilayer wiring board, the conductor circuit of the core board is formed by etching a copper foil adhered to the surface of the core board. Therefore, a concave portion (dent) occurs between the conductor circuits. In addition, a depression also occurs in a concave via hole formed between layers. Further, when the resin insulating material is applied as it is on the core substrate having the through hole, a concave portion (dent) is formed on the surface of the formed interlayer insulating material layer at a position corresponding to the through hole.
【０００４】これらの凹部（窪み）は、その上層に形成
される層間絶縁材層にもそのままトレースされるため、
最終製品としての多層配線基板の表面にも表出する。そ
れ故に、このような凹部は、電子部品を搭載した場合に
接続不良という問題を引き起こす原因となった。[0004] Since these recesses (depressions) are traced as they are in the interlayer insulating material layer formed thereon,
It also appears on the surface of the multilayer wiring board as the final product. Therefore, such a concave portion causes a problem of poor connection when an electronic component is mounted.
【０００５】また、ビルドアップ多層配線基板の製造工
程において、バイアホール用開口は、感光性の層間絶縁
材層を露光、現像処理して形成される。このバイアホー
ル用開口の形成に当たり、前記露光の条件は、層間絶縁
材層の厚みに大きく影響される。そのため、層間絶縁材
層の厚みがコア基板に設けた導体回路間に生じる凹部や
スルーホール部分の貫通孔に起因して不均一になると、
露光、現像条件を一定にすることができず、バイアホー
ル用開口の形成不良等が発生するといった問題があっ
た。In the process of manufacturing a build-up multilayer wiring board, a via hole opening is formed by exposing and developing a photosensitive interlayer insulating material layer. In forming the via hole opening, the exposure conditions are greatly affected by the thickness of the interlayer insulating material layer. Therefore, if the thickness of the interlayer insulating material layer becomes non-uniform due to the recesses and the through holes in the through holes generated between the conductor circuits provided on the core substrate,
Exposure and development conditions cannot be kept constant, and there is a problem in that formation of a via-hole opening is defective.
【０００６】このような問題を解消できる技術として、
本願出願人は先に、スルーホールなどの凹部にエポキシ
樹脂を充填した多層プリント配線板を提案した（特願平
９−78号参照）。As a technique that can solve such a problem,
The present applicant has previously proposed a multilayer printed wiring board in which recesses such as through holes are filled with epoxy resin (see Japanese Patent Application No. 9-78).
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、樹脂充
填剤をコア基板表面の導体回路によって生じる凹部やス
ルーホール内に充填して得られるビルドアップ多層プリ
ント配線板は、ヒートサイクル条件下に置かれると、コ
ア基板の導体回路と充填樹脂との界面およびスルーホー
ルのランドと充填樹脂との界面を起点として層間絶縁材
層に向けて垂直方向にクラックが発生する。そして、そ
のクラックは、進行すると充填樹脂層上に積層された層
間絶縁材層上の導体回路を断線させて導通不良を引き起
こす原因となる、という新たな問題があることを発明者
らは知見した。However, a build-up multi-layer printed wiring board obtained by filling a resin filler into a recess or a through hole formed by a conductor circuit on the surface of a core substrate is subject to heat cycling conditions. Cracks occur in the vertical direction from the interface between the conductive circuit of the core substrate and the filling resin and the interface between the land of the through hole and the filling resin as starting points toward the interlayer insulating material layer. The inventors have found that there is a new problem that, when the crack progresses, the conductor circuit on the interlayer insulating material layer laminated on the filling resin layer is disconnected and causes conduction failure. .
【０００８】本発明は、従来技術が抱える上記問題を解
消するためになされたものであり、その目的は、ヒート
サイクル条件下でもクラックの発生を抑制し得る多層プ
リント配線板を提供することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems of the prior art, and an object of the present invention is to provide a multilayer printed wiring board capable of suppressing the occurrence of cracks even under heat cycle conditions. .
【０００９】[0009]
【課題を解決するための手段】発明者は、上記目的の実
現に向け鋭意研究を行った。その結果、コア基板の導体
回路と充填樹脂との界面およびスルーホールのランドと
充填樹脂との界面の密着が不充分であるために、ヒート
サイクル時に両者の熱膨張率の相違によりそれらの界面
が開き、その直上の層間絶縁材層に応力が発生し、この
応力によりクラックが生じることを知見した。Means for Solving the Problems The inventor has conducted intensive studies for realizing the above object. As a result, the interface between the conductive circuit of the core substrate and the filler resin and the interface between the land of the through hole and the filler resin are insufficiently adhered. It was found that a stress was generated in the interlayer insulating material layer immediately above the opening, and cracks were generated by the stress.
【００１０】本発明は、このような知見に基づいてなさ
れたものであり、その内容は以下に示すとおりである。
すなわち、本発明は、基板表面に設けた導体回路間の間
隙に生じる凹部（バイアホールの凹部を含む）あるいは
該基板に設けたスルーホール内に樹脂充填剤を充填し、
硬化した後、その基板上に層間絶縁材と導体回路を交互
に積層してなる多層プリント配線板において、前記基板
に設けた導体回路の少なくとも側面あるいはスルーホー
ルの少なくともランド側面に粗化層が形成されているこ
とを特徴とする多層プリント配線板である。The present invention has been made based on such findings, and the contents thereof are as follows.
That is, according to the present invention, a resin filler is filled in a concave portion (including a concave portion of a via hole) generated in a gap between conductor circuits provided on a substrate surface or a through hole provided in the substrate.
After curing, in a multilayer printed wiring board in which an interlayer insulating material and a conductor circuit are alternately laminated on the substrate, a roughened layer is formed on at least the side surface of the conductor circuit provided on the substrate or at least the land side surface of the through hole. It is a multilayer printed wiring board characterized by being performed.
【００１１】上記本発明の多層プリント配線板におい
て、前記スルーホールの内壁面には粗化層が形成されて
いることが望ましく、また、前記導体回路の上面あるい
は前記スルーホールのランド上面には粗化層が形成され
ていることが望ましい。さらに、前記樹脂充填剤は、無
機粒子を含む充填材料であることが望ましく、また、前
記粗化層は、銅−ニッケル−リンからなる針状合金層あ
るいは酸化−還元処理により形成された凹凸層であるこ
とが望ましい。In the multilayer printed wiring board of the present invention, it is preferable that a roughened layer is formed on the inner wall surface of the through hole, and that a rough surface is formed on an upper surface of the conductor circuit or an upper surface of a land of the through hole. It is desirable that a passivation layer be formed. Further, the resin filler is desirably a filler material containing inorganic particles, and the roughened layer is a needle-shaped alloy layer made of copper-nickel-phosphorus or an uneven layer formed by an oxidation-reduction treatment. It is desirable that
【００１２】[0012]
【発明の実施の形態】本発明の多層プリント配線板は、
配線基板における樹脂充填剤と接する導体回路の少なく
とも側面あるいはスルーホールの少なくともランド側面
に粗化層が形成されている点に特徴がある。DESCRIPTION OF THE PREFERRED EMBODIMENTS The multilayer printed wiring board of the present invention
It is characterized in that a roughened layer is formed on at least a side surface of a conductor circuit in contact with a resin filler in a wiring board or on at least a land side surface of a through hole.
【００１３】このような構成とした本発明の多層プリン
ト配線板によれば、基板に設けた導体回路と充填樹脂と
の界面およびスルーホールのランドと充填樹脂との界面
の密着性を改善することができる。その結果、本発明に
よれば、ヒートサイクル条件下において、熱膨張率差に
よる上記各種導体と充填樹脂との界面の開きを抑制で
き、その直上に形成する層間絶縁材層での応力発生を防
止してクラックの発生が抑制できるのである。According to the multilayer printed wiring board of the present invention having such a configuration, the adhesion between the interface between the conductive circuit provided on the substrate and the filling resin and the interface between the land of the through hole and the filling resin can be improved. Can be. As a result, according to the present invention, it is possible to suppress the opening of the interface between the above-mentioned various conductors and the filling resin due to the difference in the coefficient of thermal expansion under the heat cycle condition, and to prevent the occurrence of stress in the interlayer insulating material layer formed immediately above. As a result, the occurrence of cracks can be suppressed.
【００１４】本発明において、導体回路の側面に形成さ
れる粗化層は、エッチング処理、研磨処理、酸化処理、
酸化還元処理により形成される銅の粗化面もしくはめっ
き被膜により形成される粗化面であることが望ましい。
特に、前記粗化層は、銅−ニッケル−リンからなる針状
合金層であることが望ましい。この針状合金層は樹脂充
填剤との密着性に優れるからである。In the present invention, the roughened layer formed on the side surface of the conductor circuit is formed by etching, polishing, oxidizing,
It is desirable that the surface be a roughened surface of copper formed by the oxidation-reduction treatment or a roughened surface formed by a plating film.
In particular, the roughened layer is desirably a needle-shaped alloy layer made of copper-nickel-phosphorus. This is because the needle-shaped alloy layer has excellent adhesion to the resin filler.
【００１５】前記合金層の組成は、銅、ニッケル、リン
の割合で、それぞれ90〜96wt％、１〜５wt％、 0.5〜２
wt％であることが望ましい。これらの組成割合のとき
に、針状の構造を有するからである。The composition of the alloy layer is 90 to 96 wt%, 1 to 5 wt%, 0.5 to 2 wt% in terms of copper, nickel and phosphorus, respectively.
Desirably, it is wt%. This is because these compositions have a needle-like structure at these composition ratios.
【００１６】前記銅−ニッケル−リン合金層による粗化
層を導体回路の側面に形成する場合、かかる合金層は無
電解めっきにより形成される。その無電解めっきとして
は、銅イオン、ニッケルイオン、次亜リン酸イオンの濃
度が、それぞれ 2.2×10-2〜4.1 ×10-2 mol／ｌ、 2.2
×10-3〜4.1 ×10-3 mol／ｌ、0.20〜0.25 mol／ｌであ
る液組成のめっき液を用いることが望ましい。この条件
で析出するめっき被膜は、その結晶構造が針状構造にな
るため、アンカー効果に優れるからである。なお、無電
解めっき液には上記化合物に加えて錯化剤や添加剤を加
えてもよい。When a roughened layer made of the copper-nickel-phosphorus alloy layer is formed on the side surface of the conductor circuit, the alloy layer is formed by electroless plating. As the electroless plating, the concentrations of copper ion, nickel ion and hypophosphite ion are 2.2 × 10 −2 to 4.1 × 10 −2 mol / l and 2.2 × 10 −2 mol / l, respectively.
It is desirable to use a plating solution having a solution composition of × 10 −3 to 4.1 × 10 −3 mol / l and 0.20 to 0.25 mol / l. This is because the plating film deposited under these conditions has a needle-like crystal structure, and thus has an excellent anchor effect. In addition, you may add a complexing agent and an additive in addition to the said compound to an electroless plating solution.
【００１７】また、酸化処理による粗化層を導体回路の
側面に形成する場合、その酸化処理は、亜塩素酸ナトリ
ウム、水酸化ナトリウム、リン酸ナトリウムからなる酸
化剤の溶液を用いる処理が望ましい。また、酸化還元処
理による粗化層を導体回路の側面に形成する場合、その
酸化還元処理は、上記酸化処理に引き続き、水酸化ナト
リウムと水素化ホウ素ナトリウムの溶液に浸漬する処理
が望ましい。具体的には、酸化浴（黒化浴）としては、
NaOH（10ｇ／ｌ）、NaClO2（40ｇ／ｌ）およびNa3PO
4（６ｇ／ｌ）からなる浴を用い、還元浴としては、NaO
H（10ｇ／ｌ）およびNaBH4 （６ｇ／ｌ）からなる浴を
用いることが望ましい。When a roughened layer is formed on the side surface of the conductor circuit by the oxidation treatment, the oxidation treatment is desirably a treatment using a solution of an oxidizing agent consisting of sodium chlorite, sodium hydroxide and sodium phosphate. In the case where a roughened layer formed by oxidation-reduction treatment is formed on the side surface of the conductor circuit, the oxidation-reduction treatment is desirably immersion in a solution of sodium hydroxide and sodium borohydride subsequent to the oxidation treatment. Specifically, as the oxidation bath (blackening bath),
NaOH (10 g / l), NaClO 2 (40 g / l) and Na 3 PO
4 (6 g / l) using NaO as the reducing bath
It is desirable to use a bath consisting of H (10 g / l) and NaBH 4 (6 g / l).
【００１８】さらに、特開平７−292483号公報に記載さ
れているように、イミダゾール、２−メチルイミダゾー
ル、２−エチルイミダゾールなどのアゾール類の第二銅
錯体およびギ酸、プロピオン酸、酪酸、吉草酸、シュウ
酸などの有機酸（必要に応じてフッ素イオン、塩素イオ
ン、臭素イオンなどのハロゲンイオンを含有してもよ
い）からなる粗化液を用い、導体回路の側面に粗化層を
形成することができる。Further, as described in JP-A-7-292483, cupric complexes of azoles such as imidazole, 2-methylimidazole and 2-ethylimidazole and formic acid, propionic acid, butyric acid, valeric acid A roughening layer is formed on the side surface of the conductor circuit using a roughening liquid composed of an organic acid such as oxalic acid (which may contain halogen ions such as fluorine ions, chlorine ions, and bromine ions as necessary). be able to.
【００１９】本発明においては、スルーホールの内壁面
にも粗化層が形成されてなることが望ましい。スルーホ
ール内にも樹脂が充填されるため、その充填樹脂とスル
ーホール内壁面との界面を起点とするクラックを防止で
きるからである。また、前記導体回路の上面あるいはス
ルーホールのランド上面にも粗化層が形成されているこ
とが望ましい。前記導体回路の上面あるいはスルーホー
ルのランド上面に粗化層が形成されていると、その導体
と層間絶縁材層との密着性を改善できるからである。In the present invention, it is preferable that a roughened layer is also formed on the inner wall surface of the through hole. This is because the through-hole is also filled with the resin, so that cracks originating from the interface between the filled resin and the inner wall surface of the through-hole can be prevented. Preferably, a roughening layer is also formed on the upper surface of the conductor circuit or the land upper surface of the through hole. This is because if the roughened layer is formed on the upper surface of the conductor circuit or the land upper surface of the through hole, the adhesion between the conductor and the interlayer insulating material layer can be improved.
【００２０】本発明においては、上述したような粗化層
の表面に、イオン化傾向が銅よりも大きくチタン以下で
ある金属の層もしくは貴金属層を被覆することが望まし
い。これにより、酸や酸化剤で層間絶縁材層を粗化する
際に、バイアホール用の開口から露出する導体回路の粗
化層が酸や酸化剤により局部電極反応を起こし、その導
体回路が溶解することを防止できるからである。In the present invention, it is desirable to coat the surface of the roughened layer as described above with a metal layer or a noble metal layer whose ionization tendency is greater than copper and equal to or less than titanium. As a result, when the interlayer insulating material layer is roughened with an acid or an oxidizing agent, the roughened layer of the conductor circuit exposed from the opening for the via hole causes a local electrode reaction by the acid or the oxidizing agent, and the conductive circuit is dissolved. This is because it can be prevented from being performed.
【００２１】ここで、イオン化傾向が銅よりも大きくチ
タン以下である金属は、チタン、アルミニウム、亜鉛、
鉄、インジウム、タリウム、コバルト、ニッケル、ス
ズ、鉛およびビスマスから選ばれるいずれか少なくとも
１種の金属であることが望ましい。貴金属は、金、銀、
白金、パラジウムであることが望ましい。これらの金属
のなかでも特にスズがよい。スズは無電解置換めっきに
より薄い層を形成でき、粗化層に追従できるため有利で
ある。この場合、例えばホウフッ化スズ−チオ尿素、塩
化スズ−チオ尿素液からなる無電解置換めっき液を用い
るCu−Snの置換反応により、 0.1〜２μｍ程度のSn層が
形成される。貴金属の場合は、スパッタや蒸着などの方
法が採用できる。Here, metals whose ionization tendency is larger than copper and not more than titanium are titanium, aluminum, zinc,
Desirably, it is at least one metal selected from iron, indium, thallium, cobalt, nickel, tin, lead and bismuth. Precious metals are gold, silver,
Platinum and palladium are desirable. Of these metals, tin is particularly preferred. Tin is advantageous because it can form a thin layer by electroless displacement plating and can follow the roughened layer. In this case, for example, an Sn layer of about 0.1 to 2 μm is formed by a Cu-Sn substitution reaction using an electroless substitution plating solution composed of tin borofluoride-thiourea and tin chloride-thiourea solutions. In the case of a noble metal, a method such as sputtering or vapor deposition can be adopted.
【００２２】なお、本発明において、前記粗化層は、そ
の厚さを１〜５μｍとすることが望ましい。厚すぎると
粗化層自体が損傷、剥離しやすく、薄すぎると密着性が
低下するからである。また、粗化層に被覆される金属層
または貴金属層は、その厚さを 0.1〜２μｍとすること
が望ましい。In the present invention, the roughened layer preferably has a thickness of 1 to 5 μm. If the thickness is too large, the roughened layer itself is easily damaged and peeled off, and if the thickness is too small, the adhesiveness is reduced. The thickness of the metal layer or the noble metal layer covered by the roughened layer is desirably 0.1 to 2 μm.
【００２３】本発明において、基板表面に生じる凹部あ
るいは該基板に設けたスルーホール内に充填される樹脂
充填剤は、無溶剤の充填材料であることが望ましい。樹
脂充填剤中に溶剤が残留すると、コア基板のスルーホー
ル等に充填した樹脂充填剤の層表面に層間絶縁材を塗布
し加熱硬化して層間絶縁材層を形成する場合、残留溶剤
の揮発に起因した層間剥離が起こる。その点、無溶剤の
樹脂充填剤によれば、基板表面を平滑化するための樹脂
充填剤の層とその上層に設けた樹脂絶縁材層との間で生
じる剥離を防止することができるからである。しかも、
無溶剤の樹脂充填剤は、乾燥による収縮がなく、その収
縮による凹みなどの問題を解消することができる。In the present invention, the resin filler to be filled in the recess formed on the substrate surface or the through hole provided in the substrate is preferably a solvent-free filler material. When the solvent remains in the resin filler, when the interlayer insulating material is applied to the surface of the resin filler layer filled in the through holes and the like of the core substrate and cured by heating to form an interlayer insulating material layer, the residual solvent is volatilized. The resulting delamination occurs. In that respect, the solvent-free resin filler can prevent peeling occurring between the resin filler layer for smoothing the substrate surface and the resin insulating material layer provided thereon. is there. Moreover,
Solvent-free resin fillers do not shrink due to drying, and can eliminate problems such as dents due to the shrinkage.
【００２４】上記樹脂充填剤は、樹脂成分として、エポ
キシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン
樹脂などの各種樹脂を使用することができる。なかで
も、ビスフェノール型エポキシ樹脂を重合硬化して得ら
れるエポキシ樹脂が望ましい。かかるビスフェノール型
エポキシ樹脂は、ノボラック型エポキシ樹脂に比べて剛
直骨格ではなく研磨しやすいからである。As the resin filler, various resins such as an epoxy resin, a polyimide resin and a bismaleimide triazine resin can be used as a resin component. Among them, an epoxy resin obtained by polymerizing and curing a bisphenol-type epoxy resin is desirable. This is because such a bisphenol-type epoxy resin has a rigid skeleton and is easier to polish than a novolak-type epoxy resin.
【００２５】また、ビスフェノール型エポキシ樹脂を用
いた樹脂充填剤は、粘度が低いので、無溶剤であっても
粘度を所定の範囲に調整でき、基板表面に生じる凹部
（導体回路間やバイアホール）あるいは該基板に設けた
スルーホール内に良好に充填することができるからであ
る。Since the viscosity of a resin filler using a bisphenol-type epoxy resin is low, the viscosity can be adjusted to a predetermined range even without solvent, and concave portions (between conductive circuits and via holes) formed on the substrate surface. Alternatively, it is possible to favorably fill the through holes provided in the substrate.
【００２６】ビスフェノール型エポキシ樹脂を用いる上
記樹脂充填剤は、その粘度を、23±１℃の温度において
0.3×102 〜 1.0×102 Pa・ｓの範囲に調整することが
望ましい。粘度が高すぎると樹脂充填剤の充填作業が困
難であり、一方、粘度が低すぎると樹脂充填剤が流出し
やすく、良好な充填ができないからである。なお、この
時の粘度は、回転粘度計（Ｂ型粘度計）を用いて回転数
６rpm で測定したものである。The above resin filler using a bisphenol type epoxy resin has a viscosity of 23 ± 1 ° C.
It is desirable to adjust the range of 0.3 × 10 2 to 1.0 × 10 2 Pa · s. If the viscosity is too high, the filling operation of the resin filler is difficult. On the other hand, if the viscosity is too low, the resin filler easily flows out, and good filling cannot be performed. The viscosity at this time was measured using a rotational viscometer (B-type viscometer) at a rotation speed of 6 rpm.
【００２７】このようなビスフェノール型エポキシ樹脂
としては、ビスフェノールＡ型エポキシ樹脂、ビスフェ
ノールＦ型エポキシ樹脂が望ましい。とりわけ、粘度調
整の観点からビスフェノールＦ型エポキシ樹脂が最適で
ある。ビスフェノールＦ型エポキシ樹脂は、フェニル基
の間の炭素にメチル基の代わりに水素が結合しており、
分子鎖が動きやすく、未硬化の状態では流動性に富み、
一方、硬化した状態では可撓性に富むからである。As such a bisphenol type epoxy resin, a bisphenol A type epoxy resin and a bisphenol F type epoxy resin are desirable. In particular, bisphenol F epoxy resin is most suitable from the viewpoint of viscosity adjustment. Bisphenol F type epoxy resin has hydrogen bonded to carbon between phenyl groups instead of methyl group,
The molecular chains are easy to move, rich in fluidity when uncured,
On the other hand, the cured state is rich in flexibility.
【００２８】上記樹脂充填剤は、エポキシ樹脂の硬化剤
としてイミダゾール硬化剤を用いることが望ましい。イ
ミダゾール硬化剤によって重合硬化したエポキシ樹脂
は、耐熱性、耐薬品性に優れ、酸化剤や塩基に対する特
性に優れるからである。特に、上記樹脂充填剤は、酸化
剤によって層間絶縁材層の表面を粗化処理したり、強塩
基性の無電解めっき液に浸漬してめっき処理する、ビル
ドアップ多層配線板の製造において有利である。イミダ
ゾール硬化剤以外の硬化剤を用いて硬化したエポキシ樹
脂は、上述した処理により分解してしまうからである。As the resin filler, it is desirable to use an imidazole curing agent as a curing agent for an epoxy resin. This is because an epoxy resin polymerized and cured with an imidazole curing agent has excellent heat resistance and chemical resistance, and has excellent properties with respect to an oxidizing agent and a base. In particular, the resin filler is advantageous in the manufacture of a build-up multilayer wiring board in which the surface of an interlayer insulating material layer is roughened by an oxidizing agent or is immersed in a strongly basic electroless plating solution to perform plating. is there. This is because the epoxy resin cured using a curing agent other than the imidazole curing agent is decomposed by the above-described treatment.
【００２９】また、イミダゾール硬化剤によって重合硬
化したエポキシ樹脂は、疏水性であり、吸湿しにくい。
そのため、配線基板に形成した導体回路間の絶縁抵抗
は、充填した樹脂充填剤の吸湿によって低下することは
ない。The epoxy resin polymerized and cured by the imidazole curing agent is hydrophobic and hardly absorbs moisture.
Therefore, the insulation resistance between the conductor circuits formed on the wiring board does not decrease due to the moisture absorption of the filled resin filler.
【００３０】このようなイミダゾール硬化剤としては、
25℃で液状のイミダゾール硬化剤を用いることが望まし
く、例えば、１−ベンジル−２−メチルイミダゾール
（品名：１Ｂ２ＭＺ）、１−シアノエチル−２−エチル
−４−メチルイミダゾール（品名：２Ｅ４ＭＺ−Ｃ
Ｎ）、４−メチル−２−エチルイミダゾール（品名：２
Ｅ４ＭＺ）が挙げられる。この理由は、無溶剤樹脂を用
いる場合、粉末状のイミダゾール硬化剤では均一混練が
難しく、液状の方が均一混練が容易だからである。As such an imidazole curing agent,
It is desirable to use an imidazole curing agent that is liquid at 25 ° C. For example, 1-benzyl-2-methylimidazole (product name: 1B2MZ), 1-cyanoethyl-2-ethyl-4-methylimidazole (product name: 2E4MZ-C)
N), 4-methyl-2-ethylimidazole (product name: 2
E4MZ). The reason for this is that when a solventless resin is used, uniform kneading is difficult with a powdery imidazole curing agent, and uniform kneading is easier with a liquid.
【００３１】このイミダゾール硬化剤は、樹脂充填剤中
の含有量で、１〜10重量％であることが望ましい。この
理由は、この範囲内にあれば樹脂充填剤の粘度を調整し
やすいからである。上記樹脂充填剤は、充填した後に行
う硬化処理では、全モノマーの60〜80％を反応硬化させ
ることが望ましい。この理由は、この程度の反応率に調
整すると、容易に研磨するのに十分な樹脂硬度が得られ
るからである。The content of the imidazole curing agent in the resin filler is desirably 1 to 10% by weight. The reason for this is that the viscosity of the resin filler is easily adjusted within this range. In the curing treatment performed after the resin filler is filled, it is desirable that 60 to 80% of all the monomers be reactively cured. The reason is that if the reaction rate is adjusted to such a degree, a resin hardness sufficient for easy polishing can be obtained.
【００３２】上記樹脂充填材は、上述した樹脂成分およ
びイミダゾール硬化剤の他に、添加成分として無機粒子
を含むことが望ましい。無機粒子を含む樹脂充填材は硬
化による収縮が小さく、コア基板の反り発生を防止する
ことができるからである。即ち、ビスフェノール型エポ
キシ樹脂を重合硬化して得られるエポキシ樹脂は、可撓
性がある反面、硬化収縮や熱膨張係数が小さくない。そ
の点、添加成分として無機粒子を含む樹脂充填剤によれ
ば、硬化収縮や熱膨張係数に起因した問題を補償するこ
とができる。The resin filler preferably contains inorganic particles as an additive component in addition to the resin component and the imidazole curing agent described above. This is because the resin filler containing inorganic particles has a small shrinkage due to curing, and can prevent the core substrate from warping. That is, an epoxy resin obtained by polymerizing and curing a bisphenol-type epoxy resin has flexibility, but does not have a small curing shrinkage and a small coefficient of thermal expansion. In this regard, according to the resin filler containing inorganic particles as an additive component, problems caused by curing shrinkage and thermal expansion coefficient can be compensated.
【００３３】このような無機粒子としては、シリカやア
ルミナ、ムライト、ジルコニアなどが挙げられる。この
無機粒子の平均粒子径は、 0.1〜5.0 μｍであることが
望ましい。この理由は、細かすぎると樹脂充填剤の粘度
が高くなりすぎて充填作業が困難となり、粗すぎると表
面の平滑性がなくなるからである。この無機粒子の配合
量は、ビスフェノール型エポキシ樹脂に対して 1.0〜2.
0倍程度とすることが望ましい。この理由は、無機粒子
の配合量が前記範囲内であれば、樹脂充填剤の粘度を23
±１℃の温度において 0.3×102 〜 1.0×102 Pa・ｓ程
度に調整しやすいからである。Examples of such inorganic particles include silica, alumina, mullite, zirconia and the like. The average particle diameter of the inorganic particles is desirably 0.1 to 5.0 μm. The reason is that if it is too fine, the viscosity of the resin filler becomes too high and the filling operation becomes difficult, and if it is too coarse, the surface becomes less smooth. The compounding amount of the inorganic particles is 1.0 to 2.
It is desirable to make it about 0 times. The reason is that if the blending amount of the inorganic particles is within the above range, the viscosity of the resin filler is reduced to 23.
This is because it can be easily adjusted to about 0.3 × 10 2 to 1.0 × 10 2 Pa · s at a temperature of ± 1 ° C.
【００３４】次に、本発明にかかる多層プリント配線板
の製造方法について説明する。即ち、導体回路あるいは
スルーホールを有するコア基板の表面に、層間絶縁材層
と導体層を交互に積層し、各導体層間が層間絶縁材層に
設けたバイアホールを介して電気的に接続されてなるビ
ルドアップ多層プリント配線板は、(1) 基板の表面に導
体回路やバイアホールを形成し、あるいは該基板にスル
ーホールを形成する工程、(2) 基板表面で凹部を形成す
る導体回路やバイアホールの表面、あるいは該基板に設
けたスルーホールのランド表面、また必要に応じてスル
ーホールの内壁面に粗化層を形成する工程、(3) 基板表
面に設けた導体回路間の間隙に生じる凹部、バイアホー
ルの凹部あるいは該基板に設けたスルーホール内に樹脂
充填剤を塗布して充填する工程、(4) 前記(3) で充填し
た樹脂充填剤を硬化させる工程、(5) 前記(4) で硬化し
た樹脂充填剤の表層部および導体上面の粗化層を研磨し
て除去し、導体回路（バイアホールのランド部分を含
む）やスルーホールのランド部分を露出させ、基板の表
面を平滑にする工程、(6) 必要に応じて導体回路（バイ
アホールのランド部分を含む）上面あるいはスルーホー
ルのランド上面に粗化層を形成する工程、(7) 層間絶縁
材層を形成する工程、(8) 層間絶縁剤層の表面に導体回
路を形成する工程、を少なくとも経て製造される。Next, a method for manufacturing a multilayer printed wiring board according to the present invention will be described. That is, an interlayer insulating material layer and a conductive layer are alternately laminated on the surface of a core substrate having a conductive circuit or a through-hole, and each conductive layer is electrically connected via a via hole provided in the interlayer insulating material layer. The build-up multilayer printed wiring board includes: (1) a step of forming a conductive circuit or a via hole on the surface of a substrate or a step of forming a through hole in the substrate; and (2) a step of forming a concave portion on the surface of the substrate. Forming a roughened layer on the surface of the hole, or on the land surface of the through-hole provided on the substrate, or on the inner wall surface of the through-hole if necessary, (3) generated in the gap between the conductor circuits provided on the substrate surface A step of applying and filling the resin filler in the concave portion, the concave portion of the via hole or the through hole provided in the substrate, (4) a step of curing the resin filler filled in (3), (5) a step of (5) 4) Tree hardened by Polishing and removing the surface layer portion of the grease filler and the roughened layer on the upper surface of the conductor, exposing the conductor circuit (including the land portion of the via hole) and the land portion of the through hole, and smoothing the surface of the substrate; (6) a step of forming a roughened layer on the upper surface of a conductor circuit (including a land portion of a via hole) or a land surface of a through hole as necessary; (7) a step of forming an interlayer insulating material layer; (8) an interlayer It is manufactured through at least a step of forming a conductive circuit on the surface of the insulating agent layer.
【００３５】工程(1) は、基板の表面に導体回路やバイ
アホールを形成し、あるいは該基板にスルーホールを形
成する工程である。この工程では、導体回路は、銅張積
層板をエッチングすることにより形成し、たスルーホー
ルは、ドリルで穿孔した孔に無電解めっき等を施すこと
により形成される。また、バイアホールは、配線基板に
層間樹脂絶縁層を設け、ここにバイアホール用開口を形
成し、その開口に無電解めっき膜を形成することにより
形成される。Step (1) is a step of forming a conductor circuit or a via hole on the surface of the substrate or forming a through hole in the substrate. In this step, the conductor circuit is formed by etching the copper clad laminate, and the through hole is formed by applying electroless plating or the like to the hole formed by drilling. The via hole is formed by providing an interlayer resin insulating layer on the wiring substrate, forming an opening for the via hole therein, and forming an electroless plating film in the opening.
【００３６】工程(2) は、基板表面で凹部を形成する導
体回路やバイアホールの表面、あるいは該基板に設けた
スルーホールのランド表面、また必要に応じてスルーホ
ールの内壁面に粗化層を形成する工程である。この工程
では、上記粗化層は、例えば、無電解めっきによる銅−
ニッケル−リンの針状合金層、あるいはエッチングによ
る粗化面などからなる。その粗化層の表面はスズや貴金
属などで被覆することが望ましい。In the step (2), a roughened layer is formed on the surface of a conductor circuit or a via hole forming a recess on the substrate surface, the land surface of a through hole provided on the substrate, and, if necessary, the inner wall surface of the through hole. Is a step of forming In this step, the roughened layer is made of, for example, copper by electroless plating.
It consists of a nickel-phosphorus needle-like alloy layer or a surface roughened by etching. The surface of the roughened layer is desirably coated with tin, a noble metal, or the like.
【００３７】工程(3) は、基板表面に設けた導体回路間
の間隙に生じる凹部、バイアホールの凹部あるいは該基
板に設けたスルーホール内に樹脂充填剤を塗布して充填
する工程である。この工程では、コア基板表面に設けた
導体回路間の間隙あるいはスルーホール内、および層間
絶縁材層に設けた導体回路間の間隙あるいはバイアホー
ル内から選ばれるいずれか少なくとも１箇所に前述の樹
脂充填剤を塗布充填する。Step (3) is a step of applying and filling a resin filler into a recess formed in a gap between conductor circuits provided on the substrate surface, a recess of a via hole, or a through hole provided in the substrate. In this step, at least one of the gaps between the conductor circuits provided on the surface of the core substrate or in the through holes and the gaps between the conductor circuits provided in the interlayer insulating material layer or the inside of the via holes is filled with the resin filling material. Apply and fill the agent.
【００３８】工程(4) は、工程(3) で充填した樹脂充填
剤を硬化させる工程である。この工程では、樹脂充填剤
は、研磨可能な状態（全モノマー数の60％〜80％を硬化
させた状態）とし、完全に硬化した状態ではないことが
望ましい。研磨しやすいからである。Step (4) is a step of curing the resin filler filled in step (3). In this step, it is desirable that the resin filler be in a state in which it can be polished (a state in which 60% to 80% of the total number of monomers have been cured) and not in a completely cured state. This is because it is easy to polish.
【００３９】工程(5) は、工程(4) で硬化した樹脂充填
剤の表層部および導体上面の粗化層を研磨して除去し、
導体回路（バイアホールのランド部分を含む）やスルー
ホールのランド部分を露出させ、基板の表面を平滑にす
る工程である。充填樹脂が導体回路やランド部分に付着
していると導通不良の原因になるからである。この工程
により、粗化層は、導体回路の側面部分あるいはスルー
ホールの内壁面にのみ形成された状態になる。なお、研
磨方法は、バフ研磨、ベルトサンダーなどの方法が好ま
しい。In the step (5), the surface layer of the resin filler cured in the step (4) and the roughened layer on the upper surface of the conductor are removed by polishing.
This is a step of exposing a conductor circuit (including a land portion of a via hole) and a land portion of a through hole to smooth the surface of the substrate. This is because if the filling resin adheres to the conductor circuit or the land portion, it causes a conduction failure. By this step, the roughened layer is formed only on the side surface portion of the conductor circuit or the inner wall surface of the through hole. The polishing method is preferably a method such as buff polishing or a belt sander.
【００４０】工程(6) は、必要に応じて、工程(5) で研
磨により露出した導体回路（バイアホールのランド部分
を含む）上面あるいはスルーホールのランド上面に粗化
層を形成する工程である。この工程では、上記粗化層
は、工程(2) と同様にして設ける。Step (6) is a step of forming a roughened layer on the upper surface of the conductor circuit (including the land portion of the via hole) exposed through polishing in step (5) or the upper surface of the land of the through hole, if necessary. is there. In this step, the roughened layer is provided in the same manner as in step (2).
【００４１】工程(7) は、層間絶縁材層を形成する工程
である。この層間絶縁材層は、酸あるいは酸化剤に難溶
性の耐熱性樹脂マトリックス中に酸あるいは酸化剤に可
溶性の硬化された樹脂粒子を分散してなる無電解めっき
用接着剤で構成することが望ましい。無電解めっき用接
着剤の層は、層表面に存在する樹脂粒子を酸あるいは酸
化剤で溶解除去してその表面が粗化され、この粗化面上
に形成される導電体との密着性を改善できるからであ
る。また、層間絶縁材層は、樹脂充填剤の充填によって
平滑にされた基板の表面に形成されるため、その厚みを
均一にすることができる。従って、この層間絶縁材層に
バイアホールを形成する場合、均一な厚みに塗布し形成
された層間絶縁材を露光、現像処理して形成するので、
どのバイアホールも同一の露光条件で露光でき、バイア
ホールの未開口、あるいは形状不良等を発生させること
がない。さらに、上記層間絶縁材層は、樹脂充填剤とし
て無溶剤の充填材料を使用する場合、溶剤の揮発に起因
した樹脂充填材との層間剥離を防止することができる。Step (7) is a step of forming an interlayer insulating material layer. This interlayer insulating material layer is desirably composed of an adhesive for electroless plating in which hardened resin particles soluble in an acid or an oxidizing agent are dispersed in a heat-resistant resin matrix that is hardly soluble in an acid or an oxidizing agent. . The layer of the adhesive for electroless plating is formed by dissolving and removing the resin particles present on the surface of the layer with an acid or an oxidizing agent to roughen the surface, and to improve the adhesion with the conductor formed on the roughened surface. This is because it can be improved. Further, since the interlayer insulating material layer is formed on the surface of the substrate smoothed by filling with the resin filler, the thickness can be made uniform. Therefore, when a via hole is formed in this interlayer insulating material layer, the interlayer insulating material applied and formed to have a uniform thickness is formed by exposing and developing.
Any via hole can be exposed under the same exposure condition, and no opening of the via hole or shape defect does not occur. Further, when a non-solvent filler is used as the resin filler, the interlayer insulating layer can prevent delamination from the resin filler due to volatilization of the solvent.
【００４２】工程(8) は、層間絶縁材層の表面にバイア
ホールを含む導体回路を形成する工程である。即ち、層
間絶縁材層の表面を酸や酸化剤で粗化処理して、触媒核
を付与し、次いで、めっきレジストを形成した後、レジ
スト非形成部分に無電解めっきを施すいわゆるフルアデ
ィティブ法、あるいは層間絶縁材層の表面を酸や酸化剤
で粗化処理して、触媒核を付与し、次いで、薄膜の無電
解めっきを施し、さらにめっきレジスト層を設け、レジ
スト非形成部分に厚膜の電解めっきを施した後、めっき
レジストを除去して無電解めっき膜をエッチングし、独
立の導体回路を形成するいわゆるセミアディティブ法を
採用することができる。ここに、めっきレジストは、市
販品をはじめ各種のものを使用でき、例えば、フェノー
ルノボラック、クレゾールノボラックなどのノボラック
型エポキシ樹脂のアクリレートがよい。Step (8) is a step of forming a conductor circuit including via holes on the surface of the interlayer insulating material layer. That is, a so-called full additive method in which the surface of the interlayer insulating material layer is roughened with an acid or an oxidizing agent to provide a catalyst nucleus, and then, after forming a plating resist, electroless plating is performed on a non-resist forming portion. Alternatively, the surface of the interlayer insulating material layer is roughened with an acid or an oxidizing agent to provide a catalyst nucleus, then, a thin film is subjected to electroless plating, and a plating resist layer is further provided. After electrolytic plating, a so-called semi-additive method of forming an independent conductor circuit by removing the plating resist and etching the electroless plating film can be employed. Here, as the plating resist, various types including commercial products can be used, and for example, acrylate of novolak type epoxy resin such as phenol novolak and cresol novolak is preferable.
【００４３】なお、アディティブ法により形成しためっ
きレジストを研磨して基板表面を平滑にすれば、アディ
ティブ法によって配線層をさらに多層化した場合にも、
常に表面を平滑にすることができる。When the plating resist formed by the additive method is polished to smooth the surface of the substrate, the wiring layer can be further multilayered by the additive method.
The surface can always be smooth.
【００４４】[0044]
【実施例】図１〜図20は、本発明の一実施態様に係る多
層プリント配線板を製造する各工程を示す図である。こ
れらの図に基づいて以下に実施例を説明する。なお、実
施例１はセミアディティブ法による多層プリント配線
板、実施例２はフルアディティブ法による多層プリント
配線板に関するものである。1 to 20 are views showing steps of manufacturing a multilayer printed wiring board according to an embodiment of the present invention. Embodiments will be described below based on these drawings. The first embodiment relates to a multilayer printed wiring board by a semi-additive method, and the second embodiment relates to a multilayer printed wiring board by a full-additive method.
【００４５】（実施例１）（セミアディティブ法） (1) 厚さ１mmのガラスエポキシ樹脂またはＢＴ（ビスマ
レイミドトリアジン）樹脂からなる基板１の両面に18μ
ｍの銅箔８がラミネートされている銅張積層板を出発材
料とした（図１参照）。まず、この銅張積層板をドリル
削孔し、めっきレジストを形成した後、無電解めっき処
理してスルーホール９を形成し、さらに、銅箔８を常法
に従いパターン状にエッチングすることにより、基板１
の両面に内層銅パターン４を形成した。(Example 1) (Semi-additive method) (1) 18 μm on both surfaces of a substrate 1 made of a glass epoxy resin or a BT (bismaleimide triazine) resin having a thickness of 1 mm.
A copper-clad laminate on which m copper foils 8 were laminated was used as a starting material (see FIG. 1). First, the copper clad laminate is drilled to form a plating resist, and then subjected to an electroless plating process to form a through hole 9, and further, the copper foil 8 is etched in a pattern according to a conventional method. Substrate 1
The inner layer copper pattern 4 was formed on both surfaces of the substrate.
【００４６】(2) 一方、ビスフェノールＦ型エポキシモ
ノマー（油化シェル製、分子量310 、商品名：YL983U）
100重量部と、イミダゾール硬化剤（四国化成製、商品
名：2E4MZ-CN）６重量部、消泡剤（サンノプコ製、商品
名：ペレノールＳ４）1.5 重量部を混合し、さらに、こ
の混合物に対し、表面にシランカップリング剤をコーテ
ィングした平均粒径 1.6μｍのSiＯ2 球状粒子（アドマ
テック製、CRS 1101−CE、ここで、最大粒子の大きさは
後述する内層銅パターンの厚み（15μｍ）以下とする）
170重量部を混合し、３本ロールにて混練することによ
り、その混合物の粘度を23±１℃で45,000〜49,000cps
に調整して、基板表面平滑化のための樹脂充填剤10を得
た。この樹脂充填剤は無溶剤である。もし溶剤入りの樹
脂充填剤を用いると、後工程において層間剤を塗布して
加熱・乾燥させる際に、樹脂充填剤の層から溶剤が揮発
して、樹脂充填剤の層と層間材との間で剥離が発生する
からである。(2) On the other hand, bisphenol F type epoxy monomer (manufactured by Yuka Shell, molecular weight 310, trade name: YL983U)
100 parts by weight, 6 parts by weight of an imidazole curing agent (manufactured by Shikoku Chemicals, trade name: 2E4MZ-CN) and 1.5 parts by weight of an antifoaming agent (manufactured by San Nopco, trade name: Perenol S4) were mixed. , SiO 2 spherical particles having an average particle diameter of 1.6 μm coated with a silane coupling agent on the surface (manufactured by Admatech, CRS 1101-CE, where the maximum particle size is not more than the thickness (15 μm) of the inner layer copper pattern described later) Do)
By mixing 170 parts by weight and kneading with three rolls, the viscosity of the mixture is 45,000 to 49,000 cps at 23 ± 1 ° C.
To obtain a resin filler 10 for smoothing the substrate surface. This resin filler is solventless. If a resin filler containing a solvent is used, the solvent is volatilized from the resin filler layer when the interlayer agent is applied, heated and dried in a later step, so that the space between the resin filler layer and the interlayer material is reduced. This causes peeling.
【００４７】(3) 前記(1) で内層銅パターン４を形成し
た基板１を水洗いし、乾燥した後、NaOH（10ｇ／ｌ）、
NaClO2（40ｇ／ｌ）、Na3PO4（６ｇ／ｌ）を酸化浴（黒
化浴）、またNaOH（１０ｇ／ｌ）、NaBH4 （６ｇ／ｌ）
を還元浴として用い、内層導体回路４およびスルーホー
ル９の全表面に粗化層11を設けた（図２参照）。(3) The substrate 1 on which the inner layer copper pattern 4 was formed in the above (1) was washed with water and dried, and then NaOH (10 g / l)
NaClO 2 (40 g / l) and Na 3 PO 4 (6 g / l) were oxidized (blackening bath), and NaOH (10 g / l) and NaBH 4 (6 g / l)
Was used as a reducing bath, and a roughened layer 11 was provided on the entire surface of the inner conductor circuit 4 and the through hole 9 (see FIG. 2).
【００４８】(4) 前記(2) で得た樹脂充填剤10を、図２
に示す基板１の片面にロールコータを用いて塗布するこ
とにより、内層導体回路４間の間隙あるいはスルーホー
ル９内に充填し、120 ℃，20分間で仮硬化し、他方の面
についても同様にして樹脂充填剤10を導体回路４間ある
いはスルーホール９内に充填し、120 ℃，20分間で仮硬
化した（図３参照）。(4) The resin filler 10 obtained in the above (2) is
Is applied to one surface of the substrate 1 using a roll coater to fill the gap between the inner conductor circuits 4 or the through holes 9 and is temporarily cured at 120 ° C. for 20 minutes, and the other surface is similarly treated. The resin filler 10 was filled between the conductor circuits 4 or into the through holes 9 and temporarily cured at 120 ° C. for 20 minutes (see FIG. 3).
【００４９】(5) 前記(4) の処理を終えた図３に示す基
板の片面を、＃600 のベルト研磨紙（三共理化学製）を
用いたベルトサンダー研磨により、内層銅パターン４の
表面やスルーホール９のランド表面に樹脂充填剤10が残
らないように研磨し、次いで、前記ベルトサンダー研磨
による傷を取り除くためのバフ研磨を行った。このよう
な一連の研磨を基板の他方の面についても同様に行った
（図４参照）。次いで 100℃で１時間、120 ℃で３時
間、 150℃で１時間、 180℃で７時間の加熱処理を行っ
て樹脂充填剤10を完全硬化した。(5) One surface of the substrate shown in FIG. 3 after the treatment of (4) is subjected to belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku Co., Ltd.) to form the surface of the inner layer copper pattern 4 or the like. Polishing was performed so that the resin filler 10 did not remain on the land surface of the through hole 9, and then buffing was performed to remove the scratches caused by the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate (see FIG. 4). Then, a heat treatment was performed at 100 ° C. for 1 hour, at 120 ° C. for 3 hours, at 150 ° C. for 1 hour, and at 180 ° C. for 7 hours to completely cure the resin filler 10.
【００５０】このようにして、スルーホール９等に充填
された樹脂充填剤10の表層部および内層導体回路４上面
の粗化層11を除去して基板両面を平滑化し、樹脂充填剤
10と内層導体回路４の側面とが粗化層11を介して強固に
密着し、またスルーホール９の内壁面と樹脂充填剤10と
が粗化層11を介して強固に密着した配線基板を得た。即
ち、上記工程(5) により、樹脂充填剤10の表面と内層銅
パターン４の表面が同一平面となる。ここで、充填した
硬化樹脂のＴｇ点は155.6 ℃、線熱膨張係数は44.5×10
-6／℃であった。In this way, the surface layer portion of the resin filler 10 filled in the through holes 9 and the like and the roughened layer 11 on the upper surface of the inner conductor circuit 4 are removed to smooth both surfaces of the substrate.
A wiring board is firmly adhered to the side surface of the inner conductor circuit 4 via the roughened layer 11 and the inner wall surface of the through hole 9 is tightly adhered to the resin filler 10 via the roughened layer 11. Obtained. That is, by the above step (5), the surface of the resin filler 10 and the surface of the inner layer copper pattern 4 become flush with each other. Here, the filled resin has a Tg point of 155.6 ° C. and a linear thermal expansion coefficient of 44.5 × 10 4
−6 / ° C.
【００５１】(6) 前記(5) の処理で露出した内層導体回
路４およびスルーホール９のランド上面に厚さ 2.5μm
のCu−Ni−Ｐ合金からなる粗化層（凹凸層）11を形成
し、さらにその粗化層11の表面に厚さ 0.3μｍのSn層を
形成した（図５参照、但し、Sn層については図示しな
い）。その形成方法は以下のようである。即ち、基板を
酸性脱脂してソフトエッチングし、次いで、塩化パラジ
ウムと有機酸からなる触媒溶液で処理して、Ｐｄ触媒を
付与し、この触媒を活性化した後、硫酸銅８ｇ／ｌ、硫
酸ニッケル 0.6ｇ／ｌ、クエン酸15ｇ／ｌ、次亜リン酸
ナトリウム29ｇ／ｌ、ホウ酸31ｇ／ｌ、界面活性剤 0.1
ｇ／ｌ、ｐＨ＝９からなる無電解めっき浴にてめっきを
施し、銅導体回路４およびスルーホール９（内壁を含
む) の全表面にCu−Ni−Ｐ合金の粗化層（凹凸層）11を
形成した。ついで、ホウフッ化スズ0.1mol／ｌ、チオ尿
素1.0mol／ｌ、温度50℃、ｐＨ＝1.2 の条件でCu−Sn置
換反応を行い、粗化層11の表面に厚さ 0.3μｍのSn層を
設けた（Sn層については図示しない）。(6) A thickness of 2.5 μm is formed on the upper surface of the land of the inner conductor circuit 4 and the through hole 9 exposed in the processing of (5).
A roughened layer (concavo-convex layer) 11 made of a Cu—Ni—P alloy was formed, and a Sn layer having a thickness of 0.3 μm was formed on the surface of the roughened layer 11 (see FIG. 5; Is not shown). The formation method is as follows. That is, the substrate is acid-degreased and soft-etched, and then treated with a catalyst solution comprising palladium chloride and an organic acid to provide a Pd catalyst. After activating this catalyst, copper sulfate 8 g / l, nickel sulfate 0.6 g / l, citric acid 15 g / l, sodium hypophosphite 29 g / l, boric acid 31 g / l, surfactant 0.1
g / l, electroless plating bath consisting of pH = 9, plating on the entire surface of copper conductor circuit 4 and through hole 9 (including inner wall), roughened layer of Cu-Ni-P alloy (irregular layer) 11 formed. Then, a Cu-Sn substitution reaction was performed under the conditions of tin borofluoride 0.1 mol / l, thiourea 1.0 mol / l, temperature 50 ° C., and pH = 1.2 to form a Sn layer having a thickness of 0.3 μm on the surface of the roughened layer 11. (The Sn layer is not shown).
【００５２】(7) また一方で、ＤＭＤＧ（ジエチレング
リコールジメチルエーテル）に溶解したクレゾールノボ
ラック型エポキシ樹脂（日本化薬製、分子量2500）の25
％アクリル化物を35重量部、ポリエーテルスルフォン
（ＰＥＳ）12重量部、イミダゾール硬化剤（四国化成
製、商品名： 2E4MZ−CN）２重量部、感光性モノマーで
あるカプロラクトン変成トリス（アクロキシエチル）イ
ソシアヌレート（東亜合成製、商品名：アロニックスＭ
325 ）４重量部、光開始剤としてのベンゾフェノン（関
東化学製）２重量部、光増感剤としてのミヒラーケトン
（関東化学製）0.2 重量部、さらにこれらの混合物に対
してエポキシ樹脂粒子（三洋化成製、商品名：ポリマー
ポール）の平均粒径 3.0μｍのものを10.3重量部、平均
粒径 0.5μｍのものを3.09重量部を混合した後、さらに
ＮＭＰ（ノルマルメチルピロリドン）30重量部を添加し
ながら混合し、ホモディスパー攪拌機で粘度７Pa・ｓに
調整し、続いて３本ロールで混練して感光性接着剤溶液
を得た。(7) On the other hand, a cresol novolak type epoxy resin (manufactured by Nippon Kayaku Co., Ltd., molecular weight 2500) dissolved in DMDG (diethylene glycol dimethyl ether)
% Acrylate, 35 parts by weight of polyethersulfone (PES), 12 parts by weight of an imidazole curing agent (trade name: 2E4MZ-CN, manufactured by Shikoku Chemicals), and caprolactone-modified tris (acryloxyethyl) as a photosensitive monomer Isocyanurate (Toagosei, trade name: Aronix M
325) 4 parts by weight, 2 parts by weight of benzophenone as a photoinitiator (manufactured by Kanto Kagaku), 0.2 parts by weight of Michler's ketone as a photosensitizer (manufactured by Kanto Kagaku), and a mixture of these with epoxy resin particles (Sanyo Chemical Co., Ltd.) Was mixed with 10.3 parts by weight of an average particle size of 3.0 μm and 3.09 parts by weight of an average particle size of 0.5 μm, and then 30 parts by weight of NMP (normal methylpyrrolidone) was added. The mixture was adjusted to a viscosity of 7 Pa · s with a homodisper stirrer, and then kneaded with three rolls to obtain a photosensitive adhesive solution.
【００５３】(8) 前記(6) の処理を終えた基板の両面
に、上記(7) で得た感光性接着剤溶液をロールコータを
用いて塗布し、水平状態で20分間放置してから、60℃で
30分の乾燥を行い、厚さ60μｍの接着剤層２を形成した
（図６参照）。(8) The photosensitive adhesive solution obtained in the above (7) is applied to both surfaces of the substrate after the treatment in the above (6) using a roll coater, and is left in a horizontal state for 20 minutes. At 60 ° C
Drying was performed for 30 minutes to form an adhesive layer 2 having a thickness of 60 μm (see FIG. 6).
【００５４】なお、この工程では、樹脂充填剤の層上に
感光性接着剤層を直接形成する上記以外の構成として、
樹脂充填剤の層上に絶縁材の層を形成し、この絶縁材の
層上に感光性接着剤の層を形成する形態を採用すること
ができる。即ち、絶縁材層と接着剤層の２層からなる層
間絶縁層を形成することができる。このときの絶縁材
は、クレゾールノボラックエポキシ樹脂の25％アクリル
化物（日本化薬製）70重量％、ポリエーテルスルホン
（三井東圧製）30重量％、ベンゾフェノン５重量％、ミ
ヒラーケトン 0.5重量％およびイミダゾール硬化剤を４
重量％、エポキシ樹脂粒子（平均粒子径 0.3μｍ、ビス
フェノールＡ型樹脂をアミン系硬化剤で懸濁重合させた
もの）を混合した後、ノルマルメチルピロリドン（ＮＭ
Ｐ）を添加しながらホモディスパー攪拌機で粘度1.2 Pa
・ｓに調整し、さらに３本ロールで混練して得られる。In this step, the photosensitive adhesive layer is formed directly on the resin filler layer.
An embodiment in which an insulating material layer is formed on the resin filler layer and a photosensitive adhesive layer is formed on the insulating material layer can be adopted. That is, an interlayer insulating layer composed of two layers, an insulating material layer and an adhesive layer, can be formed. Insulating material at this time was 25% acrylate of cresol novolac epoxy resin (manufactured by Nippon Kayaku) 70% by weight, polyether sulfone (manufactured by Mitsui Toatsu) 30% by weight, benzophenone 5% by weight, Michler ketone 0.5% by weight and imidazole 4 hardeners
% By weight, mixed with epoxy resin particles (average particle diameter 0.3 μm, bisphenol A type resin obtained by suspension polymerization with an amine-based curing agent), and then mixed with normal methylpyrrolidone (NM
While adding P), the viscosity is 1.2 Pa with a homodisper stirrer.
・ Adjusted to s and kneaded with three rolls.
【００５５】(9) 前記(8) で接着剤層２を形成した基板
の両面に、 100μｍφの黒円が印刷されたフォトマスク
フィルムを密着させ、超高圧水銀灯により 500mJ／cm2
で露光した。これをＤＭＤＧ溶液でスプレー現像するこ
とにより、接着剤層２に 100μｍφのバイアホールとな
る開口を形成した。さらに、当該基板を超高圧水銀灯に
より3000mJ／cm2 で露光し、100 ℃で１時間、その後 1
50℃で５時間の加熱処理をすることにより、フォトマス
クフィルムに相当する寸法精度に優れた開口（バイアホ
ール形成用開口６）を有する厚さ50μｍの接着剤層２
（層間絶縁材層）を形成した（図７参照）。なお、バイ
アホールとなる開口６には、図示しないスズめっき層を
部分的に露出させた。(9) A photomask film on which a black circle of 100 μmφ is printed is brought into close contact with both surfaces of the substrate on which the adhesive layer 2 has been formed in the above (8), and 500 mJ / cm 2 by an ultra-high pressure mercury lamp.
Exposure. This was spray-developed with a DMDG solution to form an opening in the adhesive layer 2 as a 100 μmφ via hole. Further, the substrate was exposed to 3000 mJ / cm 2 using an ultra-high pressure mercury lamp, and was exposed at 100 ° C. for 1 hour.
By performing a heat treatment at 50 ° C. for 5 hours, an adhesive layer 2 having a thickness of 50 μm having openings (opening 6 for forming via holes) having excellent dimensional accuracy corresponding to a photomask film.
(Interlayer insulating material layer) was formed (see FIG. 7). Note that a tin plating layer (not shown) was partially exposed in the opening 6 serving as a via hole.
【００５６】(10)前記(9) の処理を施した基板を、クロ
ム酸に１分間浸漬し、接着剤層２の表面のエポキシ樹脂
粒子を溶解除去することにより、当該接着剤層２の表面
を粗面化し、その後、中和溶液（シプレイ社製）に浸漬
してから水洗いした（図８参照）。さらに、粗面化処理
した該基板の表面に、パラジウム触媒（アトテック製）
を付与することにより、接着剤層２の表面およびバイア
ホール用開口６の内壁面に触媒核を付けた。(10) The substrate subjected to the treatment of (9) is immersed in chromic acid for 1 minute to dissolve and remove the epoxy resin particles on the surface of the adhesive layer 2, thereby obtaining the surface of the adhesive layer 2 Was roughened and then immersed in a neutralizing solution (manufactured by Shipley) and then washed with water (see FIG. 8). Furthermore, a palladium catalyst (manufactured by Atotech) is applied to the surface of the substrate subjected to the surface roughening treatment.
, A catalyst nucleus was attached to the surface of the adhesive layer 2 and the inner wall surface of the via hole opening 6.
【００５７】(11)前記(10)の処理を施した基板を、以下
の組成の無電解銅めっき浴中に浸漬して、粗面全体に厚
さ３μｍの無電解銅めっき膜12を形成した（図９参
照）。 〔無電解めっき液〕 ＥＤＴＡ 150ｇ／ｌ 硫酸銅 20ｇ／ｌ ＨＣＨＯ 30ml／ｌ ＮａＯＨ 40ｇ／ｌ α、α’−ビピリジル 80mg／ｌ ＰＥＧ 0.1ｇ／ｌ 〔無電解めっき条件〕 70 ℃の液温度で30分(11) The substrate treated in the above (10) was immersed in an electroless copper plating bath having the following composition to form an electroless copper plating film 12 having a thickness of 3 μm on the entire rough surface. (See FIG. 9). [Electroless plating solution] EDTA 150 g / l Copper sulfate 20 g / l HCHO 30 ml / l NaOH 40 g / l α, α'-bipyridyl 80 mg / l PEG 0.1 g / l [Electroless plating condition] 30 at solution temperature of 70 ° C Minute
【００５８】(12)前記(11)で形成した無電解銅めっき膜
12上に市販の感光性ドライフィルムを張り付け、マスク
を載置して、 100mJ／cm2 で露光、 0.8％炭酸ナトリウ
ムで現像処理し、厚さ15μｍのめっきレジスト３を設け
た（図10参照）。(12) Electroless copper plating film formed in (11)
A commercially available photosensitive dry film was stuck on 12 and a mask was placed, exposed at 100 mJ / cm 2 , developed with 0.8% sodium carbonate, and provided with a 15 μm thick plating resist 3 (see FIG. 10). .
【００５９】(13)ついで、レジスト非形成部分に以下の
条件で電解銅めっきを施し、厚さ15μｍの電解銅めっき
膜13を形成した（図11参照）。 〔電解めっき液〕 硫酸 180g ／l 硫酸銅 80ｇ／ｌ 添加剤（アトテックジャパン製、商品名：カパラシドＧＬ） １ml／ｌ 〔電解めっき条件〕 電流密度 １Ａ／dm2 時間 30分 温度 室温(13) Next, electrolytic copper plating was performed on the non-resist-formed portion under the following conditions to form an electrolytic copper plating film 13 having a thickness of 15 μm (see FIG. 11). [Electroplating solution] Sulfuric acid 180g / l Copper sulfate 80g / l Additive (manufactured by Atotech Japan, trade name: Caparaside GL) 1ml / l [Electroplating conditions] Current density 1A / dm 2 hours 30 minutes Temperature Room temperature
【００６０】(14)めっきレジスト３を５％KOH で剥離除
去した後、そのめっきレジスト３下の無電解めっき膜12
を硫酸と過酸化水素の混合液でエッッチング処理して溶
解除去し、無電解銅めっき膜12と電解銅めっき膜13から
なる厚さ18μｍの外層導体回路（バイアホールを含む）
５を形成した（図12参照）。さらに、その基板を800 ｇ
／l のクロム酸中に２分間浸漬して粗化面上に残留して
いるパラジウム触媒核を除去した。(14) After the plating resist 3 is peeled off with 5% KOH, the electroless plating film 12 under the plating resist 3 is removed.
Is dissolved and removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide, and an 18 μm-thick outer conductor circuit (including via holes) composed of an electroless copper plating film 12 and an electrolytic copper plating film 13
5 was formed (see FIG. 12). In addition, 800 g of the substrate
/ L of chromic acid for 2 minutes to remove palladium catalyst nuclei remaining on the roughened surface.
【００６１】(15)前記(14)で外層導体回路５を形成した
基板を、硫酸銅８ｇ／ｌ、硫酸ニッケル 0.6ｇ／ｌ、ク
エン酸15ｇ／ｌ、次亜リン酸ナトリウム29ｇ／ｌ、ホウ
酸31ｇ／ｌ、界面活性剤 0.1ｇ／ｌからなるｐＨ＝９の
無電解めっき液に浸漬し、該外層導体回路５の表面に厚
さ３μｍの銅−ニッケル−リン合金からなる粗化層11を
形成した（図13、図21参照）。このとき、形成した粗化
層11をＥＰＭＡ（蛍光Ｘ線分析装置）で分析したとこ
ろ、Ｃｕ；98 mol％、Ni；1.5molｌ％、Ｐ；0.5molｌ％
の組成比であった。さらに、ホウフッ化スズ0.1mol／
ｌ、チオ尿素1.0mol／ｌ、温度50℃、ｐＨ＝1.2 の条件
でCu−Sn置換反応を行い、前記粗化層11の表面に厚さ
0.3μｍのSn層を設けた（Sn層については図示しな
い）。なお、前記粗化層11は、NaOH（10ｇ／ｌ）、NaCl
O2（40ｇ／ｌ）およびNa3PO4（６ｇ／ｌ）からなる酸化
浴（黒化浴）、NaOH（10ｇ／ｌ）およびNaBH4 （６ｇ／
ｌ）からなる還元浴を用いてエッチングすることにより
形成したものであってもよい（図22参照）。(15) The substrate on which the outer conductor circuit 5 was formed in the above (14) was treated with 8 g / l of copper sulfate, 0.6 g / l of nickel sulfate, 15 g / l of citric acid, 29 g / l of sodium hypophosphite, The surface of the outer conductor circuit 5 was immersed in an electroless plating solution of pH 9 containing 31 g / l of an acid and 0.1 g / l of a surfactant, and a roughened layer 11 made of a copper-nickel-phosphorus alloy having a thickness of 3 μm was formed. Was formed (see FIGS. 13 and 21). At this time, when the formed roughened layer 11 was analyzed by EPMA (X-ray fluorescence spectrometer), Cu: 98 mol%, Ni: 1.5 mol%, P: 0.5 mol%
Was the composition ratio. Furthermore, tin borofluoride 0.1mol /
1, a thiourea of 1.0 mol / l, a temperature of 50 ° C. and a pH of 1.2 perform a Cu-Sn substitution reaction, and a thickness of
A 0.3 μm Sn layer was provided (the Sn layer is not shown). The roughened layer 11 is made of NaOH (10 g / l), NaCl
Oxidation bath (black bath) consisting of O 2 (40 g / l) and Na 3 PO 4 (6 g / l), NaOH (10 g / l) and NaBH 4 (6 g / l)
It may be formed by etching using the reducing bath of 1) (see FIG. 22).
【００６２】(16)前記 (7)〜(15)の工程を繰り返すこと
により、さらに外層の導体回路を形成した。但し、Sn置
換は行わなかった（図14〜図19参照）。(16) By repeating the above steps (7) to (15), an outer conductor circuit was further formed. However, Sn substitution was not performed (see FIGS. 14 to 19).
【００６３】(17)一方、ＤＭＤＧに溶解させた60重量％
のクレゾールノボラック型エポキシ樹脂（日本化薬製）
のエポキシ基50％をアクリル化した感光性付与のオリゴ
マー（分子量4000）を 46.67ｇ、メチルエチルケトンに
溶解させた80重量％のビスフェノールＡ型エポキシ樹脂
（油化シェル製、エピコート1001）15.0ｇ、イミダゾー
ル硬化剤（四国化成製、商品名：2E4MZ-CN）1.6 ｇ、感
光性モノマーである多価アクリルモノマー（日本化薬
製、商品名：Ｒ604 ）３ｇ、同じく多価アクリルモノマ
ー（共栄社化学製、商品名：DPE6A ） 1.5ｇ、分散系消
泡剤（サンノプコ社製、商品名：Ｓ−65）0.71ｇを混合
し、さらにこの混合物に対して光開始剤としてのベンゾ
フェノン（関東化学製）を２ｇ、光増感剤としてのミヒ
ラーケトン（関東化学製）を0.2 ｇ加えて、粘度を25℃
で 2.0Pa・ｓに調整したソルダーレジスト組成物を得
た。なお、粘度測定は、Ｂ型粘度計（東京計器、 DVL-B
型）で 60rpmの場合はローターNo.4、６rpm の場合はロ
ーターNo.3によった。(17) On the other hand, 60% by weight dissolved in DMDG
Cresol novolak epoxy resin (Nippon Kayaku)
46.67 g of a photosensitizing oligomer (molecular weight 4000) obtained by acrylizing 50% of the epoxy groups of epoxy resin, 15.0 g of an 80 wt% bisphenol A type epoxy resin (made by Yuka Shell, Epicoat 1001) dissolved in methyl ethyl ketone, imidazole curing 1.6 g of an agent (manufactured by Shikoku Chemicals, trade name: 2E4MZ-CN), 3 g of a polyacrylic monomer which is a photosensitive monomer (trade name: R604, manufactured by Nippon Kayaku), and a polyacrylic monomer (manufactured by Kyoeisha Chemical, trade name) : DPE6A) 1.5 g and a dispersion antifoaming agent (manufactured by San Nopco, trade name: S-65) 0.71 g were mixed, and 2 g of benzophenone (Kanto Chemical) as a photoinitiator was added to this mixture. Add 0.2 g of Michler's ketone (manufactured by Kanto Chemical Co.) as a sensitizer, and adjust the viscosity to 25 ° C.
Thus, a solder resist composition adjusted to 2.0 Pa · s was obtained. The viscosity was measured using a B-type viscometer (Tokyo Keiki, DVL-B
The rotor was No. 4 at 60 rpm and the rotor No. 3 at 6 rpm.
【００６４】(18) (1)〜(16)の工程を終えた配線基板の
両面にソルダーレジスト組成物を20μｍの厚さで塗布し
た。次いで、70℃で20分間、70℃で30分間の乾燥処理を
行った後、1000mJ／cm2 の紫外線で露光し、DMTG現像処
理した。そしてさらに、80℃で１時間、 100℃で１時
間、 120℃で１時間、 150℃で３時間の条件で加熱処理
し、パッド部分が開口した（開口径 200μｍ）ソルダー
レジスト層（厚み20μｍ）14を形成した。(18) A solder resist composition having a thickness of 20 μm was applied to both surfaces of the wiring board after the steps (1) to (16). Next, after drying at 70 ° C. for 20 minutes and at 70 ° C. for 30 minutes, the substrate was exposed to ultraviolet rays of 1000 mJ / cm 2 and developed by DMTG. Further, a heat treatment was performed at 80 ° C. for 1 hour, at 100 ° C. for 1 hour, at 120 ° C. for 1 hour, and at 150 ° C. for 3 hours, and the pad portion was opened (opening diameter: 200 μm). 14 formed.
【００６５】(19)次に、ソルダーレジスト層14を形成し
た基板を、塩化ニッケル30ｇ／ｌ、次亜リン酸ナトリウ
ム10ｇ／ｌ、クエン酸ナトリウム10ｇ／ｌからなるｐＨ
＝５の無電解ニッケルめっき液に20分間浸漬して、開口
部に厚さ５μｍのニッケルめっき層15を形成した。さら
に、その基板を、シアン化金カリウム２ｇ／ｌ、塩化ア
ンモニウム75ｇ／ｌ、クエン酸ナトリウム50ｇ／ｌ、次
亜リン酸ナトリウム10ｇ／ｌからなる無電解金めっき液
に93℃の条件で23秒間浸漬して、ニッケルめっき層15上
に厚さ0.03μｍの金めっき層16を形成した。(19) Next, the substrate on which the solder resist layer 14 was formed was treated with a pH of 30 g / l of nickel chloride, 10 g / l of sodium hypophosphite, and 10 g / l of sodium citrate.
= 5 for 20 minutes to form a nickel plating layer 15 having a thickness of 5 μm at the opening. Further, the substrate was placed on an electroless gold plating solution comprising 2 g / l of potassium gold cyanide, 75 g / l of ammonium chloride, 50 g / l of sodium citrate, and 10 g / l of sodium hypophosphite at 93 ° C. for 23 seconds. By dipping, a gold plating layer 16 having a thickness of 0.03 μm was formed on the nickel plating layer 15.
【００６６】(20)そして、ソルダーレジスト層14の開口
部に、はんだペーストを印刷して、ソルダーレジスト層
14の開口部に、はんだペーストを印刷して 200℃でリフ
ローすることによりはんだバンプ17を形成し、はんだバ
ンプ17を有する多層プリント配線板を製造した（図20参
照）。(20) Then, a solder paste is printed on the opening of the solder resist layer 14 to form a solder resist layer.
Solder paste was printed in the openings of 14 and reflowed at 200 ° C. to form solder bumps 17, thereby manufacturing a multilayer printed wiring board having the solder bumps 17 (see FIG. 20).
【００６７】（実施例２）（フルアディティブ法） (1) 実施例１の(1) 〜(6) までの処理により、内層導体
回路４の上面、側面、スルーホール９のランド上面、側
面、スルーホール９の内壁面に粗化層11を設けた基板を
得た（図１〜図５参照）。(Example 2) (Full additive method) (1) By the processes (1) to (6) of Example 1, the upper surface and side surface of the inner conductor circuit 4, the land upper surface and side surface of the through hole 9, A substrate having the roughened layer 11 provided on the inner wall surface of the through hole 9 was obtained (see FIGS. 1 to 5).
【００６８】(2) また一方で、ＤＭＤＧ（ジエチレング
リコールジメチルエーテル）に溶解したクレゾールノボ
ラック型エポキシ樹脂（日本化薬製、分子量2500）の25
％アクリル化物を35重量部、ポリエーテルスルフォン
（ＰＥＳ）12重量部、イミダゾール硬化剤（四国化成
製、商品名： 2E4MZ−CN）２重量部、感光性モノマーで
あるカプロラクトン変成トリス（アクロキシエチル）イ
ソシアヌレート（東亜合成製、商品名：アロニックスＭ
325 ）４重量部、光開始剤としてのベンゾフェノン（関
東化学製）２重量部、光増感剤としてのミヒラーケトン
（関東化学製）0.2 重量部、さらにこれらの混合物に対
してエポキシ樹脂粒子（三洋化成製、商品名：ポリマー
ポール）の平均粒径 3.0μｍのものを10.3重量部、平均
粒径 0.5μｍのものを3.09重量部を混合した後、さらに
ＮＭＰ（ノルマルメチルピロリドン）30重量部を添加し
ながら混合し、ホモディスパー攪拌機で粘度７Pa・ｓに
調整し、続いて３本ロールで混練して感光性接着剤溶液
（上層) を得た。(2) On the other hand, cresol novolak type epoxy resin (Nippon Kayaku, molecular weight 2500) dissolved in DMDG (diethylene glycol dimethyl ether)
% Acrylate, 35 parts by weight of polyethersulfone (PES), 12 parts by weight of an imidazole curing agent (trade name: 2E4MZ-CN, manufactured by Shikoku Chemicals), and caprolactone-modified tris (acryloxyethyl) as a photosensitive monomer Isocyanurate (Toagosei, trade name: Aronix M
325) 4 parts by weight, 2 parts by weight of benzophenone as a photoinitiator (manufactured by Kanto Kagaku), 0.2 parts by weight of Michler's ketone as a photosensitizer (manufactured by Kanto Kagaku), and a mixture of these with epoxy resin particles (Sanyo Chemical Co., Ltd.) Was mixed with 10.3 parts by weight of an average particle size of 3.0 μm and 3.09 parts by weight of an average particle size of 0.5 μm, and then 30 parts by weight of NMP (normal methylpyrrolidone) was added. The mixture was adjusted to a viscosity of 7 Pa · s with a homodisper stirrer, and then kneaded with three rolls to obtain a photosensitive adhesive solution (upper layer).
【００６９】(3) また、ＤＭＤＧ（ジエチレングリコー
ルジメチルエーテル）に溶解したクレゾールノボラック
型エポキシ樹脂（日本化薬製、分子量2500）の25％アク
リル化物を35重量部、ポリエーテルスルフォン（ＰＥ
Ｓ）12重量部、イミダゾール硬化剤（四国化成製、商品
名： 2E4MZ−CN）2 重量部、感光性モノマーであるカプ
ロラクトン変成トリス（アクロキシエチル）イソシアヌ
レート（東亜合成製、商品名：アロニックスＭ325 ）4
重量部、光開始剤としてのベンゾフェノン（関東化学
製）2 重量部、光増感剤としてのミヒラーケトン（関東
化学製）0.2 重量部、さらにエポキシ樹脂粒子の平均粒
径 0.5μｍのものを9.28重量部、シラン系レベリング剤
0.5 重量部を混合した後、さらにＮＭＰを添加しながら
混合し、ホモディスパー攪拌機で粘度 1.5Pa・ｓに調整
し、続いて３本ロールで混練して得られる感光性接着剤
溶剤（下層) 。(3) Also, 35 parts by weight of a 25% acrylate of a cresol novolak type epoxy resin (manufactured by Nippon Kayaku, molecular weight 2500) dissolved in DMDG (diethylene glycol dimethyl ether), 35 parts by weight of polyether sulfone (PE
S) 12 parts by weight, imidazole curing agent (manufactured by Shikoku Chemicals, trade name: 2E4MZ-CN) 2 parts by weight, caprolactone-modified tris (acroxyethyl) isocyanurate (trade name, manufactured by Toagosei Co., Ltd., trade name: Aronix M325) which is a photosensitive monomer )Four
Parts by weight, 2 parts by weight of benzophenone as a photoinitiator (manufactured by Kanto Chemical), 0.2 parts by weight of Michler's ketone (manufactured by Kanto Chemical) as a photosensitizer, and 9.28 parts by weight of an epoxy resin particle having an average particle size of 0.5 μm , Silane leveling agent
After mixing 0.5 part by weight, the mixture was further mixed while adding NMP, the viscosity was adjusted to 1.5 Pa · s with a homodisper stirrer, and then kneaded with three rolls to obtain a photosensitive adhesive solvent (lower layer).
【００７０】(4) 一方、ＤＭＤＧに溶解させたクレゾー
ルノボラック型エポキシ樹脂（日本化薬製、商品名：EO
CN−103S）のエポキシ基25％をアクリル化した感光性付
与のオリゴマー（分子量4000）、イミダゾール硬化剤
（四国化成製、商品名：２PMHZ−PW）、感光性モノマー
であるアクリル系イソシアネート（東亜合成製、商品
名：アロニックスＭ215 ）、光開始剤としてのベンゾフ
ェノン（関東化学製）、光増感剤としてのミヒラーケト
ン（関東化学製）を以下の組成でＮＭＰを用いて混合し
て、ホモディスパー攪拌機で粘度3000cps に調整し、続
いて３本ロールで混練して液状レジストを得た。 樹脂組成物；感光性エポキシ／Ｍ215 ／BP／MK／イミダ
ゾール＝100 ／10／５／0.5 ／５(4) On the other hand, a cresol novolak type epoxy resin dissolved in DMDG (trade name: EO, manufactured by Nippon Kayaku)
Photosensitizing oligomer (molecular weight 4000), acrylated 25% epoxy group of CN-103S), imidazole curing agent (manufactured by Shikoku Chemicals, trade name: 2 PMHZ-PW), acrylic isocyanate as a photosensitive monomer (Toa Gosei) Manufactured by Aronix M215), benzophenone as a photoinitiator (manufactured by Kanto Kagaku), and Michler's ketone as a photosensitizer (manufactured by Kanto Kagaku) with the following composition using NMP and a homodisper stirrer. The viscosity was adjusted to 3000 cps and then kneaded with three rolls to obtain a liquid resist. Resin composition; photosensitive epoxy / M215 / BP / MK / imidazole = 100/10/5 / 0.5 / 5
【００７１】(5) 前記(3) で得られた下層の感光性接着
剤溶液を、前記(1) で得られた基板の両面に塗布し、水
平状態で20分間放置してから60℃で30分の乾燥を行い、
さらに、前記(2) で得られた上層の感光性接着剤溶液を
基板両面に塗布して60℃で30分の乾燥を行い、厚さ60μ
ｍの接着剤層２を形成した（図６参照、図６では上層と
下層の境界は省略している) 。(5) The lower layer photosensitive adhesive solution obtained in the above (3) is applied to both sides of the substrate obtained in the above (1), and left in a horizontal state for 20 minutes, and then at 60 ° C. Dry for 30 minutes,
Further, the upper layer of the photosensitive adhesive solution obtained in the above (2) was applied to both surfaces of the substrate and dried at 60 ° C. for 30 minutes to obtain a thickness of 60 μm.
m of the adhesive layer 2 was formed (see FIG. 6, the boundary between the upper layer and the lower layer is omitted in FIG. 6).
【００７２】(6) 前記(5) で接着剤層２を形成した基板
の両面に、 100μｍφの黒円が印刷されたフォトマスク
フィルムを密着させ、超高圧水銀灯により 500mJ／cm2
で露光した。これをＤＭＤＧ溶液でスプレー現像するこ
とにより、接着剤層２に 100μｍφのバイアホールとな
る開口を形成した。さらに、当該基板を超高圧水銀灯に
より3000mJ／cm2 で露光し、100 ℃で１時間、その後 1
50℃で５時間の加熱処理をすることにより、フォトマス
クフィルムに相当する寸法精度に優れた開口（バイアホ
ール形成用開口６）を有する厚さ50μｍの接着剤層２
（層間絶縁材層）を形成した（図７参照）。なお、バイ
アホールとなる開口には、図示しないスズめっき層を部
分的に露出させた。(6) A photomask film on which a black circle having a diameter of 100 μm is printed is brought into close contact with both surfaces of the substrate on which the adhesive layer 2 has been formed in the above (5), and 500 mJ / cm 2 by an ultra-high pressure mercury lamp.
Exposure. This was spray-developed with a DMDG solution to form an opening in the adhesive layer 2 as a 100 μmφ via hole. Further, the substrate was exposed to 3000 mJ / cm 2 using an ultra-high pressure mercury lamp, and was exposed at 100 ° C. for 1 hour.
By performing a heat treatment at 50 ° C. for 5 hours, an adhesive layer 2 having a thickness of 50 μm having openings (opening 6 for forming via holes) having excellent dimensional accuracy corresponding to a photomask film.
(Interlayer insulating material layer) was formed (see FIG. 7). The tin plating layer (not shown) was partially exposed in the opening serving as the via hole.
【００７３】(7) 前記(6) の処理を施した基板を、クロ
ム酸に１分間浸漬し、接着剤層２の表面のエポキシ樹脂
粒子を溶解除去することにより、当該接着剤層２の表面
を粗面化し、その後、中和溶液（シプレイ社製）に浸漬
してから水洗いした（図８参照）。さらに、粗面化処理
した該基板の表面に、パラジウム触媒（アトテック製）
を付与することにより、接着剤層２の表面およびバイア
ホール用開口６の内壁面に触媒核を付けた。(7) The substrate subjected to the treatment of (6) is immersed in chromic acid for one minute to dissolve and remove the epoxy resin particles on the surface of the adhesive layer 2, thereby obtaining the surface of the adhesive layer 2. Was roughened and then immersed in a neutralizing solution (manufactured by Shipley) and then washed with water (see FIG. 8). Furthermore, a palladium catalyst (manufactured by Atotech) is applied to the surface of the substrate subjected to the surface roughening treatment.
, A catalyst nucleus was attached to the surface of the adhesive layer 2 and the inner wall surface of the via hole opening 6.
【００７４】(8) 前記(7) の処理を終えた基板上に、上
記(4) で得られた液状レジストをロールコーターを用い
て塗布し、60℃で30分間の乾燥を行い、厚さ30μｍのレ
ジスト層を形成した。次いで、Ｌ／Ｓ（ラインとスペー
スとの比）＝50／50の導体回路パターンの描画されたマ
スクフィルムを密着させ、超高圧水銀灯により1000mJ／
cm2 で露光し、ＤＭＤＧでスプレー現像処理することに
より、基板上に導体回路パターン部の抜けためっき用レ
ジストを形成し、さらに、超高圧水銀灯にて6000mJ／cm
2 で露光し、 100℃で１時間、その後、 150℃で３時間
の加熱処理を行い、接着剤層２の上に永久レジスト３を
形成した（図23参照）。(8) The liquid resist obtained in the above (4) is applied using a roll coater on the substrate after the treatment in the above (7), and dried at 60 ° C. for 30 minutes to obtain a thickness. A 30 μm resist layer was formed. Next, a mask film on which a conductor circuit pattern of L / S (ratio of line to space) = 50/50 is drawn is brought into close contact with the film, and the pressure is 1000 mJ / with an ultrahigh pressure mercury lamp.
Exposure at 2 cm2 and spray development with DMDG to form a plating resist on the substrate where the conductor circuit pattern was removed, and then 6000 mJ / cm with an ultra-high pressure mercury lamp.
Exposure was performed at 2 ° C., and a heat treatment was performed at 100 ° C. for 1 hour and then at 150 ° C. for 3 hours to form a permanent resist 3 on the adhesive layer 2 (see FIG. 23).
【００７５】(9) 上記永久レジスト３を形成した基板
を、 100ｇ／ｌの硫酸水溶液に浸漬処理して触媒核を活
性化した後、下記組成を有する無電解銅−ニッケル合金
めっき浴を用いて一次めっきを行い、レジスト非形成部
分に厚さ約1.7 μｍの銅−ニッケル−リンめっき薄膜を
形成した。このとき、めっき浴の温度は60℃とし、めっ
き浸漬時間は１時間とした。 (9) The substrate on which the permanent resist 3 has been formed is immersed in a 100 g / l sulfuric acid aqueous solution to activate the catalyst nuclei, and then the electroless copper-nickel alloy plating bath having the following composition is used. Primary plating was performed to form a copper-nickel-phosphorous plating thin film having a thickness of about 1.7 μm on the portion where no resist was formed. At this time, the temperature of the plating bath was 60 ° C., and the plating immersion time was 1 hour.
【００７６】(10) 前記(9) の工程で一次めっき処理し
た基板を、前記めっき浴から引き上げて表面に付着して
いるめっき浴を水で洗い流し、さらに、その基板を酸性
溶液で処理することにより、銅−ニッケル−リンめっき
薄膜表層の酸化皮膜を除去した。その後、Pd置換を行う
ことなく、銅−ニッケル−リンめっき薄膜上に、下記組
成の無電解銅めっき浴を用いて二次めっきを施すことに
より、アディティブ法による導体層として必要な外層導
体パターンおよびバイアホール（BVH ）を形成した（図
24参照）。このとき、めっき浴の温度は50〜70℃とし、
めっき浸漬時間は90〜360 分とした。 金属塩… CuSO4・5H2O ： 8.6 ｍＭ 錯化剤…ＴＥＡ ： 0.15Ｍ 還元剤…ＨＣＨＯ ： 0.02Ｍ その他…安定剤（ビピリジル、フェロシアン化カリウム
等）：少量 析出速度は、６μｍ／時間(10) The substrate that has been subjected to the primary plating in the step (9) is pulled out of the plating bath, the plating bath attached to the surface is washed away with water, and the substrate is further treated with an acidic solution. As a result, the oxide film on the surface layer of the copper-nickel-phosphorus plating thin film was removed. Thereafter, without performing Pd substitution, on the copper-nickel-phosphorous plating thin film, by performing secondary plating using an electroless copper plating bath having the following composition, the outer layer conductor pattern required as a conductor layer by the additive method and Via holes (BVH) were formed (Fig.
24). At this time, the temperature of the plating bath is 50 to 70 ° C,
The plating immersion time was 90 to 360 minutes. Metal salts ... CuSO 4 · 5H 2 O: 8.6 mM Complexing agent ... TEA: 0.15 M reducing agent ... HCHO: 0.02 M Others ... stabilizer (bipyridyl, potassium ferrocyanide and the like): a small amount deposition rate, 6 [mu] m / Time
【００７７】(11)このようにしてアディティブ法による
導体層を形成した後、＃600 のベルト研磨紙を用いたベ
ルトサンダー研磨により、基板の片面を、永久レジスト
の表層とバイアホールの銅の最上面とが揃うまで研磨し
た。引き続き、ベルトサンダーによる傷を取り除くため
にバフ研磨を行った（バフ研磨のみでもよい）。そし
て、他方の面についても同様に研磨して、基板両面が平
滑なプリント配線基板を形成した。(11) After the conductive layer is formed by the additive method in this manner, one surface of the substrate is subjected to belt sander polishing using # 600 belt polishing paper to remove the surface layer of the permanent resist and the copper layer in the via hole. Polishing was performed until the upper surface was aligned. Subsequently, buffing was performed to remove the scratches caused by the belt sander (only buffing may be performed). Then, the other surface was similarly polished to form a printed wiring board having both surfaces smooth.
【００７８】(12)そして、硫酸銅８ｇ／ｌ、硫酸ニッケ
ル 0.6ｇ／ｌ、クエン酸15ｇ／ｌ、次亜リン酸ナトリウ
ム29ｇ／ｌ、ホウ酸31ｇ／ｌ、界面活性剤 0.1ｇ／ｌか
らなるｐＨ＝９の無電解めっき液に浸漬し、厚さ３μｍ
の銅−ニッケル−リン合金からなる粗化層11を形成した
後（図25参照）、前述の工程を繰り返すことにより、ア
ディティブ法による導体層を更にもう一層形成し、この
ようにして配線層をビルドアップすることにより６層の
多層プリント配線板を製造した。(13)さらに、実施例１
の(17)〜(20)までを実施してソルダーレジストとはんだ
バンプを形成した（図26参照) 。(12) From copper sulfate 8 g / l, nickel sulfate 0.6 g / l, citric acid 15 g / l, sodium hypophosphite 29 g / l, boric acid 31 g / l, surfactant 0.1 g / l Immersed in an electroless plating solution having a pH of 9 and a thickness of 3 μm
After the formation of the roughened layer 11 made of the copper-nickel-phosphorus alloy (see FIG. 25), the above-described steps are repeated to further form a conductor layer by the additive method. By building up, a multilayer printed wiring board having six layers was manufactured. (13) Further, Example 1
Steps (17) to (20) were performed to form a solder resist and a solder bump (see FIG. 26).
【００７９】（比較例１）粗化層を導体回路の上面およ
びスルーホールのランド上面のみに形成したこと以外
は、実施例１と同様にして多層プリント配線板を使用し
た。Comparative Example 1 A multilayer printed wiring board was used in the same manner as in Example 1 except that the roughened layer was formed only on the upper surface of the conductor circuit and the land upper surface of the through hole.
【００８０】このようにして得られた多層プリント配線
板について、−55℃〜125 ℃のヒートサイクル試験を20
00回実施した。その結果、実施例１および２の多層プリ
ント配線板は、クラックの発生が観察されなかった。し
かし、比較例１の多層プリント配線板は、層間絶縁材層
に導体回路と樹脂充填剤との界面を起点として垂直方向
にクラックが発生した。The multilayer printed wiring board thus obtained was subjected to a heat cycle test at −55 ° C. to 125 ° C. for 20 days.
Performed 00 times. As a result, no crack was observed in the multilayer printed wiring boards of Examples 1 and 2. However, in the multilayer printed wiring board of Comparative Example 1, cracks occurred in the interlayer insulating material layer in the vertical direction starting from the interface between the conductor circuit and the resin filler.
【００８１】[0081]
【発明の効果】以上説明したように本発明の多層プリン
ト配線板によれば、ヒートサイクル条件下でもクラック
が発生せず、信頼性に優れる多層プリント配線板を提供
することができる。As described above, according to the multilayer printed wiring board of the present invention, it is possible to provide a multilayer printed wiring board which does not crack even under heat cycle conditions and has excellent reliability.
【図１】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 1 is a view showing each manufacturing process of a multilayer printed wiring board according to an embodiment of the present invention.
【図２】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 2 is a diagram showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図３】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 3 is a view showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図４】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 4 is a view showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図５】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 5 is a view showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図６】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 6 is a diagram showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図７】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 7 is a view showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図８】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 8 is a diagram showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図９】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 9 is a diagram showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図10】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 10 is a diagram showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図11】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 11 is a diagram showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図12】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 12 is a diagram showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図13】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 13 is a diagram showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図14】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 14 is a diagram showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図15】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 15 is a diagram showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図16】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 16 is a diagram showing each manufacturing step of the multilayer printed wiring board according to one embodiment of the present invention.
【図17】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 17 is a diagram showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図18】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 18 is a diagram showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図19】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 19 is a diagram showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図20】本発明の一実施態様に係る多層プリント配線板
の各製造工程を示す図である。FIG. 20 is a diagram showing each manufacturing process of the multilayer printed wiring board according to one embodiment of the present invention.
【図21】本発明の多層プリント配線板における粗化層の
一の状態を示すの部分拡大断面図である。FIG. 21 is a partially enlarged cross-sectional view showing one state of a roughened layer in the multilayer printed wiring board of the present invention.
【図22】本発明の多層プリント配線板における粗化層の
他の状態を示すの部分拡大断面図である。FIG. 22 is a partially enlarged cross-sectional view showing another state of the roughened layer in the multilayer printed wiring board of the present invention.
【図23】本発明の他の実施態様に係る多層プリント配線
板の各製造工程を示す図である。FIG. 23 is a diagram showing each manufacturing step of the multilayer printed wiring board according to another embodiment of the present invention.
【図24】本発明の他の実施態様に係る多層プリント配線
板の各製造工程を示す図である。FIG. 24 is a diagram showing each manufacturing process of the multilayer printed wiring board according to another embodiment of the present invention.
【図25】本発明の他の実施態様に係る多層プリント配線
板の各製造工程を示す図である。FIG. 25 is a diagram showing each manufacturing step of the multilayer printed wiring board according to another embodiment of the present invention.
【図26】本発明の他の実施態様に係る多層プリント配線
板の各製造工程を示す図である。FIG. 26 is a diagram showing each manufacturing step of the multilayer printed wiring board according to another embodiment of the present invention.
１ 基板 ２ 接着剤層 ３ めっきレジスト ４ 内層銅パターン（内層導体回路） ５ 外層銅パターン（外層導体回路） ６ バイアホール用開口 ７ バイアホール ８ 銅箔 ９ スルーホール 10 樹脂充填剤 11 粗化層 12 無電解銅めっき膜 13 電解銅めっき膜 14 ソルダーレジスト層 15 ニッケルめっき層 16 金めっき層 17 はんだバンプ DESCRIPTION OF SYMBOLS 1 Substrate 2 Adhesive layer 3 Plating resist 4 Inner layer copper pattern (inner layer conductor circuit) 5 Outer layer copper pattern (outer layer conductor circuit) 6 Via hole opening 7 Via hole 8 Copper foil 9 Through hole 10 Resin filler 11 Roughening layer 12 Electroless copper plating film 13 Electrolytic copper plating film 14 Solder resist layer 15 Nickel plating layer 16 Gold plating layer 17 Solder bump
Claims (5)
じる凹部あるいは該基板に設けたスルーホール内に樹脂
充填剤を充填し、硬化した後、その基板上に層間絶縁材
と導体回路を交互に積層してなる多層プリント配線板に
おいて、 前記基板に設けた導体回路の少なくとも側面あるいはス
ルーホールの少なくともランド側面に粗化層が形成され
ていることを特徴とする多層プリント配線板。A resin filler is filled in a recess formed in a gap between conductor circuits provided on the surface of a substrate or a through hole provided in the substrate and cured, and then an interlayer insulating material and a conductor circuit are formed on the substrate. A multilayer printed wiring board comprising alternately stacked layers, wherein a roughened layer is formed on at least a side surface of a conductor circuit provided on the substrate or on at least a land side surface of a through hole.
成されていることを特徴とする請求項１に記載の多層プ
リント配線板。2. The multilayer printed wiring board according to claim 1, wherein a roughened layer is formed on an inner wall surface of the through hole.
ホールのランド上面に粗化層が形成されていることを特
徴とする請求項１または２に記載の多層プリント配線
板。3. The multilayer printed wiring board according to claim 1, wherein a roughened layer is formed on an upper surface of the conductor circuit or an upper surface of a land of the through hole.
材料である請求項１〜３のいずれか１に記載の多層プリ
ント配線板。4. The multilayer printed wiring board according to claim 1, wherein the resin filler is a filler containing inorganic particles.
なる針状合金層あるいは酸化−還元処理により形成され
た凹凸層である請求項１〜４のいずれか１に記載の多層
プリント配線板。5. The multilayer printed wiring according to claim 1, wherein the roughened layer is a needle-shaped alloy layer made of copper-nickel-phosphorus or an uneven layer formed by an oxidation-reduction treatment. Board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5217397A JPH10256724A (en) | 1997-03-06 | 1997-03-06 | Multilayer printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5217397A JPH10256724A (en) | 1997-03-06 | 1997-03-06 | Multilayer printed circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256724A true JPH10256724A (en) | 1998-09-25 |
Family
ID=12907436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5217397A Pending JPH10256724A (en) | 1997-03-06 | 1997-03-06 | Multilayer printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256724A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244636A (en) * | 2000-03-01 | 2001-09-07 | Ibiden Co Ltd | Printed wiring board |
| JP2002305377A (en) * | 2001-04-09 | 2002-10-18 | Ibiden Co Ltd | Multilayer printed wiring board |
| JP2002374066A (en) * | 2001-06-14 | 2002-12-26 | Ibiden Co Ltd | Method for manufacturing multilayered printed circuit substrate |
| JP2003008239A (en) * | 2001-06-21 | 2003-01-10 | Ibiden Co Ltd | Multilayer printed wiring board |
| JP2003224367A (en) * | 2002-01-29 | 2003-08-08 | Hitachi Chem Co Ltd | High frequency printed wiring board and its manufacturing method |
| JP2008306201A (en) * | 2008-07-22 | 2008-12-18 | Ibiden Co Ltd | Multilayer printed wiring board and manufacturing method therefor |
| US7473458B2 (en) | 2002-03-05 | 2009-01-06 | Hitachi Chemical Co., Ltd. | Metal foil with resin and metal-clad laminate, and printed wiring board using the same and method for production thereof |
| US7504719B2 (en) * | 1998-09-28 | 2009-03-17 | Ibiden Co., Ltd. | Printed wiring board having a roughened surface formed on a metal layer, and method for producing the same |
| JP2009147387A (en) * | 2009-03-27 | 2009-07-02 | Ibiden Co Ltd | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board |
| KR101167802B1 (en) | 2010-12-27 | 2012-07-25 | 삼성전기주식회사 | circuit board and method for manufacturing the same |
-
1997
- 1997-03-06 JP JP5217397A patent/JPH10256724A/en active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535095B1 (en) | 1998-09-28 | 2009-05-19 | Ibiden Co., Ltd. | Printed wiring board and method for producing the same |
| US8533943B2 (en) | 1998-09-28 | 2013-09-17 | Ibiden Co., Ltd. | Printed wiring board and method for producing the same |
| US8018045B2 (en) * | 1998-09-28 | 2011-09-13 | Ibiden Co., Ltd. | Printed circuit board |
| US7504719B2 (en) * | 1998-09-28 | 2009-03-17 | Ibiden Co., Ltd. | Printed wiring board having a roughened surface formed on a metal layer, and method for producing the same |
| JP2001244636A (en) * | 2000-03-01 | 2001-09-07 | Ibiden Co Ltd | Printed wiring board |
| JP2002305377A (en) * | 2001-04-09 | 2002-10-18 | Ibiden Co Ltd | Multilayer printed wiring board |
| JP2002374066A (en) * | 2001-06-14 | 2002-12-26 | Ibiden Co Ltd | Method for manufacturing multilayered printed circuit substrate |
| JP2003008239A (en) * | 2001-06-21 | 2003-01-10 | Ibiden Co Ltd | Multilayer printed wiring board |
| JP2003224367A (en) * | 2002-01-29 | 2003-08-08 | Hitachi Chem Co Ltd | High frequency printed wiring board and its manufacturing method |
| US7749605B2 (en) | 2002-03-05 | 2010-07-06 | Hitachi Chemical Co., Ltd. | Resin coated metal foil, metal clad laminate, printed wiring board using them, and manufacturing method thereof |
| US7749612B2 (en) | 2002-03-05 | 2010-07-06 | Hitachi Chemical Company, Ltd. | Resin coated metal foil, metal clad laminate, printed wiring board using them, and manufacturing method thereof |
| US7955689B2 (en) | 2002-03-05 | 2011-06-07 | Hitachi Chemical Co, Ltd. | Resin coated metal foil, metal clad laminate, printed wiring board using them, and manufacturing method thereof |
| US7473458B2 (en) | 2002-03-05 | 2009-01-06 | Hitachi Chemical Co., Ltd. | Metal foil with resin and metal-clad laminate, and printed wiring board using the same and method for production thereof |
| JP4553402B2 (en) * | 2008-07-22 | 2010-09-29 | イビデン株式会社 | Manufacturing method of multilayer printed wiring board |
| JP2008306201A (en) * | 2008-07-22 | 2008-12-18 | Ibiden Co Ltd | Multilayer printed wiring board and manufacturing method therefor |
| JP2009147387A (en) * | 2009-03-27 | 2009-07-02 | Ibiden Co Ltd | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board |
| KR101167802B1 (en) | 2010-12-27 | 2012-07-25 | 삼성전기주식회사 | circuit board and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003008228A (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JP2010028145A (en) | Method of manufacturing multilayered printed wiring board | |
| JP3311977B2 (en) | Adhesive for electroless plating and multilayer printed wiring board | |
| JPH10256724A (en) | Multilayer printed circuit board | |
| JP3152633B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JPH10247783A (en) | Multilayer printed wiring board and manufacture thereof | |
| JPH10247784A (en) | Multilayer printed wiring board and manufacture thereof | |
| JPH10200265A (en) | Multilayer printed wiring board | |
| JP3299243B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP4321913B2 (en) | Printed wiring board | |
| JP3297006B2 (en) | Multilayer printed wiring board | |
| JPH11261228A (en) | Multilayered printed wiring board | |
| JP3098729B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JPH10242639A (en) | Multilyer printed wiring board and its manufacturing method | |
| JP3733204B2 (en) | Raw material composition for preparing resin filler and method for preparing resin filler | |
| JP4282134B2 (en) | Method for manufacturing printed wiring board | |
| JP3781395B2 (en) | Raw material composition for preparing electroless plating adhesive and electroless plating adhesive | |
| JPH114069A (en) | Adhesive for electroless plating and printed wiring board | |
| JPH10224034A (en) | Resin-filling agent and multilayer printed wiring board | |
| JP2000077846A (en) | Manufacture of printed wiring board | |
| JP3300653B2 (en) | Adhesive for electroless plating and multilayer printed wiring board | |
| JP4215875B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JPH10242638A (en) | Multilayer printed wiring board and its manufacture | |
| JP4215872B2 (en) | Multilayer printed wiring board, object to be processed, and method for manufacturing multilayer printed wiring board | |
| JPH1117336A (en) | Multilayer printed wiring board and its manufacture |