JPH10233450A - 半導体集積回路装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＭＰ法を使用した層間絶縁膜の平坦化処理
を行っても、配線層間の導通不要を防止できる半導体集
積回路装置およびその製造方法を提供する。 【解決手段】 半導体基板１の上に、配線層９を形成し
た後、半導体基板１の上に、層間絶縁膜１０を堆積する
工程と、ＣＭＰ法を使用して、層間絶縁膜１０の表面を
平坦化する工程と、その後、熱処理を行って、配線層９
の表面とその上の層間絶縁膜１０とに、それらの剥がれ
を起こし、その領域に空隙１１を形成する工程と、層間
絶縁膜１０の選択的な領域に形成されている接続孔１２
に、タングステンなどからなるプラグ１３を埋め込む工
程とを有するものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造方法に関し、特に、高性能でしかも高
信頼度の多層配線構造を有する半導体集積回路装置およ
びその製造方法に関するものである。

【０００２】

【従来の技術】ところで、本発明者は、半導体集積回路
装置の層間絶縁膜の製造方法について検討した。以下
は、本発明者によって検討された技術であり、その概要
は次のとおりである。

【０００３】すなわち、ＬＳＩ（Large Scale Integrat
ed Circuit）などの半導体集積回路装置は、高集積化、
高速化および高性能化が推進されており、それに伴い半
導体素子が形成されている半導体基板の上の段差が増大
の一途をたどっていることにより、その平坦化技術がＬ
ＳＩなどの半導体集積回路装置の製造歩留りおよび信頼
度などを高めるための必須な技術となっている。

【０００４】多層配線構造の層間絶縁膜の平坦化技術と
して、回転塗布法を使用して形成するＳＯＧ（Spin On
Glass ）膜を層間絶縁膜としたり、層間絶縁膜をエッチ
バック法を使用して平坦化する方法などが行われてい
る。

【０００５】しかし、それらの方法では、ある程度の平
坦化ができるけれども、多層配線構造として、配線層と
層間絶縁膜が多数積み重なった場合に、凹凸が出てきて
いるので、リソグラフィ技術と選択エッチング技術とを
使用して、配線層や層間絶縁膜をパターン化するなどの
加工操作が困難となっている。特に、ＤＲＡＭ（Dynami
c Random Access Memory）などのメモリとその周辺部と
の高低差が大きくなっていて、問題となっている。

【０００６】また、近年、半導体集積回路装置の高集積
化に伴い、微細ピッチでの配線層の多層化が進められて
いる。この微細ピッチの多層配線層を実現するには、配
線層間の層間絶縁膜の広域での平坦化が必要であり、平
坦化能力が高いＣＭＰ（Chemical Mechanical Polishin
g 、化学機械研磨）法を使用して層間絶縁膜を研磨し
て、層間絶縁膜の平坦化を行っている場合がある。

【０００７】なお、半導体集積回路装置における配線層
の形成技術について記載されている文献としては、例え
ば平成元年１１月２日、（株）プレスジャーナル発行の
「’９０最新半導体プロセス技術」ｐ２６７〜ｐ２７３
に記載されているものがある。

【０００８】

【発明が解決しようとする課題】ところが、前述した層
間絶縁膜の平坦化処理を行うＣＭＰ法は、凹凸を有する
層間絶縁膜の被研磨面の凸部を化学機械研磨作用のある
研磨剤で選択的に切削研磨する方法である。

【０００９】そのため、配線層と層間絶縁膜との間のせ
ん断応力が加わることによって、それらの接着性が悪く
なるので、その後の製造工程での熱処理において、それ
らの材料間の熱膨張係数差によるストレスが加わり、配
線層から層間絶縁膜が剥がれる現象が発生するという問
題点がある。

【００１０】したがって、その領域の接続孔（スルーホ
ール）に埋め込まれているプラグが介在している上層配
線層と下層配線層との間の剥がれによる導通不良が発生
するという問題点がある。

【００１１】本発明の目的は、ＣＭＰ法を使用した層間
絶縁膜の平坦化処理を行っても、配線層間の導通不要を
防止できる半導体集積回路装置およびその製造方法を提
供することにある。

【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１４】すなわち、本発明の半導体集積回路装置
は、多層配線構造の配線層の上に、ＣＭＰ法により表面
が平坦化された層間絶縁膜が形成されており、配線層の
表面とその上の層間絶縁膜との間にそれらの剥離による
空隙が熱処理を行って形成されており、層間絶縁膜の選
択的な領域に形成されている接続孔に埋め込まれている
プラグが、空隙の一部および接続孔の下部の配線層に電
気的に接続されているものである。

【００１５】また、本発明の半導体集積回路装置の製造
方法は、複数の半導体素子が形成されている半導体基板
などの基板の上に、配線層を形成した後、基板の上に、
層間絶縁膜を堆積する工程と、ＣＭＰ法を使用して、層
間絶縁膜の表面を平坦化する工程と、その後、熱処理を
行って、配線層の表面とその上の層間絶縁膜とに、それ
らの剥がれを起こし、その領域に空隙を形成する工程
と、層間絶縁膜の選択的な領域に形成されている接続孔
に、タングステンなどからなるプラグを埋め込む工程と
を有するものである。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。

【００１７】図１〜図１５は、本発明の一実施の形態で
ある半導体集積回路装置の製造工程を示す断面図であ
る。同図を用いて、本実施の形態の半導体集積回路装置
およびその製造方法について説明する。

【００１８】まず、例えばｐ型のシリコン単結晶からな
る半導体基板（基板）１の素子分離領域に熱酸化処理を
用いて酸化シリコン膜からなるフィールド絶縁膜２を形
成する（図１）。

【００１９】次に、半導体基板１の素子形成領域に、Ｍ
ＯＳＦＥＴを形成する（図２）。すなわち、半導体基板
１の上に、例えば酸化シリコン膜からなるゲート絶縁膜
３を形成した後、その上にゲート電極４としての例えば
不純物としてリンが含まれている多結晶シリコン膜を形
成し、その上に例えば酸化シリコン膜からなる絶縁膜５
を形成した後、リソグラフィ技術と選択エッチング技術
とを使用してゲート電極などのパターンを形成する。

【００２０】その後、半導体基板１の上に、ＣＶＤ（Ch
emical Vapor Deposition ）法を使用して、酸化シリコ
ン膜を形成した後、リソグラフィ技術と選択エッチング
技術とを使用して、ゲート電極４の側壁にサイドウォー
ルスペーサ６を形成する。次にゲート電極４などからな
るゲート領域をマスクとして、イオン注入法を使用し
て、例えばリンなどのｎ型の不純物を半導体基板１にイ
オン打ち込みした後、熱拡散処理を行って、ソースおよ
びドレインとなる半導体領域７を形成する。

【００２１】次に、半導体基板１の上に、酸化シリコン
膜８を形成した後、その上に、１層目の配線層９を形成
する（図３）。

【００２２】すなわち、半導体基板１の上に、ＣＶＤ法
を使用して、酸化シリコン膜８を形成する。次に、必要
に応じて、酸化シリコン膜８の平坦化を行う。その後、
酸化シリコン膜８に接続孔を形成した後、その接続孔に
例えばタングステンなどを選択ＣＶＤ法を使用して埋め
込んでプラグを形成した後、その上に、例えばアルミニ
ウム層などからなる配線層９をスパッタリング法などを
使用して形成した後、リソグラフィ技術と選択エッチン
グ技術とを使用して、パターン化された配線層９を形成
する。

【００２３】この場合、配線層９は、スパッタリング法
を使用して形成した１００nm程度の膜厚のタングステン
膜と、スパッタリング法を使用して形成した６００nm程
度の膜厚のアルミニウム膜と、ＣＶＤ法を使用して形成
した１００nm程度の膜厚のタングステン膜と、スパッタ
リング法を使用して形成した５０nm程度の膜厚のタング
ステン膜とからなる積層膜構造とすることができる。ま
た、他の態様の配線層９として、導電性の多結晶シリコ
ンまたは銅などの金属を材料とした配線層とすることが
できる。また、配線層９を形成する際に、それと電気的
に接続されているプラグを同一材料とし、配線層９とプ
ラグとを、前述した配線層９の製造工程によって、同一
の製造工程を使用して形成する態様とすることができ
る。

【００２４】次に、半導体基板１の上に、例えば酸化シ
リコン膜を、プラズマＣＶＤ法を使用して、４０００nm
程度の膜厚で堆積し、その酸化シリコン膜からなる層間
絶縁膜１０を形成する（図４）。

【００２５】この場合、半導体基板１の上に配線層９が
形成されているので、層間絶縁膜１０の表面には段差部
が形成されている。また、層間絶縁膜１０は、リンを含
んでいる酸化シリコン膜であるＰＳＧ（Phospho Silica
te Glass）膜またはホウ素を含んでいる酸化シリコン膜
であるＢＳＧ（Boro Silicate Glass ）膜あるいはホウ
素およびリンを含んでいる酸化シリコン膜であるＢＰＳ
Ｇ（Boro Phospho Silicate Glass ）膜またはそれらを
組み合わせた積層膜構造の絶縁膜の態様とすることがで
きる。

【００２６】その後、ＣＭＰ法を使用して、酸化シリコ
ン膜からなる層間絶縁膜１０の研磨を行い、層間絶縁膜
１０の表面を平坦化して、平坦化された層間絶縁膜１０
を形成する（図５）。

【００２７】次に、温度が４５０℃の熱処理を行い、配
線層９の表面とその上の層間絶縁膜１０との剥がれを起
こさせて、それらの剥離を発生させることにより、その
領域に空隙１１を形成する（図６）。この場合、本発明
者の検討の結果、この空隙１１を形成するための熱処理
における温度は、後製造工程の３８０℃程度の温度の熱
処理や後工程の例えば検査工程における４００℃程度の
温度のエージングなど、その後の熱処理による配線層９
の表面と層間絶縁膜１０との間の剥離現象をあらかじめ
起こすために、後製造工程および検査工程などの後工程
の熱処理における最高温度より高い温度（その最高温度
以上の値の温度）としており、４５０℃の温度の熱処理
としているものである。

【００２８】したがって、この製造工程における熱処理
によって、配線層９の表面とその上の層間絶縁膜１０と
の間に発生した空隙１１は、後製造工程および検査工程
などの後工程の熱処理によって、大きくなることを防止
することができる。

【００２９】その後、リソグラフィ技術と選択エッチン
グ技術とを使用して、層間絶縁膜１０の選択的な領域に
接続孔１２を形成する（図７）。

【００３０】次に、選択ＣＶＤ法を使用して、タングス
テンを接続孔１２に埋め込んで、タングステンからなる
プラグ１３を形成する（図８）。この場合、配線層９の
表面に空隙１１が形成されていることにより、接続孔１
２の下部のプラグ１３には、プラグ１３の延長部１３ａ
が形成されるので、プラグ１３と配線層９との接触部の
面積がその上の接続孔１２に埋め込まれているプラグ１
３の水平方向の面積よりも大きい状態となる。その結
果、配線層９とプラグ１３との接触部が広くなって、電
気的な接続性を向上させることができる。また、配線層
９とプラグ１３との接触部が広くなって、配線層９とプ
ラグ１３との接着性を向上させることができる。

【００３１】プラグ１３を形成する工程の他の態様とし
て、接続孔１２および層間絶縁膜１０の上に、ＣＶＤ法
またはスパッタリング法を使用して、タングステン膜を
形成した後、リソグラフィ技術と選択エッチング技術と
を使用して、不要なタングステン膜を取り除くことによ
って、接続孔１２に埋め込まれているタングステンから
なるプラグ１３を形成する工程とすることができる。

【００３２】また、プラグ１３の材料は、プラグ１３と
して優れた材料であるタングステン以外に、チタンまた
はタンタルなどの高融点金属、あるいはアルミニウムま
たは銅などの金属を使用することができる。

【００３３】次に、半導体基板１の上に、２層目の配線
層１４を形成する（図９）。すなわち、半導体基板１の
上に、例えばアルミニウム層などからなる配線層１４を
スパッタリング法などを使用して形成した後、リソグラ
フィ技術と選択エッチング技術とを使用して、パターン
化された配線層１４を形成する。

【００３４】この場合、配線層１４は、スパッタリング
法を使用して形成した１００nm程度の膜厚のタングステ
ン膜と、スパッタリング法を使用して形成した６００nm
程度の膜厚のアルミニウム膜と、ＣＶＤ法を使用して形
成した１００nm程度の膜厚のタングステン膜と、スパッ
タリング法を使用して形成した５０nm程度の膜厚のタン
グステン膜とからなる積層膜構造とすることができる。
また、他の態様の配線層１４として、導電性の多結晶シ
リコンまたは銅などの金属を材料とした配線層とするこ
とができる。

【００３５】次に、半導体基板１の上に、例えば酸化シ
リコン膜を、プラズマＣＶＤ法を使用して、４０００nm
程度の膜厚で堆積し、その酸化シリコン膜からなる層間
絶縁膜１５を形成する（図１０）。

【００３６】この場合、半導体基板１の上に配線層１４
が形成されているので、層間絶縁膜１５の表面には段差
部が形成されている。また、層間絶縁膜１５は、リンを
含んでいる酸化シリコン膜であるＰＳＧ膜またはホウ素
を含んでいる酸化シリコン膜であるＢＳＧ膜あるいはホ
ウ素およびリンを含んでいる酸化シリコン膜であるＢＰ
ＳＧ膜またはそれらを組み合わせた積層膜構造の絶縁膜
の態様とすることができる。

【００３７】その後、ＣＭＰ法を使用して、酸化シリコ
ン膜からなる層間絶縁膜１５の研磨を行い、層間絶縁膜
１５の表面を平坦化して、平坦化された層間絶縁膜１５
を形成する（図１１）。

【００３８】次に、リソグラフィ技術と選択エッチング
技術とを使用して、層間絶縁膜１５の選択的な領域に接
続孔１６を形成する（図１２）。

【００３９】その後、温度が４５０℃の熱処理を行い、
配線層１４の表面とその上の層間絶縁膜１５との剥がれ
を起こさせて、それらの剥離を発生させることにより、
その領域に空隙１７を形成する（図１３）。この場合、
本発明者の検討の結果、この空隙１７を形成するための
熱処理における温度は、後製造工程の３８０℃程度の温
度の熱処理や後工程の例えば検査工程における４００℃
程度の温度のエージングなど、その後の熱処理による配
線層１４の表面と層間絶縁膜１５との間の剥離現象をあ
らかじめ起こすために、後製造工程および検査工程など
の後工程の熱処理における最高温度より高い温度（その
最高温度以上の値の温度）としており、４５０℃の温度
の熱処理としているものである。

【００４０】したがって、この製造工程における熱処理
によって、配線層１４の表面とその上の層間絶縁膜１５
との間に発生した空隙１７は、後製造工程および検査工
程などの後工程の熱処理によって、大きくなることを防
止することができる。

【００４１】次に、選択ＣＶＤ法を使用して、タングス
テンを接続孔１６に埋め込んで、タングステンからなる
プラグ１８を形成する（図１４）。この場合、配線層１
４の表面に空隙１７が形成されていることにより、接続
孔１６の下部のプラグ１８には、プラグ１８の延長部１
８ａが形成されるので、プラグ１８と配線層１４との接
触部の面積がその上の接続孔１６に埋め込まれているプ
ラグ１８の水平方向の面積よりも大きい状態となる。そ
の結果、配線層１４とプラグ１８との接触部が広くなっ
て、電気的な接続性を向上させることができる。また、
配線層１４とプラグ１８との接触部が広くなって、配線
層１４とプラグ１８との接着性を向上させることができ
る。

【００４２】プラグ１８を形成する工程の他の態様とし
て、接続孔１６および層間絶縁膜１５の上に、ＣＶＤ法
またはスパッタリング法を使用して、タングステン膜を
形成した後、リソグラフィ技術と選択エッチング技術と
を使用して、不要なタングステン膜を取り除くことによ
って、接続孔１６に埋め込まれているタングステンから
なるプラグ１８を形成する工程とすることができる。

【００４３】また、プラグ１８の材料は、プラグ１８と
して優れた材料であるタングステン以外に、チタンまた
はタンタルなどの高融点金属、あるいはアルミニウムま
たは銅などの金属を使用することができる。

【００４４】次に、半導体基板１の上に、３層目の配線
層１９を形成する（図１５）。すなわち、半導体基板１
の上に、例えばアルミニウム層などからなる配線層１９
をスパッタリング法などを使用して形成した後、リソグ
ラフィ技術と選択エッチング技術とを使用して、パター
ン化された配線層１９を形成する。

【００４５】この場合、配線層１９は、スパッタリング
法を使用して形成した１００nm程度の膜厚のタングステ
ン膜と、スパッタリング法を使用して形成した６００nm
程度の膜厚のアルミニウム膜と、ＣＶＤ法を使用して形
成した１００nm程度の膜厚のタングステン膜と、スパッ
タリング法を使用して形成した５０nm程度の膜厚のタン
グステン膜とからなる積層膜構造とすることができる。
また、他の態様の配線層１９として、導電性の多結晶シ
リコンまたは銅などの金属を材料とした配線層とするこ
とができる。

【００４６】その後、前述した層間絶縁膜と配線層との
製造工程を使用して、半導体基板１の上に、必要に応じ
て層間絶縁膜と配線層とを積層させた後、パシベーショ
ン膜を形成することにより、半導体集積回路装置の製造
工程を終了する。

【００４７】前述した本実施の形態の半導体集積回路装
置の製造方法において、配線層９が形成されている半導
体基板１の上に、層間絶縁膜１０を堆積する工程と、Ｃ
ＭＰ法を使用して、層間絶縁膜１０の表面を平坦化し、
その後に、熱処理を行って、配線層９の表面とその上の
層間絶縁膜１０とに、それらの剥がれを起こし、その領
域に空隙１１を形成する工程と、その後に、層間絶縁膜
１０の選択的な領域に接続孔１２を形成した後、その接
続孔１２に、プラグ１３を埋め込む工程とを有するもの
である。

【００４８】そして、空隙１１を形成するための熱処理
における温度は、後製造工程の３８０℃程度の温度の熱
処理や後工程の例えば検査工程における４００℃程度の
温度のエージングなど、その後の熱処理による配線層９
の表面と層間絶縁膜１０との間の剥離現象をあらかじめ
起こすために、後製造工程および検査工程などの後工程
の熱処理における最高温度より高い温度（その最高温度
以上の値の温度）としており、４５０℃の温度の熱処理
としているものである。

【００４９】したがって、この製造工程における熱処理
によって、配線層９の表面とその上の層間絶縁膜１０と
の間に発生した空隙１１は、後製造工程および検査工程
などの後工程の熱処理によって、大きくなることを防止
することができる。

【００５０】また、プラグ１３を形成する際に、配線層
９の表面に空隙１１が形成されていることにより、接続
孔１２の下部のプラグ１３には、プラグ１３の延長部１
３ａが形成されるので、プラグ１３と配線層９との接触
部の面積がその上の接続孔１２に埋め込まれているプラ
グ１３の水平方向の面積よりも大きい状態となる。その
結果、配線層９とプラグ１３との接触部が広くなって、
電気的な接続性を向上させることができる。また、配線
層９とプラグ１３との接触部が広くなって、配線層９と
プラグ１３との接着性を向上させることができる。

【００５１】その結果、本実施の形態の半導体集積回路
装置およびその製造方法によれば、配線層９とプラグ１
３との電気的な接続性およびその接着性を向上させるこ
とができると共に、後製造工程および検査工程などの後
工程の熱処理によって、空隙１１が大きくなることを防
止することができる。したがって、ＣＭＰ法を使用した
層間絶縁膜１０の平坦化処理を行っても、プラグ１３が
介在されている配線層９とその上の配線層１４との間の
導通不要を防止できるので、高性能でしかも高信頼度の
半導体集積回路装置とすることができ、しかも高製造歩
留りとすることができる。

【００５２】前述した本実施の形態の半導体集積回路装
置の製造方法において、配線層１４が形成されている半
導体基板１の上に、層間絶縁膜１５を堆積する工程と、
ＣＭＰ法を使用して、層間絶縁膜１５の表面を平坦化し
た後に、層間絶縁膜１５の選択的な領域に接続孔１６を
形成する工程と、その後に、熱処理を行って、配線層１
４の表面とその上の層間絶縁膜１５とに、それらの剥が
れを起こし、その領域に空隙１７を形成する工程と、接
続孔１６に、プラグ１８を埋め込む工程とを有するもの
である。

【００５３】そして、空隙１７を形成するための熱処理
における温度は、後製造工程の３８０℃程度の温度の熱
処理や後工程の例えば検査工程における４００℃程度の
温度のエージングなど、その後の熱処理による配線層１
４の表面と層間絶縁膜１５との間の剥離現象をあらかじ
め起こすために、後製造工程および検査工程などの後工
程の熱処理における最高温度より高い温度（その最高温
度以上の値の温度）としており、４５０℃の温度の熱処
理としているものである。

【００５４】したがって、この製造工程における熱処理
によって、配線層１４の表面とその上の層間絶縁膜１５
との間に発生した空隙１７は、後製造工程および検査工
程などの後工程の熱処理によって、大きくなることを防
止することができる。

【００５５】また、プラグ１３を形成する際に、配線層
１４の表面に空隙１７が形成されていることにより、接
続孔１６の下部のプラグ１８には、プラグ１８の延長部
１８ａが形成されるので、プラグ１８と配線層１４との
接触部の面積がその上の接続孔１６に埋め込まれている
プラグ１８の水平方向の面積よりも大きい状態となる。
その結果、配線層１４とプラグ１８との接触部が広くな
って、電気的な接続性を向上させることができる。ま
た、配線層１４とプラグ１８との接触部が広くなって、
配線層１４とプラグ１８との接着性を向上させることが
できる。

【００５６】その結果、本実施の形態の半導体集積回路
装置およびその製造方法によれば、配線層１４とプラグ
１８との電気的な接続性およびその接着性を向上させる
ことができると共に、後製造工程および検査工程などの
後工程の熱処理によって、空隙１７が大きくなることを
防止することができる。したがって、ＣＭＰ法を使用し
た層間絶縁膜１５の平坦化処理を行っても、プラグ１８
が介在されている配線層１４とその上の配線層１９との
間の導通不要を防止できるので、高性能でしかも高信頼
度の半導体集積回路装置とすることができ、しかも高製
造歩留りとすることができる。

【００５７】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。

【００５８】例えば、本発明の半導体集積回路装置およ
びその製造方法は、半導体素子を形成する半導体基板を
ＳＯＩ（Silicon on Insulator）基板などの基板に変更
することができ、それらの基板に、ＭＯＳＦＥＴ、ＣＭ
ＯＳＦＥＴおよびバイポーラトランジスタなどの種々の
半導体素子を組み合わせた態様の半導体集積回路装置お
よびその製造方法とすることができる。

【００５９】さらに、本発明は、ＭＯＳＦＥＴ、ＣＭＯ
ＳＦＥＴ、ＢｉＣＭＯＳＦＥＴなどを構成要素とするＤ
ＲＡＭ、ＳＲＡＭ（Static Random Access Memory ）な
どのメモリ系、あるいはロジック系などを有する種々の
半導体集積回路装置およびその製造方法に適用できる。

【００６０】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００６１】（１）．本発明の半導体集積回路装置およ
びその製造方法によれば、配線層の表面とその上の層間
絶縁膜との間の空隙を形成するための熱処理における温
度は、後製造工程の３８０℃程度の温度の熱処理や後工
程の例えば検査工程における４００℃程度の温度のエー
ジングなど、その後の熱処理による配線層の表面と層間
絶縁膜との間の剥離現象をあらかじめ起こすために、後
製造工程および検査工程などの後工程の熱処理における
最高温度より高い温度としているので、この製造工程に
おける熱処理によって、配線層の表面とその上の層間絶
縁膜との間に発生した空隙は、後製造工程および検査工
程などの後工程の熱処理によって、大きくなることを防
止することができる。

【００６２】（２）．本発明の半導体集積回路装置およ
びその製造方法によれば、プラグを形成する際に、配線
層の表面に空隙が形成されていることにより、接続孔の
下部のプラグには、プラグの延長部が形成されるので、
プラグと配線層との接触部の面積がその上の接続孔に埋
め込まれているプラグの水平方向の面積よりも大きい状
態となる。その結果、配線層とプラグとの接触部が広く
なって、電気的な接続性を向上させることができる。ま
た、配線層とプラグとの接触部が広くなって、配線層と
プラグとの接着性を向上させることができる。

【００６３】（３）．本発明の半導体集積回路装置およ
びその製造方法によれば、配線層とプラグとの電気的な
接続性およびその接着性を向上させることができると共
に、後製造工程および検査工程などの後工程の熱処理に
よって、空隙が大きくなることを防止することができ
る。したがって、ＣＭＰ法を使用した層間絶縁膜の平坦
化処理を行っても、プラグが介在されている配線層とそ
の上の配線層との間の導通不要を防止できるので、高性
能でしかも高信頼度の半導体集積回路装置とすることが
でき、しかも高製造歩留りとすることができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。

【図２】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。

【図３】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。

【図４】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。

【図５】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。

【図６】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。

【図７】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。

【図８】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。

【図９】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。

【図１０】本発明の一実施の形態である半導体集積回路
装置の製造工程を示す断面図である。

【図１１】本発明の一実施の形態である半導体集積回路
装置の製造工程を示す断面図である。

【図１２】本発明の一実施の形態である半導体集積回路
装置の製造工程を示す断面図である。

【図１３】本発明の一実施の形態である半導体集積回路
装置の製造工程を示す断面図である。

【図１４】本発明の一実施の形態である半導体集積回路
装置の製造工程を示す断面図である。

【図１５】本発明の一実施の形態である半導体集積回路
装置の製造工程を示す断面図である。

【符号の説明】

１ 半導体基板（基板） ２ フィールド絶縁膜 ３ ゲート絶縁膜 ４ ゲート電極 ５ 絶縁膜 ６ サイドウォールスペーサ ７ 半導体領域 ８ 酸化シリコン膜 ９ 配線層 １０ 層間絶縁膜 １１ 空隙 １２ 接続孔 １３ プラグ １３ａ プラグの延長部 １４ 配線層 １５ 層間絶縁膜 １６ 接続孔 １７ 空隙 １８ プラグ １８ａ プラグの延長部 １９ 配線層

Claims (9)

【特許請求の範囲】
1. 【請求項１】 配線層の上に、ＣＭＰ法により表面が平
   坦化された層間絶縁膜が形成されており、前記配線層の
   表面とその上の前記層間絶縁膜との間にそれらの剥離に
   よる空隙が形成されており、前記層間絶縁膜の選択的な
   領域に形成されている接続孔に埋め込まれているプラグ
   が、前記空隙の一部および前記接続孔の下部の前記配線
   層に電気的に接続されていることを特徴とする半導体集
   積回路装置。
2. 【請求項２】 請求項１記載の半導体集積回路装置であ
   って、前記空隙は、前記層間絶縁膜の表面がＣＭＰ法に
   より平坦化された後に、熱処理を行って、前記配線層と
   その上の前記層間絶縁膜との剥離により、形成されてい
   ることを特徴とする半導体集積回路装置。
3. 【請求項３】 請求項１または２記載の半導体集積回路
   装置であって、前記プラグの材料は、タングステンであ
   ることを特徴とする半導体集積回路装置。
4. 【請求項４】 複数の半導体素子が形成されている基板
   の上に、配線層を形成した後、前記基板の上に、層間絶
   縁膜を堆積する工程と、 ＣＭＰ法を使用して、前記層間絶縁膜の表面を平坦化す
   る工程と、 熱処理を行って、前記配線層の表面とその上の前記層間
   絶縁膜とに、それらの剥がれを起こし、その領域に空隙
   を形成する工程と、 前記層間絶縁膜の選択的な領域に形成されている接続孔
   に、プラグを埋め込む工程とを有することを特徴とする
   半導体集積回路装置の製造方法。
5. 【請求項５】 請求項４記載の半導体集積回路装置の製
   造方法であって、前記ＣＭＰ法を使用して、前記層間絶
   縁膜の表面を平坦化した後に、熱処理を行って、前記配
   線層の表面とその上の前記層間絶縁膜とに、それらの剥
   がれを起こし、その領域に空隙を形成し、その後に、前
   記層間絶縁膜の選択的な領域に接続孔を形成することを
   特徴とする半導体集積回路装置の製造方法。
6. 【請求項６】 請求項４記載の半導体集積回路装置の製
   造方法であって、前記ＣＭＰ法を使用して、前記層間絶
   縁膜の表面を平坦化した後に、前記層間絶縁膜の選択的
   な領域に接続孔を形成し、その後に、熱処理を行って、
   前記配線層の表面とその上の前記層間絶縁膜とに、それ
   らの剥がれを起こし、その領域に空隙を形成することを
   特徴とする半導体集積回路装置の製造方法。
7. 【請求項７】 請求項４〜６のいずれか１項に記載の半
   導体集積回路装置の製造方法であって、前記熱処理にお
   ける温度は、後製造工程の熱処理および検査工程などの
   後工程の熱処理における最高温度以上の値とされている
   ことを特徴とする半導体集積回路装置の製造方法。
8. 【請求項８】 請求項４〜７のいずれか１項に記載の半
   導体集積回路装置の製造方法であって、前記プラグを形
   成する工程は、選択ＣＶＤ法を使用して、タングステン
   を前記接続孔に埋め込む工程、または前記接続孔および
   前記層間絶縁膜の上にタングステン膜を形成した後、リ
   ソグラフィ技術と選択エッチング技術とを使用して、前
   記接続孔におけるプラグ以外の前記タングステン膜を取
   り除く工程を含むことを特徴とする半導体集積回路装置
   の製造方法。
9. 【請求項９】 請求項４〜７のいずれか１項に記載の半
   導体集積回路装置の製造方法であって、前記プラグの材
   料は、高融点金属、またはアルミニウムなどの金属から
   なることを特徴とする半導体集積回路装置の製造方法。