JPH10229170A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH10229170A JPH10229170A JP9033857A JP3385797A JPH10229170A JP H10229170 A JPH10229170 A JP H10229170A JP 9033857 A JP9033857 A JP 9033857A JP 3385797 A JP3385797 A JP 3385797A JP H10229170 A JPH10229170 A JP H10229170A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- layer
- charge storage
- voltage
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 強誘電体を分極反転させることなく、強誘電
体層が蓄積できる最大限の電荷量をメモリ動作に用いる
ことが可能な半導体記憶装置を提供する。 【解決手段】 強誘電体を電荷蓄積部の強誘電体層１７
に用いた場合に下部電極１６をＰｔ、上部電極１８をＲ
ｅのように異なる２種類の電極を用いることにより、内
在電圧を生成することが可能になり、前記強誘電体を分
極反転させることなく、１／２のメモリ動作電圧で駆動
するようにした。
体層が蓄積できる最大限の電荷量をメモリ動作に用いる
ことが可能な半導体記憶装置を提供する。 【解決手段】 強誘電体を電荷蓄積部の強誘電体層１７
に用いた場合に下部電極１６をＰｔ、上部電極１８をＲ
ｅのように異なる２種類の電極を用いることにより、内
在電圧を生成することが可能になり、前記強誘電体を分
極反転させることなく、１／２のメモリ動作電圧で駆動
するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体記憶装置に
係り、特にＤＲＡＭ（ダイナミック・ランダム・アクセ
ス・メモリ）の電荷蓄積部の構造に関するものである。
係り、特にＤＲＡＭ（ダイナミック・ランダム・アクセ
ス・メモリ）の電荷蓄積部の構造に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、以下の文献に開示されるようなものがあった。 （１）Ｊ．Ｃａｒｒａｎｏ ｅｔ．ａｌ．，ＩＥＤＭ
Ｔｅｃｈ．Ｄｉｇ．Ｐ．２５５（１９８９）． （２）Ｔ．Ｎａｋａｍｕｒａ ｅｔ．ａｌ．，Ｊｐｎ．
Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｐ．５２０７（１９９４）． （３）Ｒ．Ｍｏａｚｚａｍｉ ｅｔ．ａｌ．，ＩＥＤＭ
Ｔｅｃｈ．Ｄｉｇ．Ｐ．９７３（１９９２）． 一般に、ＤＲＡＭにおける電荷蓄積部の構造は、絶縁物
層の上下に多結晶Ｓｉを用いたものや、上記文献（１）
に開示されるように上下にＰｔ電極を用いたもの、上記
文献（２）に開示されるように上下にＩｒＯ2 電極を用
いた構造になっている。
例えば、以下の文献に開示されるようなものがあった。 （１）Ｊ．Ｃａｒｒａｎｏ ｅｔ．ａｌ．，ＩＥＤＭ
Ｔｅｃｈ．Ｄｉｇ．Ｐ．２５５（１９８９）． （２）Ｔ．Ｎａｋａｍｕｒａ ｅｔ．ａｌ．，Ｊｐｎ．
Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｐ．５２０７（１９９４）． （３）Ｒ．Ｍｏａｚｚａｍｉ ｅｔ．ａｌ．，ＩＥＤＭ
Ｔｅｃｈ．Ｄｉｇ．Ｐ．９７３（１９９２）． 一般に、ＤＲＡＭにおける電荷蓄積部の構造は、絶縁物
層の上下に多結晶Ｓｉを用いたものや、上記文献（１）
に開示されるように上下にＰｔ電極を用いたもの、上記
文献（２）に開示されるように上下にＩｒＯ2 電極を用
いた構造になっている。
【０００３】上記したように、従来のものはいずれも、
絶縁物層の上下電極としては同種の導体層が形成される
ように構成されていた。
絶縁物層の上下電極としては同種の導体層が形成される
ように構成されていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体記憶素子の構造では、上記文献（１）に
開示されているように、絶縁物層に、ジルコン酸チタン
酸鉛（以下、ＰＺＴと表記）等強誘電体材料薄膜を用い
る場合には、分極反転に伴う膜特性の劣化のために、文
献（３）に開示されているように、データの書き込み読
み出しに動作電圧（Ｖｃｃ）を全て、電荷蓄積部に印加
する必要があり、そのため素子回路を複雑にするという
問題があった。
た従来の半導体記憶素子の構造では、上記文献（１）に
開示されているように、絶縁物層に、ジルコン酸チタン
酸鉛（以下、ＰＺＴと表記）等強誘電体材料薄膜を用い
る場合には、分極反転に伴う膜特性の劣化のために、文
献（３）に開示されているように、データの書き込み読
み出しに動作電圧（Ｖｃｃ）を全て、電荷蓄積部に印加
する必要があり、そのため素子回路を複雑にするという
問題があった。
【０００５】本発明は、上記問題点を除去し、強誘電体
を分極反転させることなく、強誘電体が蓄積できる最大
限の電荷量をメモリ動作に用いることが可能な半導体記
憶装置を提供することを目的とする。
を分極反転させることなく、強誘電体が蓄積できる最大
限の電荷量をメモリ動作に用いることが可能な半導体記
憶装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕半導体記憶装置において、強誘電体を電荷蓄積部
の絶縁層に用い、前記電荷蓄積部の上下電極を異なる２
種類の金属で形成し、内在電圧を発生させ、前記強誘電
体を分極反転させることなく、１／２のメモリ動作電圧
で駆動するようにしたものである。
成するために、 〔１〕半導体記憶装置において、強誘電体を電荷蓄積部
の絶縁層に用い、前記電荷蓄積部の上下電極を異なる２
種類の金属で形成し、内在電圧を発生させ、前記強誘電
体を分極反転させることなく、１／２のメモリ動作電圧
で駆動するようにしたものである。
【０００７】〔２〕半導体記憶装置において、強誘電体
を電荷蓄積部の絶縁層に用い、前記電荷蓄積部の上下電
極を異なる２種類の金属で形成し、内在電圧を発生さ
せ、前記強誘電体を分極反転させることなく、セルプレ
ートに最大電圧印加時の分極量の１／２を与える電圧を
印加し、駆動するようにしたものである。 〔３〕半導体記憶装置において、強誘電体を電荷蓄積部
の絶縁層に用い、前記電荷蓄積部の上下電極を仕事関数
差が１．２ｅＶ程度の異なる２種類の金属で形成し、内
在電圧を発生させ、前記強誘電体を分極反転させること
なく、負のメモリ動作電圧で駆動するようにしたもので
ある。
を電荷蓄積部の絶縁層に用い、前記電荷蓄積部の上下電
極を異なる２種類の金属で形成し、内在電圧を発生さ
せ、前記強誘電体を分極反転させることなく、セルプレ
ートに最大電圧印加時の分極量の１／２を与える電圧を
印加し、駆動するようにしたものである。 〔３〕半導体記憶装置において、強誘電体を電荷蓄積部
の絶縁層に用い、前記電荷蓄積部の上下電極を仕事関数
差が１．２ｅＶ程度の異なる２種類の金属で形成し、内
在電圧を発生させ、前記強誘電体を分極反転させること
なく、負のメモリ動作電圧で駆動するようにしたもので
ある。
【０００８】〔４〕ｎ型の不揮発性半導体記憶装置にお
いて、強誘電体を電荷蓄積部の絶縁層に用い、前記電荷
蓄積部の上部電極を下部電極よりも仕事関数が小さい材
料で形成し、内在電圧を発生させ、前記強誘電体を分極
反転させることなく、駆動するようにしたものである。 〔５〕ｐ型の不揮発性半導体記憶装置において、強誘電
体を電荷蓄積部の絶縁層に用い、この電荷蓄積部の上部
電極を下部電極よりも仕事関数が大きい材料で形成し、
内在電圧を発生させ、前記強誘電体を分極反転させるこ
となく、駆動するようにしたものである。
いて、強誘電体を電荷蓄積部の絶縁層に用い、前記電荷
蓄積部の上部電極を下部電極よりも仕事関数が小さい材
料で形成し、内在電圧を発生させ、前記強誘電体を分極
反転させることなく、駆動するようにしたものである。 〔５〕ｐ型の不揮発性半導体記憶装置において、強誘電
体を電荷蓄積部の絶縁層に用い、この電荷蓄積部の上部
電極を下部電極よりも仕事関数が大きい材料で形成し、
内在電圧を発生させ、前記強誘電体を分極反転させるこ
となく、駆動するようにしたものである。
【０００９】〔６〕ＣＭＯＳの不揮発性半導体記憶装置
において、強誘電体を電荷蓄積部の絶縁層に用い、ｎ型
トランジスタ部では前記電荷蓄積部の上部電極を下部電
極よりも仕事関数が小さい材料で形成し、ｐ型トランジ
スタ部では前記電荷蓄積部の上部電極を下部電極よりも
仕事関数が大きい材料で形成するようにしたものであ
る。
において、強誘電体を電荷蓄積部の絶縁層に用い、ｎ型
トランジスタ部では前記電荷蓄積部の上部電極を下部電
極よりも仕事関数が小さい材料で形成し、ｐ型トランジ
スタ部では前記電荷蓄積部の上部電極を下部電極よりも
仕事関数が大きい材料で形成するようにしたものであ
る。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示すＤＲＡＭの電荷蓄積部の工程断面図で
ある。 （１）まず、図１（ａ）に示すように、Ｓｉ基板１１に
拡散層１２と電荷蓄積部の下部電極との電気的接触を得
るためのＳｉプラグ層１４及び層間絶縁層１３を形成し
た後、Ｓｉプラグ層１４と電荷蓄積部の下部電極の相互
拡散を抑制するためのバリア層１５を形成し、その後、
電荷蓄積部の下部電極１６を形成する。ここで、下部電
極１６としては白金（Ｐｔ）層を用いる。続いて、電荷
蓄積部の強誘電体層（絶縁層）１７を形成する。ここ
で、電荷蓄積部の強誘電体層１７としては（Ｐｂ、Ｌ
ａ、Ｂａ、Ｓｒ、Ｂｉ）と（Ｔｉ、Ｚｒ、Ｔａ、Ｎｂ、
Ｇｅ）の少なくとも１種類以上の元素より構成される強
誘電体特性を示すものを使用する。
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示すＤＲＡＭの電荷蓄積部の工程断面図で
ある。 （１）まず、図１（ａ）に示すように、Ｓｉ基板１１に
拡散層１２と電荷蓄積部の下部電極との電気的接触を得
るためのＳｉプラグ層１４及び層間絶縁層１３を形成し
た後、Ｓｉプラグ層１４と電荷蓄積部の下部電極の相互
拡散を抑制するためのバリア層１５を形成し、その後、
電荷蓄積部の下部電極１６を形成する。ここで、下部電
極１６としては白金（Ｐｔ）層を用いる。続いて、電荷
蓄積部の強誘電体層（絶縁層）１７を形成する。ここ
で、電荷蓄積部の強誘電体層１７としては（Ｐｂ、Ｌ
ａ、Ｂａ、Ｓｒ、Ｂｉ）と（Ｔｉ、Ｚｒ、Ｔａ、Ｎｂ、
Ｇｅ）の少なくとも１種類以上の元素より構成される強
誘電体特性を示すものを使用する。
【００１１】（２）次に、電荷蓄積部の上部電極１８を
形成した後、化学的エッチングにより、図１（ｂ）に示
すように、任意の形状に成形する。ここで通常電荷蓄積
部の上部電極１８には、その下部電極１６と同様の材質
のものを用いる。例えば、本実施例で言えば、上部電極
１８をＰｔ層で形成する。また、上記の図１（ｂ）の構
造に代えて、図１（ｂ）´に示すように、強誘電体層１
７は化学的エッチングを行わず、上部電極１８のみを化
学的にエッチングするようにしてもよい。
形成した後、化学的エッチングにより、図１（ｂ）に示
すように、任意の形状に成形する。ここで通常電荷蓄積
部の上部電極１８には、その下部電極１６と同様の材質
のものを用いる。例えば、本実施例で言えば、上部電極
１８をＰｔ層で形成する。また、上記の図１（ｂ）の構
造に代えて、図１（ｂ）´に示すように、強誘電体層１
７は化学的エッチングを行わず、上部電極１８のみを化
学的にエッチングするようにしてもよい。
【００１２】その場合、バリア層１５と下部電極１６に
はサイドウォール１９を形成して、その上に強誘電体層
（絶縁層）１７をそのまま残し、上部電極１８のみを化
学的にエッチングして形成する。この場合、ＤＲＡＭで
用いられるＶｃｃ／２の動作を電荷蓄積部で行った場
合、図２に示すように、強誘電体の反転を伴う電荷の移
動が生じ、図３に示すように、ある動作の回数以上で絶
縁膜の特性が劣化し安定動作ができなかったり、破壊し
てしまうことが生じる。
はサイドウォール１９を形成して、その上に強誘電体層
（絶縁層）１７をそのまま残し、上部電極１８のみを化
学的にエッチングして形成する。この場合、ＤＲＡＭで
用いられるＶｃｃ／２の動作を電荷蓄積部で行った場
合、図２に示すように、強誘電体の反転を伴う電荷の移
動が生じ、図３に示すように、ある動作の回数以上で絶
縁膜の特性が劣化し安定動作ができなかったり、破壊し
てしまうことが生じる。
【００１３】また、この問題を解決するために、図４に
示すように、Ｖｃｃ動作で電荷蓄積部を駆動する方法が
提唱されているが、この場合、強誘電体の分極特性の一
部を用いているのみであり、無駄が多くなる。このた
め、本発明では、電荷蓄積部の下部電極にＰｔ層を用い
た場合に、上部電極をそれとは異なる材質のものとする
ことにより、Ｖｃｃ動作で強誘電体層を劣化させること
なく駆動させることを可能にするものである。
示すように、Ｖｃｃ動作で電荷蓄積部を駆動する方法が
提唱されているが、この場合、強誘電体の分極特性の一
部を用いているのみであり、無駄が多くなる。このた
め、本発明では、電荷蓄積部の下部電極にＰｔ層を用い
た場合に、上部電極をそれとは異なる材質のものとする
ことにより、Ｖｃｃ動作で強誘電体層を劣化させること
なく駆動させることを可能にするものである。
【００１４】例えば、図５に示すように、ヒステリシス
特性を有する強誘電体薄膜を形成した場合には、抗電界
Ｅｃが３０ｋＶ／ｃｍであるので、膜厚が１００ｎｍで
あると抗電圧Ｖｃは０．３Ｖとなる。ここで、本発明に
おける電荷蓄積部の上部電極をＲｅにする。この場合、
金属Ｐｔの仕事関数に対する金属Ｒｅの仕事関数が約
０．３ｅＶだけ小さいので電荷蓄積部の絶縁層には、上
下電極を絶縁した状態で定常的に上部電極に−０．３Ｖ
の電圧が印加されることになる。そのために、例えば
１．５Ｖの駆動電圧を用いた場合に、図５に示すような
ヒステリシス特性中で図６に示すような履歴を描くこと
になる。この場合、電荷蓄積部に蓄積される電荷量は図
中のＰmax となる。メモリ動作の場合にはこのＰmax を
用いればよい。
特性を有する強誘電体薄膜を形成した場合には、抗電界
Ｅｃが３０ｋＶ／ｃｍであるので、膜厚が１００ｎｍで
あると抗電圧Ｖｃは０．３Ｖとなる。ここで、本発明に
おける電荷蓄積部の上部電極をＲｅにする。この場合、
金属Ｐｔの仕事関数に対する金属Ｒｅの仕事関数が約
０．３ｅＶだけ小さいので電荷蓄積部の絶縁層には、上
下電極を絶縁した状態で定常的に上部電極に−０．３Ｖ
の電圧が印加されることになる。そのために、例えば
１．５Ｖの駆動電圧を用いた場合に、図５に示すような
ヒステリシス特性中で図６に示すような履歴を描くこと
になる。この場合、電荷蓄積部に蓄積される電荷量は図
中のＰmax となる。メモリ動作の場合にはこのＰmax を
用いればよい。
【００１５】ここで、電荷蓄積部の駆動電圧を、Ｖｃｃ
／２で０．７５Ｖとすると、セルプレートに定常的に＋
０．４Ｖの電圧を印加すれば、この場合の動作は、図６
に示すように強誘電体の分極反転を伴わない過程のみと
なり、前述のように分極反転に伴う膜特性の劣化や破壊
を防ぐことが可能となる。上記したように、第１実施例
によれば、強誘電体を電荷蓄積部の絶縁層に用いた場合
に下部電極をＰｔ、上部電極をＲｅのように異なる２種
類の電極を用いることにより、内在電圧を生成すること
が可能になるので、Ｖｃｃ動作で駆動した場合には、強
誘電体を分極反転させることなく、強誘電体層が蓄積で
きる最大限の電荷量をメモリ動作に用いることが可能に
なる。
／２で０．７５Ｖとすると、セルプレートに定常的に＋
０．４Ｖの電圧を印加すれば、この場合の動作は、図６
に示すように強誘電体の分極反転を伴わない過程のみと
なり、前述のように分極反転に伴う膜特性の劣化や破壊
を防ぐことが可能となる。上記したように、第１実施例
によれば、強誘電体を電荷蓄積部の絶縁層に用いた場合
に下部電極をＰｔ、上部電極をＲｅのように異なる２種
類の電極を用いることにより、内在電圧を生成すること
が可能になるので、Ｖｃｃ動作で駆動した場合には、強
誘電体を分極反転させることなく、強誘電体層が蓄積で
きる最大限の電荷量をメモリ動作に用いることが可能に
なる。
【００１６】また、強誘電体の分極反転を伴わないの
で、強誘電体層のスイッチングによる電気的特性の劣化
（分極量の低下）を防ぐことが可能になる。次に、本発
明の第２実施例について説明する。電荷蓄積部の構造
は、第１実施例で示した図１（ｂ）と同様である。ここ
で、第２の実施例では、セルプレートに（１／２）Ｖｃ
ｃの電圧を印加する。この状態で駆動電圧Ｖｃｃ（例え
ば、１．５Ｖ）による電荷の蓄積を行う。この操作によ
り、０Ｖでの電荷の蓄積は図７中のＰ１で行われ、１．
５Ｖでの電荷の蓄積は図７中のＰ２で行われる。このＰ
２とＰ１の蓄積電荷量の差により、２進法での１と０の
認識が可能になる。
で、強誘電体層のスイッチングによる電気的特性の劣化
（分極量の低下）を防ぐことが可能になる。次に、本発
明の第２実施例について説明する。電荷蓄積部の構造
は、第１実施例で示した図１（ｂ）と同様である。ここ
で、第２の実施例では、セルプレートに（１／２）Ｖｃ
ｃの電圧を印加する。この状態で駆動電圧Ｖｃｃ（例え
ば、１．５Ｖ）による電荷の蓄積を行う。この操作によ
り、０Ｖでの電荷の蓄積は図７中のＰ１で行われ、１．
５Ｖでの電荷の蓄積は図７中のＰ２で行われる。このＰ
２とＰ１の蓄積電荷量の差により、２進法での１と０の
認識が可能になる。
【００１７】上記したように、第２実施例によれば、セ
ルプレートに（１／２）Ｖｃｃの電圧を印加した状態で
電荷の蓄積を行うことになるので、蓄積電荷量の基準を
与えるレファレンスセルが省略でき、より高集積化が可
能になる。次に、本発明の第３実施例について説明す
る。電荷蓄積部の構造は、第１実施例で示した図１
（ｂ）と同様である。ここで、第３実施例では、セルプ
レートにＰmax の１／２の分極量を与える電圧、例えば
図８に示す１／２Ｖｆのように電圧を印加する。この状
態で０Ｖと駆動電圧（例えば１．５Ｖ）による電荷の蓄
積を行う。この操作により、０Ｖでの電荷の蓄積は図８
中のＰ３で行われ、１．５Ｖでの電荷の蓄積は図８中の
Ｐ４で行われる。このＰ４とＰ３の蓄積電荷量の差によ
り、２進法での１と０の認識が可能になる。
ルプレートに（１／２）Ｖｃｃの電圧を印加した状態で
電荷の蓄積を行うことになるので、蓄積電荷量の基準を
与えるレファレンスセルが省略でき、より高集積化が可
能になる。次に、本発明の第３実施例について説明す
る。電荷蓄積部の構造は、第１実施例で示した図１
（ｂ）と同様である。ここで、第３実施例では、セルプ
レートにＰmax の１／２の分極量を与える電圧、例えば
図８に示す１／２Ｖｆのように電圧を印加する。この状
態で０Ｖと駆動電圧（例えば１．５Ｖ）による電荷の蓄
積を行う。この操作により、０Ｖでの電荷の蓄積は図８
中のＰ３で行われ、１．５Ｖでの電荷の蓄積は図８中の
Ｐ４で行われる。このＰ４とＰ３の蓄積電荷量の差によ
り、２進法での１と０の認識が可能になる。
【００１８】上記したように、第３実施例によれば、
（１／２）Ｐmax を与える電圧を、セルプレートに印加
した状態で電荷の蓄積を行うので、Ｐ３の電荷とＰ４の
電荷を蓄積した後の電荷の保持時間が同様になるため、
安定動作が容易になる。次に、本発明の第４実施例につ
いて説明する。電荷蓄積部の基本的な構造は、第１実施
例で示したものと同様であるが、この第４実施例では、
上部電極をＴａ（タンタル）、或いはＶ（バナジウム）
とする。この場合、電荷蓄積部に電圧を印加しない場合
に強誘電体層の分極状態は、ＰｔとＴａ（或いは、Ｖ）
の仕事関数差（〜１．２ｅＶ）のために、図９に示すよ
うにＰ５にある。ここで、セルプレートを接地状態に
し、電荷蓄積部に印加する電圧を−１．５Ｖにすれば、
強誘電体層に印加される電圧が−０．３Ｖとなり、その
分極状態は図９に示されるＰ６になる。このＰ６とＰ５
の分極量の差により、２進法での１と０の認識が可能と
なる。
（１／２）Ｐmax を与える電圧を、セルプレートに印加
した状態で電荷の蓄積を行うので、Ｐ３の電荷とＰ４の
電荷を蓄積した後の電荷の保持時間が同様になるため、
安定動作が容易になる。次に、本発明の第４実施例につ
いて説明する。電荷蓄積部の基本的な構造は、第１実施
例で示したものと同様であるが、この第４実施例では、
上部電極をＴａ（タンタル）、或いはＶ（バナジウム）
とする。この場合、電荷蓄積部に電圧を印加しない場合
に強誘電体層の分極状態は、ＰｔとＴａ（或いは、Ｖ）
の仕事関数差（〜１．２ｅＶ）のために、図９に示すよ
うにＰ５にある。ここで、セルプレートを接地状態に
し、電荷蓄積部に印加する電圧を−１．５Ｖにすれば、
強誘電体層に印加される電圧が−０．３Ｖとなり、その
分極状態は図９に示されるＰ６になる。このＰ６とＰ５
の分極量の差により、２進法での１と０の認識が可能と
なる。
【００１９】このように、第４実施例によれば、電荷蓄
積部に電荷量Ｐ６を蓄積する操作に伴い、電荷蓄積部の
リーク電流を減少させることができるので、Ｐ６を保持
する時間が長くなり、電荷の再蓄積の時間間隔を長くす
ることができる。次に、本発明の第５実施例について説
明する。図１０は本発明を不揮発性トランジスタに適用
した実施例を示す図である。
積部に電荷量Ｐ６を蓄積する操作に伴い、電荷蓄積部の
リーク電流を減少させることができるので、Ｐ６を保持
する時間が長くなり、電荷の再蓄積の時間間隔を長くす
ることができる。次に、本発明の第５実施例について説
明する。図１０は本発明を不揮発性トランジスタに適用
した実施例を示す図である。
【００２０】この図において、２１はＳｉ基板（ｐ
型）、２２はｎ+ 拡散層、２３は酸化Ｓｉ層、２４は導
電性多結晶Ｓｉ層、２５はバリアメタル層、２６は下部
電極（Ｐｔ層）、２７は強誘電体層、２８は上部電極、
２９はワード線、３０は導電性多結晶Ｓｉ層、３１は層
間酸化Ｓｉ層である。まず、Ｓｉ基板（ｐ型）２１の中
にｎ＋拡散層２２を形成し、Ｓｉ基板２１の上に形成さ
れた酸化Ｓｉ層２３の上の導電性多結晶Ｓｉ膜２４上の
バリア層２５上の下部電極２６上に、第１実施例で示し
た元素よりなる強誘電体層２７を形成する。その後、上
部電極２８を形成し、図２に示すように、化学的エッチ
ングにより成型を行う。
型）、２２はｎ+ 拡散層、２３は酸化Ｓｉ層、２４は導
電性多結晶Ｓｉ層、２５はバリアメタル層、２６は下部
電極（Ｐｔ層）、２７は強誘電体層、２８は上部電極、
２９はワード線、３０は導電性多結晶Ｓｉ層、３１は層
間酸化Ｓｉ層である。まず、Ｓｉ基板（ｐ型）２１の中
にｎ＋拡散層２２を形成し、Ｓｉ基板２１の上に形成さ
れた酸化Ｓｉ層２３の上の導電性多結晶Ｓｉ膜２４上の
バリア層２５上の下部電極２６上に、第１実施例で示し
た元素よりなる強誘電体層２７を形成する。その後、上
部電極２８を形成し、図２に示すように、化学的エッチ
ングにより成型を行う。
【００２１】ここで、強誘電体層２７の抗電荷をＥｃ、
膜厚をｄとする。下部電極２６はＰｔ層で形成する。こ
れに対して、上部電極２８には仕事関数がＰｔの仕事関
数に比してＥｃとｄの積から求められる電圧の値よりも
小さくない材料を用いる。例えば、Ｅｃが３０ｋＶ／ｃ
ｍでｄが２００ｎｍの場合は、上部電極２．８にＰｔと
の仕事関数差が０．３Ｖ程度であるＲｕを用いるように
する。
膜厚をｄとする。下部電極２６はＰｔ層で形成する。こ
れに対して、上部電極２８には仕事関数がＰｔの仕事関
数に比してＥｃとｄの積から求められる電圧の値よりも
小さくない材料を用いる。例えば、Ｅｃが３０ｋＶ／ｃ
ｍでｄが２００ｎｍの場合は、上部電極２．８にＰｔと
の仕事関数差が０．３Ｖ程度であるＲｕを用いるように
する。
【００２２】このような素子に対して、セルの選択を上
部電極に接続されたワード線により、上部電極２８と下
部電極２６の仕事関数の差の絶対値の−２倍以下の電圧
で行う。上記のようにＰｔ層とＲｕを用いた場合には、
−０．６Ｖ以下の電圧でワード線によるセルの選択を行
うようにする。このように、第５実施例によれば、ｎチ
ャンネル型の不揮発性トランジスタに用いる強誘電体層
の上部電極を、下部電極よりも仕事関数の小さい材料で
形成したので、ワード線によるセルの選択時に生じる、
強誘電体の反転を防止することができ、不揮発性を維持
することが可能となる。
部電極に接続されたワード線により、上部電極２８と下
部電極２６の仕事関数の差の絶対値の−２倍以下の電圧
で行う。上記のようにＰｔ層とＲｕを用いた場合には、
−０．６Ｖ以下の電圧でワード線によるセルの選択を行
うようにする。このように、第５実施例によれば、ｎチ
ャンネル型の不揮発性トランジスタに用いる強誘電体層
の上部電極を、下部電極よりも仕事関数の小さい材料で
形成したので、ワード線によるセルの選択時に生じる、
強誘電体の反転を防止することができ、不揮発性を維持
することが可能となる。
【００２３】次に、本発明の第６実施例について説明す
る。図１１は本発明をｐチャンネル型の不揮発性トラン
ジスタに適用した実施例を示す図である。この図におい
て、４１はＳｉ基板（ｎ型）、４２はｐ+ 拡散層、４３
は酸化Ｓｉ層、４４は導電性多結晶Ｓｉ層、４５はバリ
アメタル層、４６は下部電極、４７は強誘電体層、４８
は上部電極（Ｐｔ層）、４９はワード線、５０は導電性
多結晶Ｓｉ層、５１は層間酸化Ｓｉ層である。
る。図１１は本発明をｐチャンネル型の不揮発性トラン
ジスタに適用した実施例を示す図である。この図におい
て、４１はＳｉ基板（ｎ型）、４２はｐ+ 拡散層、４３
は酸化Ｓｉ層、４４は導電性多結晶Ｓｉ層、４５はバリ
アメタル層、４６は下部電極、４７は強誘電体層、４８
は上部電極（Ｐｔ層）、４９はワード線、５０は導電性
多結晶Ｓｉ層、５１は層間酸化Ｓｉ層である。
【００２４】まず、ｎ型Ｓｉ基板４１の中にｐ+ 拡散層
４２を形成し、Ｓｉ基板４１上に形成された酸化Ｓｉ層
４３の上の導電性多結晶Ｓｉ層４４の上バリアメタル層
４５の上の下部電極４６上に、第１実施例で示した元素
よりなる強誘電体層４７を形成する。その後、上部電極
４８を形成し、化学的エッチングにより成型を行う。こ
こで、強誘電体層４７の抗電界をＥｃ、膜厚をｄとす
る。
４２を形成し、Ｓｉ基板４１上に形成された酸化Ｓｉ層
４３の上の導電性多結晶Ｓｉ層４４の上バリアメタル層
４５の上の下部電極４６上に、第１実施例で示した元素
よりなる強誘電体層４７を形成する。その後、上部電極
４８を形成し、化学的エッチングにより成型を行う。こ
こで、強誘電体層４７の抗電界をＥｃ、膜厚をｄとす
る。
【００２５】上部電極４８はＰｔ層で形成する。これに
対して、下部電極４６の仕事関数がＰｔの仕事関数に比
してＥｃとｄの積から求められる電圧の値よりも小さく
ない材料を用いる。例えば、Ｅｃが３０ｋＶ／ｃｍでｄ
が２００ｎｍの場合は、上部電極４８にＰｔとの仕事関
数差が０．３Ｖ程度であるＲｕを用いるようにする。こ
のような素子に対して、セルの選択を上部電極に接続さ
れたワード線により、上部電極４８と下部電極４６の仕
事関数の差の絶対値の２倍以下の電圧で行う。上記のよ
うにＰｔ層とＲｕを用いた場合には、０．６Ｖ以下の電
圧でワード線によるセルの選択を行う。
対して、下部電極４６の仕事関数がＰｔの仕事関数に比
してＥｃとｄの積から求められる電圧の値よりも小さく
ない材料を用いる。例えば、Ｅｃが３０ｋＶ／ｃｍでｄ
が２００ｎｍの場合は、上部電極４８にＰｔとの仕事関
数差が０．３Ｖ程度であるＲｕを用いるようにする。こ
のような素子に対して、セルの選択を上部電極に接続さ
れたワード線により、上部電極４８と下部電極４６の仕
事関数の差の絶対値の２倍以下の電圧で行う。上記のよ
うにＰｔ層とＲｕを用いた場合には、０．６Ｖ以下の電
圧でワード線によるセルの選択を行う。
【００２６】このように、第６実施例を用いれば、ｐチ
ャネル型の不揮発性トランジスタに用いる強誘電体層の
上部電極を、下部電極よりも仕事関数の大きい材料で形
成したので、ワード線によるセルの選択時に生じる、強
誘電体の反転を防止することができ、不揮発性を維持す
ることが可能となる。次に、本発明の第７実施例につい
て説明する。
ャネル型の不揮発性トランジスタに用いる強誘電体層の
上部電極を、下部電極よりも仕事関数の大きい材料で形
成したので、ワード線によるセルの選択時に生じる、強
誘電体の反転を防止することができ、不揮発性を維持す
ることが可能となる。次に、本発明の第７実施例につい
て説明する。
【００２７】図１２は本発明をｎウェル分離のＣＭＯＳ
不揮発性トランジスタに適用した実施例を示す図であ
る。この図において、６１はＳｉ基板（ｐ型）、６２は
ｐ型Ｓｉ基板６１に形成したｎ+ 拡散層、６３はｐチャ
ネル型トランジスタを形成するためのｎウェル層、６４
はｎウェル層中に形成したｐ+ 拡散層、６５は酸化Ｓｉ
層、６６は導電性多結晶Ｓｉ層、６７はバリアメタル
層、６８は強誘電体層の下部電極、６９は強誘電体層、
７０はｎチャネル型トランジスタ側の強誘電体層の上部
電極、７１はｐチャネル型トランジスタ側の強誘電体層
の上部電極である。
不揮発性トランジスタに適用した実施例を示す図であ
る。この図において、６１はＳｉ基板（ｐ型）、６２は
ｐ型Ｓｉ基板６１に形成したｎ+ 拡散層、６３はｐチャ
ネル型トランジスタを形成するためのｎウェル層、６４
はｎウェル層中に形成したｐ+ 拡散層、６５は酸化Ｓｉ
層、６６は導電性多結晶Ｓｉ層、６７はバリアメタル
層、６８は強誘電体層の下部電極、６９は強誘電体層、
７０はｎチャネル型トランジスタ側の強誘電体層の上部
電極、７１はｐチャネル型トランジスタ側の強誘電体層
の上部電極である。
【００２８】ここで、下部電極６８及びｐチャネル型ト
ランジスタ側の上部電極７１にＰｔ層を用い、ｎチャネ
ル型トランジスタ側の上部電極７０に第５実施例で用い
たものと同様のものを用いる。強誘電体層６９及び上部
電極７０に接続されるワード線によるセルの選択は、強
誘電体層６９の仕事関数と下部電極６８の仕事関数の差
の絶対値の−１倍以下の電圧で行う。これにより、ｎチ
ャネル側、ｐチャネル側どちらのトランジスタも、ワー
ド線によるセルの選択動作により不揮発性が失われるこ
となく、安定動作させることが可能になる。
ランジスタ側の上部電極７１にＰｔ層を用い、ｎチャネ
ル型トランジスタ側の上部電極７０に第５実施例で用い
たものと同様のものを用いる。強誘電体層６９及び上部
電極７０に接続されるワード線によるセルの選択は、強
誘電体層６９の仕事関数と下部電極６８の仕事関数の差
の絶対値の−１倍以下の電圧で行う。これにより、ｎチ
ャネル側、ｐチャネル側どちらのトランジスタも、ワー
ド線によるセルの選択動作により不揮発性が失われるこ
となく、安定動作させることが可能になる。
【００２９】このように、第７実施例によれば、ｎチャ
ネル型、及びｐチャネル型の不揮発性トランジスタにお
いて、その不揮発性を失うことなく、セルの選択が行え
るようになるため、ＣＭＯＳ型の不揮発性トランジスタ
を安定に動作させることが可能になる。なお、本発明は
上記実施例に限定されるものではなく、本発明の趣旨に
基づいて種々の変形が可能であり、これらを本発明の範
囲から排除するものではない。
ネル型、及びｐチャネル型の不揮発性トランジスタにお
いて、その不揮発性を失うことなく、セルの選択が行え
るようになるため、ＣＭＯＳ型の不揮発性トランジスタ
を安定に動作させることが可能になる。なお、本発明は
上記実施例に限定されるものではなく、本発明の趣旨に
基づいて種々の変形が可能であり、これらを本発明の範
囲から排除するものではない。
【００３０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、例えば、強誘電体
を電荷蓄積部の絶縁層に用いた場合に下部電極をＰｔ、
上部電極をＲｅのように異なる２種類の電極を用いるこ
とにより、内在電圧を生成することが可能になるので、
メモリ動作電圧（Ｖｃｃ）で駆動した場合には、強誘電
体を分極反転させることなく、強誘電体層が蓄積できる
最大限の電荷量をメモリ動作に用いることが可能にな
る。
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、例えば、強誘電体
を電荷蓄積部の絶縁層に用いた場合に下部電極をＰｔ、
上部電極をＲｅのように異なる２種類の電極を用いるこ
とにより、内在電圧を生成することが可能になるので、
メモリ動作電圧（Ｖｃｃ）で駆動した場合には、強誘電
体を分極反転させることなく、強誘電体層が蓄積できる
最大限の電荷量をメモリ動作に用いることが可能にな
る。
【００３１】また、強誘電体の分極反転を伴わないの
で、強誘電体層のスイッチングによる電気的特性の劣化
（分極量の低下）を防ぐことが可能になる。さらに、セ
ルプレートに（１／２）Ｖｃｃの電圧を印加した状態で
電荷の蓄積を行うことになるので、蓄積電荷量の基準を
与えるレファレンスセルが省略でき、より高集積化が可
能になる。
で、強誘電体層のスイッチングによる電気的特性の劣化
（分極量の低下）を防ぐことが可能になる。さらに、セ
ルプレートに（１／２）Ｖｃｃの電圧を印加した状態で
電荷の蓄積を行うことになるので、蓄積電荷量の基準を
与えるレファレンスセルが省略でき、より高集積化が可
能になる。
【００３２】（２）請求項２記載の発明によれば、（１
／２）Ｐmax を与える電圧を、セルプレートに印加した
状態で電荷の蓄積を行うので、Ｐ３の電荷とＰ４の電荷
を蓄積した後の電荷の保持時間が同様になるため、安定
動作が容易になる。 （３）請求項３記載の発明によれば、電荷蓄積部に分極
Ｐ６を蓄積する操作に伴い、電荷蓄積部のリーク電流を
減少させることができるので、Ｐ６を保持する時間が長
くなり、電荷の再蓄積の時間間隔を長くすることができ
る。
／２）Ｐmax を与える電圧を、セルプレートに印加した
状態で電荷の蓄積を行うので、Ｐ３の電荷とＰ４の電荷
を蓄積した後の電荷の保持時間が同様になるため、安定
動作が容易になる。 （３）請求項３記載の発明によれば、電荷蓄積部に分極
Ｐ６を蓄積する操作に伴い、電荷蓄積部のリーク電流を
減少させることができるので、Ｐ６を保持する時間が長
くなり、電荷の再蓄積の時間間隔を長くすることができ
る。
【００３３】（４）請求項４記載の発明によれば、ｎチ
ャンネル型の不揮発性トランジスタに用いる強誘電体層
の上部電極を、下部電極よりも仕事関数の小さい材料で
形成したので、ワード線によるセルの選択時に生じる、
強誘電体の反転を防止することができ、不揮発性を維持
することが可能となる。 （５）請求項５記載の発明によれば、ｐチャネル型の不
揮発性トランジスタに用いる強誘電体層の上部電極を、
下部電極よりも仕事関数の大きい材料で形成したので、
ワード線によるセルの選択時に生じる、強誘電体の反転
を防止することができ、不揮発性を維持することが可能
となる。
ャンネル型の不揮発性トランジスタに用いる強誘電体層
の上部電極を、下部電極よりも仕事関数の小さい材料で
形成したので、ワード線によるセルの選択時に生じる、
強誘電体の反転を防止することができ、不揮発性を維持
することが可能となる。 （５）請求項５記載の発明によれば、ｐチャネル型の不
揮発性トランジスタに用いる強誘電体層の上部電極を、
下部電極よりも仕事関数の大きい材料で形成したので、
ワード線によるセルの選択時に生じる、強誘電体の反転
を防止することができ、不揮発性を維持することが可能
となる。
【００３４】〔６〕請求項６記載の発明によれば、ｎチ
ャネル型、及びｐチャネル型の不揮発性トランジスタに
おいて、その不揮発性を失うことなく、セルの選択が行
えるようになるため、ＣＭＯＳ型の不揮発性トランジス
タを安定に動作させることが可能になる。
ャネル型、及びｐチャネル型の不揮発性トランジスタに
おいて、その不揮発性を失うことなく、セルの選択が行
えるようになるため、ＣＭＯＳ型の不揮発性トランジス
タを安定に動作させることが可能になる。
【図１】本発明の第１実施例を示すＤＲＡＭの電荷蓄積
部の工程断面図である。
部の工程断面図である。
【図２】本発明の実施例を示すＤＲＡＭで用いられるＶ
ｃｃ／２の動作を電荷蓄積部で行った場合の電界強度に
対する電荷量を示す図である。
ｃｃ／２の動作を電荷蓄積部で行った場合の電界強度に
対する電荷量を示す図である。
【図３】スイッチング回数に対する不揮発分極量を示す
図である。
図である。
【図４】Ｖｃｃの動作を電荷蓄積部で行った場合の電界
強度に対する電荷量を示す図である。
強度に対する電荷量を示す図である。
【図５】ヒステリシス特性を有する強誘電体薄膜を形成
した場合の電界強度に対する電荷量を示す図である。
した場合の電界強度に対する電荷量を示す図である。
【図６】図５におけるヒステリシス特性中における履歴
を示す上部電極への印加に対する電荷量を示す図であ
る。
を示す上部電極への印加に対する電荷量を示す図であ
る。
【図７】本発明の第２実施例における電荷の蓄積を示す
上部電極への印加に対する電荷量を示す図である。
上部電極への印加に対する電荷量を示す図である。
【図８】本発明の第３実施例における電荷の蓄積を示す
上部電極への印加に対する電荷量を示す図である。
上部電極への印加に対する電荷量を示す図である。
【図９】本発明の第４実施例における電荷の蓄積を示す
上部電極への印加に対する電荷量を示す図である。
上部電極への印加に対する電荷量を示す図である。
【図１０】本発明を不揮発性トランジスタに適用した実
施例を示す図である。
施例を示す図である。
【図１１】本発明をｐチャンネル型の不揮発性トランジ
スタに適用した実施例を示す図である。
スタに適用した実施例を示す図である。
【図１２】本発明をｎウェル分離のＣＭＯＳ不揮発性ト
ランジスタに適用した実施例を示す図である。
ランジスタに適用した実施例を示す図である。
１１ Ｓｉ基板 １２ 拡散層 １３ 層間絶縁層 １４ Ｓｉプラグ層 １５ バリア層 １６，４６，６８ 下部電極 １７ 電荷蓄積部の強誘電体層（絶縁層） １８，２８，４８，７０，７１ 上部電極 １９ サイドウォール ２１，６１ Ｓｉ基板（ｐ型） ２２，６２ ｎ+ 拡散層 ２３，４３，６５ 酸化Ｓｉ層 ２４，４４，６６ 導電性多結晶Ｓｉ層 ２５，４５，６７ バリアメタル層 ２６ 下部電極（Ｐｔ層） ２７，４７，６９ 強誘電体層 ２９，４９ ワード線 ３０，５０ 導電性多結晶Ｓｉ層 ３１，５１ 層間酸化Ｓｉ層 ４１ Ｓｉ基板（ｎ型） ４２，６４ ｐ+ 拡散層 ４８ 上部電極（Ｐｔ層） ６３ ｎウェル層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 29/788 29/792
Claims (6)
- 【請求項１】 強誘電体を電荷蓄積部の絶縁層に用い、
前記電荷蓄積部の上下電極を異なる２種類の金属で形成
し、内在電圧を発生させ、前記強誘電体を分極反転させ
ることなく、１／２のメモリ動作電圧で駆動するように
したことを特徴とする半導体記憶装置。 - 【請求項２】 強誘電体を電荷蓄積部の絶縁層に用い、
前記電荷蓄積部の上下電極を異なる２種類の金属で形成
し、内在電圧を発生させ、前記強誘電体を分極反転させ
ることなく、セルプレートに最大電圧印加時の分極量の
１／２を与える電圧を印加し、駆動するようにしたこと
を特徴とする半導体記憶装置。 - 【請求項３】 強誘電体を電荷蓄積部の絶縁層に用い、
前記電荷蓄積部の上下電極を仕事関数差が１．２ｅＶ程
度の異なる２種類の金属で形成し、内在電圧を発生さ
せ、前記強誘電体を分極反転させることなく、負のメモ
リ動作電圧で駆動するようにしたことを特徴とする半導
体記憶装置。 - 【請求項４】 強誘電体を電荷蓄積部の絶縁層に用い、
前記電荷蓄積部の上部電極を下部電極よりも仕事関数が
小さい材料で形成し、内在電圧を発生させ、前記強誘電
体を分極反転させることなく、駆動するようにしたこと
を特徴とするｎ型の不揮発性半導体記憶装置。 - 【請求項５】 強誘電体を電荷蓄積部の絶縁層に用い、
前記電荷蓄積部の上部電極を下部電極よりも仕事関数が
大きい材料で形成し、内在電圧を発生させ、前記強誘電
体を分極反転させることなく、駆動するようにしたこと
を特徴とするｐ型の不揮発性半導体記憶装置。 - 【請求項６】 強誘電体を電荷蓄積部の絶縁層に用い、
ｎ型トランジスタ部では前記電荷蓄積部の上部電極を下
部電極よりも仕事関数が小さい材料で形成し、ｐ型トラ
ンジスタ部では前記電荷蓄積部の上部電極を下部電極よ
りも仕事関数が大きい材料で形成することを特徴とする
ＣＭＯＳの不揮発性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9033857A JPH10229170A (ja) | 1997-02-18 | 1997-02-18 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9033857A JPH10229170A (ja) | 1997-02-18 | 1997-02-18 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10229170A true JPH10229170A (ja) | 1998-08-25 |
Family
ID=12398185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9033857A Pending JPH10229170A (ja) | 1997-02-18 | 1997-02-18 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10229170A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6285946B1 (en) | 1997-11-03 | 2001-09-04 | Robert Bosch Gmbh | Method and device for controlling a drive unit of a vehicle |
-
1997
- 1997-02-18 JP JP9033857A patent/JPH10229170A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6285946B1 (en) | 1997-11-03 | 2001-09-04 | Robert Bosch Gmbh | Method and device for controlling a drive unit of a vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3264506B2 (ja) | 強誘電体不揮発性記憶装置 | |
| JP3287460B2 (ja) | 電界効果トランジスタ | |
| US6646906B2 (en) | Methods of reading ferroelectric memory cells | |
| US20050169054A1 (en) | SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators | |
| JPH05226670A (ja) | 不揮発性半導体記憶装置 | |
| KR20020035616A (ko) | 강유전성 트랜지스터 | |
| US7655520B2 (en) | Non-volatile memory having three states and method for manufacturing the same | |
| JP3098629B2 (ja) | 強誘電体トランジスタ、それを用いた半導体記憶デバイス、半導体応用機器及び人工知能システム | |
| KR0178817B1 (ko) | 상보형 금속 산화 반도체 인버터 저장 셀을 가진 반도체 메모리 장치 | |
| JP3299837B2 (ja) | 半導体記憶装置 | |
| JPH11145411A (ja) | 強誘電体層を用いた半導体メモリ | |
| JP3944451B2 (ja) | メモリセルの強誘電体トランジスタから状態を読み出す、および、強誘電体トランジスタに状態を格納する方法、ならびに、メモリマトリックス | |
| US6894330B2 (en) | Memory configuration and method for reading a state from and storing a state in a ferroelectric transistor | |
| JP3131340B2 (ja) | 強誘電体記憶素子 | |
| US6574131B1 (en) | Depletion mode ferroelectric memory device and method of writing to and reading from the same | |
| JPH10229170A (ja) | 半導体記憶装置 | |
| JP3320474B2 (ja) | 半導体記憶装置 | |
| JP2000349251A (ja) | 半導体装置 | |
| JPH0897386A (ja) | 半導体不揮発性メモリセル及びその動作方法 | |
| JPH08273373A (ja) | 半導体記憶装置とその動作方法 | |
| JP3541749B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH05135570A (ja) | 不揮発性半導体記憶装置 | |
| KR0183878B1 (ko) | 강유전체 트랜지스터 스토리지 셀로 형성된 반도체 메모리장치 및 그 제조방법 | |
| JPH07335770A (ja) | 電界効果トランジスタ | |
| JP4459335B2 (ja) | 強誘電体トランジスタ型不揮発性記憶素子とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |