JPH10223802A - ボール・グリッド・アレイ型半導体パッケージの外部出力バンプ、およびその形成方法 - Google Patents

ボール・グリッド・アレイ型半導体パッケージの外部出力バンプ、およびその形成方法

Info

Publication number
JPH10223802A
JPH10223802A JP9032920A JP3292097A JPH10223802A JP H10223802 A JPH10223802 A JP H10223802A JP 9032920 A JP9032920 A JP 9032920A JP 3292097 A JP3292097 A JP 3292097A JP H10223802 A JPH10223802 A JP H10223802A
Authority
JP
Japan
Prior art keywords
external output
concave portion
semiconductor package
grid array
output bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9032920A
Other languages
English (en)
Inventor
Yoshihiro Hojo
義弘 北城
Fumitaka Sato
文孝 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jtekt Column Systems Corp
Original Assignee
Fuji Kiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Kiko Co Ltd filed Critical Fuji Kiko Co Ltd
Priority to JP9032920A priority Critical patent/JPH10223802A/ja
Publication of JPH10223802A publication Critical patent/JPH10223802A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】ボール・グリッド・アレイ型半導体パッケージ
の外部出力バンプにおいて、バンプ形成用の凹状部が深
くとも、半田ボール等を充填・溶融してパッド部へ接合
する際に発生するガス等の抜けをよくして、ブローホー
ルが発生させず、外部出力バンプとパッド部との接続の
信頼性を高め、歩留りを向上させる。 【解決手段】ボール・グリッド・アレイ型半導体パッケ
ージの外部出力バンプにおいて、基材２の片面上に形成
した外部出力バンプ形成用の凹状部６が、内周部の少な
くとも１箇所にガス抜き用縦凹条７を有し、かつ凹状部
６から充填または塗付した半田ボール等８が、縦凹条７
からガス等を抜いた状態でパッド部５に溶融・接合して
形成された外部出力バンプ。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ボール・グリッド
・アレイ型半導体パッケージの外部出力バンプ、および
その形成方法に関するものである。詳しくは、プリント
基板に形成した外部出力バンプ形成用の凹状部内に、半
田ボール等（半田ボール以外に半田ペーストを含む）を
充填してパッド部へ溶融・接合する際に、そこで発生し
たガス等が容易に抜け出し、半田ボール等を実装時の接
続信頼性を向上させた、ボール・グリッド・アレイ型半
導体パッケージの外部出力バンプ、およびその形成方法
に係るものである。
【０００２】
【従来の技術】ボール・グリッド・アレイは、半導体チ
ップとプリント基板とを接続する技術の一つとして、近
時急速に普及している。これは、Ｊｏｈｎ Ｈ．Ｌａｕ
編「Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ Ｔｅｃｈｎｏｌ
ｏｇｙ」（ＭｃＧｒａｗ−Ｈｉｌｌ，Ｉｎｃ．発行，１
９９５年）に詳しいが、基材の片面に回路と連続したパ
ッド部を格子点状に設け、このパッドに外部出力バンプ
として半田ボール等を実装しておき、該プリント基板を
マザーボードと称される別のプリント基板への接続を図
るようにしたものである。
【０００３】このボール・グリッド・アレイ型半導体パ
ッケージは一般に、例えば上記刊行物や本願発明を示す
図１ないし図３からも明らかな如く、絶縁性基材２に回
路４を形成し（両面に回路を形成したものではスルホー
ル等１３で接続しておく）、該基材２の片面に実装した
半導体チップ１０に上記各回路４をボンディングワイヤ
ー１２等で電気的に接続し、それをモールド樹脂１１に
て封止すると共に、他面に上記回路４に連続したパッド
部５を格子点状に配列し、該パッド部５に半田ボール等
８を実装して外部出力バンプ９を形成してある。これ
を、マザーボード１としての別のプリント基板に、上記
バンプ９にて電気的に接続するものである（ここでの図
面符号は本願発明のものと共通させてある）。
【０００４】上記のボール・グリッド・アレイ型半導体
パッケージにおいて、外部出力バンプ９となる半田ボー
ル等８の実装は、基材２上で回路４に接続したパッド部
５が露出する如く、外部出力バンプ形成用の凹状部６を
形成しておき、該凹状部６内に半田ボール等８を充填ま
たは塗布して溶融し、上記パッド部５と接合させてい
る。この凹状部６の形状は、横断面ほぼ円形状であって
（例えば上記刊行物の第３２頁参照）、大きさは通常
０．２乃至０．８ｍｍ程度の内径を有し、深さは通常４
０μｍ程度のものが多い。
【０００５】そして、上記で半田ボール等８を実装する
ための外部出力バンプ形成用の凹状部６の形成は、次の
ように行われている。その第１は、基材２の絶縁層を、
他面からパッド部５が露出する如くにドリル加工・金型
加工またはレーザー加工等より開口させ、この開口部を
半田ボール等８を実装する外部出力バンプ形成用の凹状
部６とするものである（例えば図１参照）。
【０００６】また第２は、基材２にソルダーレジスト３
を塗布して、パッド部５だけが露出するように開口させ
ておき、その開口部を半田ボール等８を実装する外部出
力バンプ形成用の凹状部６とするものである（例えば図
２・図３参照）。
【０００７】
【発明が解決しようとする課題】ところで、上記バンプ
形成用の凹状部６内へ半田ボール等８を実装するには、
上記の如く凹状部６から露出したパッド部５に、予めフ
ラックスを塗布した後、該凹状部６から半田ボール等８
を充填または塗布し、リフローして溶融することで、パ
ッド部５に接合させている。
【０００８】しかし、上記凹状部６が開口された基材２
の絶縁層やソルダーレジスト３が、実装時のハンドリン
グの都合および反り防止上から厚くなる傾向にあり、半
田ボール等８を接合させるパッド部５がより深い所に位
置するようになっている。そのため、該凹状部６内に半
田ボール等８を充填または塗布し溶融させた際に、その
内部にあった空気やそこで発生したガス等（以下ガス等
という）が、横断面円形状で深い凹状部６から抜け出し
難くなり、ブローホールが生じて、形成される外部出力
バンプ９の接合が粗になっている。
【０００９】その結果、従来のボール・グリッド・アレ
イ型半導体パッケージの外部出力バンプは、パッド部と
の接続の信頼性が低下し、歩留りも悪くなる、という問
題点が生じている。
【００１０】本発明は、上記従来のボール・グリッド・
アレイ型半導体パッケージの外部出力バンプがもつ問題
点を解決することを課題としたものである。即ち本発明
の目的は、外部出力バンプ形成用の凹状部が深くても、
半田ボール等を溶融・接合する際に発生するガスの抜け
がよく、ブローホールの発生を無くし、外部出力バンプ
とパッド部との接続の信頼性を高め、歩留りを向上させ
ることにある。
【００１１】
【課題を解決するための手段】
Ａ 本発明に係るボール・グリッド・アレイ型半導体パ
ッケージの外部出力バンプは、基材２の片面に形成した
外部出力バンプ形成用の凹状部６が、内周部の少なくと
も一部にガス抜き用縦凹条７を有し、かつ凹状部６から
充填または塗付した半田ボール等８が、縦凹条７からガ
ス等１４を抜いた状態でパッド部５上に溶融・接合され
て形成されたものである。
【００１２】Ｂ 本発明に係るボール・グリッド・アレ
イ型半導体パッケージの外部出力バンプの形成方法は、
基材２の片面に形成した外部出力バンプ形成用の凹状部
６に、予め内周部の少なくとも一部にガス抜き用縦凹条
７を形成しておき、上記凹状部６から充填または塗付し
た半田ボール等８をリフローして溶融し、その際に発生
するガス等１４を上記縦凹条７から逃げ出させ、半田ボ
ール等８にブローホールを生じさせることなくパッド部
５へ接合させ、外部出力バンプ９を形成するようにした
ものである。
【００１３】
【発明の実施の形態】
イ）上記の構成において、外部出力バンプ形成用の凹状
部６の形成は、回路４やそれに接続したパッド部５を有
する基材２を、他面からパッド部５が露出する如くに、
絶縁層を金型加工またはレーザー加工、あるいはドリル
加工等より開口させて、この開口部を外部出力バンプ形
成用の凹状部６とすればよい（例えば図４参照）。
【００１４】しかしそれに限らず、回路４やそれに接続
したパッド部５を有する基材２に、ソルダーレジスト３
を塗布して、パッド部５だけが露出するように一部を開
口させておき、該開口部を外部出力バンプ形成用の凹状
部６としてもよい（例えば図５参照）。
【００１５】上記基材２の絶縁層は、例えばポリイミド
樹脂またはガラスエポキシ樹脂等の有機材料を用いたも
のが望ましい。またソルダーレジスト３は、例えば感光
性エポキシ樹脂を用いればよい。
【００１６】上記の外部出力バンプ形成用の凹状部６
は、通常は横断面ほぼ円形状であり、その内径は０．２
乃至０．８ｍｍ程度、また該凹状部６の深さ換言すれば
絶縁層の厚みは４０μｍ以上、ソルダーレジスト３の厚
みは２０μｍ以上となるようにしておくのがよい。
【００１７】上記凹状部６の内周部に形成のガス抜き用
縦凹条７は、凹状部６と連通する如く同じ深さに形成し
たもので、内周部の少なくとも１か所に形成してある。
その数は１箇所だけでもよいが（例えば図４ないし図１
１参照）、形成された外部出力バンプ９の形状が歪むの
を防止するために、２箇所以上に形成することが望まし
い。その場合はほぼ円形状の凹状部６の内周部の中心を
通る線対称位置に２箇所以上を形成したり（例えば図１
２参照）、点対称箇所に数個以上を形成したりするのが
よい（例えば図１３参照）。
【００１８】また該縦凹条７の形状は、横断面がほぼ円
形状の凹状部６に続く４角形状でよいが（例えば図８・
図１０・図１２・図１３参照）、それに限るものではな
く、図示は省略するが、例えば横断面三角形状でもよい
し、半円形状その他の形状でもよい。
【００１９】上記凹状部６および縦凹条７は、いずれも
基材２上でパッド部５の大きさの範囲内に含まれるよう
にしておくのがよい（例えば図８・図１２・図１３参
照）。上記縦凹条７の形成は、凹状部６を形成と同時ま
たはその後に、金型加工またはレーザー加工、あるいは
ドリル加工等より形成するのがよい。
【００２０】上記で半田ボール等８とは、凹状部６へ充
填する半田ボールでもよいが、それに限らず凹状部６か
らパッド部５へ塗布する半田ペーストの場合を含む。ま
た上記凹状部６は、半導体チップ１０の搭載面と同一面
に形成したものでもよく（例えば図２参照）、半導体チ
ップ１０の搭載面と反対面に形成したものであってもよ
い（例えば図１・図３参照）。
【００２１】なお、ここでガス等１４とは、半田ボール
等８をリフローし溶融した際に発生するガス以外に、凹
状部６内にあった空気をも含む意味である。
【００２２】ロ）そして、このボール・グリッド・アレ
イ型半導体パッケージの外部出力バンプでは、その製造
工程中で外部出力バンプ形成用の凹状部６内に半田ボー
ル等８を充填または塗布し、リフローして溶融させた
際、そこで発生するガス等１４は、該凹状部６の内周部
に形成の１つ以上の縦凹条７から容易に抜け出させるこ
とができる（図９・図１１参照）
【００２３】そのため、該凹状部６内奥端に位置するパ
ッド部５へ、半田ボール等８が接合して形成された外部
出力バンプ９にはブローホールが生じず、接合が密にな
る。これにより、外部出力バンプ９とパッド部５の接続
の信頼性が向上したボール・グリッド・アレイ型半導体
パッケージが得られることなる。
【００２４】上記は特に凹状部６が深いもの、換言すれ
ば基材２の絶縁層が通常の４０μｍより厚く、また塗布
したソルダーレジスト３が通常の２０μｍより厚くて、
パッド部５が奥位置にあるボール・グリッド・アレイ型
半導体パッケージで有効となる。
【００２５】即ち、従来のものでは凹状部が深いと発生
したガス等１４が逃げ難いため、半田ボール８等を溶融
・接合して形成された外部出力バンプ９に、ブローホー
ルが生じて接合が粗になるため、パッド部５との接続の
信頼性に問題があった。しかしこの外部出力バンプで
は、該凹状部６が深くても発生したガス等１４は縦凹条
７から抜け出るので（上記図９・図１１参照）、ブロー
ホールが生じたりせず、形成された外部出力バンプ９は
接合が密になり、パッド部５との接続の信頼性が高く、
歩留りも向上している。
【００２６】なお、上記凹状部６の内周部に形成した縦
凹条７を、１個ではなく２個以上に形成したもの、例え
ば図１２で示す如く線対称位置に２個を形成したり、ま
たは図１３で示したように点対称位置に数個以上を形成
してあれば、半田ボール等８を充填または塗布し、リフ
ローして溶融して接合時に、バンプ９の形状が歪んだり
することが防止され、一層高品質なものが得られる。
【００２７】
【実施例】図１ないし図３は、本発明に係る外部出力バ
ンプ９をもつボール・グリッド・アレイ型半導体パッケ
ージの実施例を示すものであり、その内の図１と図３は
外部出力バンプ９が半導体チップ１０の搭載面と反対面
に形成されたものを示し、図２は外部出力バンプ９が半
導体チップ１０の搭載面と同一面に形成されたものを示
している。
【００２８】上記いずれのものも外部出力バンプ９は、
基材２に形成した外部出力バンプ形成用の凹状部６が、
その内周部の少なくとも１箇所にガス抜き用縦凹条７を
有して、その凹状部６内に充填または塗付し溶融した半
田ボール等８が、縦凹条７からガス等１４が抜かれた状
態で、パッド部５上に溶融・接合させたものである。
【００２９】図４・図６は、上記図１で示したボール・
グリッド・アレイ型半導体パッケージにおける外部出力
バンプ９を示す。ここでのプリント基板は、ポリイミド
（またはガラスエポキシ）樹脂を用いた基材２の片面
に、半導体チップ１０が搭載され、ボンディングワイヤ
ー１２で接続した回路４と、それに連続したパッド部５
が形成されている。
【００３０】そこへの外部出力バンプ９の形成は、まず
基材２の絶縁層を、回路４やバンプ部５を形成した面と
は反対側から、レーザー加工でバンプ部５まで達するよ
うに開口させて、外部出力形成用の凹状部６を形成して
おく。該凹状部６は横断面ほぼ円形状で（図８・図１０
参照）、その大きさはここでは内径０．６ｍｍ程度であ
り、またその際の凹状部６の深さは５０μｍとしてあ
る。
【００３１】上記の凹状部６の形成と同時に、該凹状部
６の内周部に続けてここでは１箇所に、ガス抜き用縦凹
条７を形成しておく。該縦凹条７は、凹状部６と同様に
バンプ部５まで達するように開口させておくもので、そ
の形状はここでは横断面が４角形状に形成してある。ま
た該縦凹条７の大きさは、ここでは凹状部６との関係で
その一辺を５０μｍ程度としてある。
【００３２】上記外部出力形成用の凹状部６から、予め
パッド部５にフラックスを塗布しておき、該凹状部６内
に半田ボール等８としてここでは半田ボールを充填さ
せ、それをリフローして溶融させる。
【００３３】上記の半田ボール等８をリフローして溶融
させた場合に、凹状部６内にあった空気やその際に発生
したガス等１４は、従来と異なり凹状部６に連通する如
く形成してある縦凹条７を通って抜け出す（図９参
照）。
【００３４】そのため、凹状部６内で溶融した半田ボー
ルは、ブローホールも生じず、パッド部５へ密に接合し
た外部出力バンプ９が形成されることになる（上記図４
・図６参照）。
【００３５】図５・図７は、上記図３で示したボール・
グリッド・アレイ型半導体パッケージにおける外部出力
バンプ９を示す。ここでのプリント基板は、片面に半導
体チップ１０が搭載され、ボンディングワイヤー１２で
接続された回路４と、その反対面の回路４とがスルホー
ル１３で接続され、該反対面の回路４に続いてパッド部
５が形成されている。
【００３６】ここへの外部出力バンプ９の形成は、基材
２にパッド部５の上から該パッド部５だけを露出する如
くソルダーレジスト３を塗付し、その開口部を外部出力
形成用の凹状部６とする（図１１参照）。該凹状部６は
横断面ほぼ円形状で、その大きさはここでは内径０．６
ｍｍ程度としてあり、またその際の凹状部６の深さはこ
こでは３０μｍ程度としてある。
【００３７】上記凹状部６の形成に続いて、該凹状部６
の内周部のソルダーレジスト３を、ここではレーザー加
工により１箇所を切り欠き、ガス抜き用縦凹条７を形成
しておく。該縦凹条７は、凹状部６と同様にバンプ部５
まで達するように開口させておくもので、ここではその
形状が横断面ほぼ４角形状に形成してあり、また該縦凹
条７の大きさは、ここでは一辺が５０μｍ程度にしてあ
る。
【００３８】その後、上記外部出力形成用の凹状部６か
ら、予めパッド部５にフラックスを塗布しておき、該凹
状部６内に半田ボール等としてここでは半田ボール８を
充填させ、それをリフローして溶融させる。
【００３９】上記の半田ボール等８をリフローして溶融
させた場合に、発生したガス等１４は、従来と異なり凹
状部６に連通する如く形成してある縦凹条７から容易に
抜け出すことになる（図１１参照）。
【００４０】そのため、凹状部６内で溶融した半田ボー
ル８にはブローホールが生じず、パッド部５へ密に接合
した外部出力バンプ９が形成されることになる（上記図
５・図７参照）。
【００４１】図１２は、上記図１で示したボール・グリ
ッド・アレイ型半導体パッケージにおける外部出力バン
プ用の凹状部６を示す。ここでは、凹状部６の内周部に
形成されたガス抜き用縦凹条７が、円形状の凹状部６の
中心を通る線の線対称位置に２箇所を形成したものであ
る。
【００４２】また図１３は、上記図１で示したボール・
グリッド・アレイ型半導体パッケージにおける外部出力
バンプ用の凹状部６を示す。ここでは、凹状部６の内周
部に形成されたガス抜き用縦凹条７が、円形状の凹状部
６の中心の点対称位置に８箇所を形成したものである。
【００４３】上記図１２および図１３で示した外部出力
バンプ用の凹状部６が、先の１箇所にだけ縦凹条７を形
成したものと異なる点は、ガス等１４が均等に抜け出す
ようにできると共に、形成された外部出力バンプ９の形
状が歪むことを防止できることである。
【００４４】なお、上記実施例で示した縦凹条７の数や
その横断面形状、各部の寸法等は例示であってこれに限
るものではないことは勿論である。
【００４５】
【発明の効果】以上で明らかな如く、本発明に係るボー
ル・グリッド・アレイ型半導体パッケージによれば、外
部出力バンプ形成用の凹状部が深くても、半田ボール等
を充填・溶融して接合する際に発生するガス等の抜けが
よくなり、ブローホールの発生を無くして、外部出力バ
ンプとパッド部との接続の信頼性を高め、歩留りを向上
させることができる。
【００４６】即ち、従来のボール・グリッド・アレイ型
半導体パッケージの外部出力バンプでは、外部出力バン
プ形成用の凹状部が深くなりパッド部がより深い所に位
置すると、半田ボール等を充填しリフローして溶融させ
た際に、発生したガス等の抜けが悪くなってブローホー
ルが発生してパッド部との接合が粗になり、外部出力バ
ンプとパット部との接続の信頼性が低下した。
【００４７】これに対して、本願発明のボール・グリッ
ド・アレイ型半導体パッケージ外部出力バンプでは、外
部出力バンプ形成用の凹状部が内周部の少なくとも１箇
所にガス抜き用の縦凹条を有し、該凹状部から半田ボー
ル等を充填または塗付・溶融して形成されており、ガス
等を縦凹条から抜け出させた状態でパッド部に接合され
ている。
【００４８】そのため、この外部出力バンプによれば、
実装時のハンドリングの都合および反り防止上から絶縁
層やソルダーレジストが厚くなり、深い凹状部の底にパ
ッド部があるものでも、半田ボール等を溶融時に発生し
たガス等は縦凹条から容易に抜け出させることができ、
ブローホールか生じず、外部出力バンプをパッド部に密
に接合することができる。したがって、この外部出力バ
ンプをもつボール・グリッド・アレイ型半導体パッケー
ジでは、外部出力バンプとパッド部接続の信頼性が高
く、歩留りも向上できている。
【００４９】なお、外部出力バンプ形成用の凹状部の内
周部に、線対称または点対称位置に２個以上の縦凹条を
形成したものでは、半田ボール等を充填・溶融・接合し
た際にバンプ部の形状が歪まず、一層良質なボール・グ
リッド・アレイ型半導体パッケージを得ることができ
る。
【図面の簡単な説明】
【図１】本発明に係る外部出力バンプの実施例をもつボ
ールグリッドアレイ型半導体パッケージの縦断正面図で
ある。
【図２】本発明に係る外部出力バンプの実施例をもつ他
のボールグリッドアレイ型半導体パッケージの縦断正面
図である。
【図３】本発明に係る外部出力バンプの実施例をもつ別
のボールグリッドアレイ型半導体パッケージの縦断正面
図である。
【図４】図１で示したボールグリッドアレイ型半導体パ
ッケージの要部拡大縦断正面図である。
【図５】図３で示したボールグリッドアレイ型半導体パ
ッケージの要部拡大縦断正面図である。
【図６】図４で示したものの平面図である。
【図７】図５で示したものの平面図である。
【図８】図４で示したもので、半田ボール等を接合前の
横断平面図である。
【図９】図４で示したもので、半田ボール等を接合前の
縦断正面図である。
【図１０】図４で示したもので、半田ボール等を接合前
の斜視図でなる。
【図１１】図５で示したもので、半田ボール等を接合前
の縦断正面図である。
【図１２】縦凹条を２個形成した例の要部拡大横断平面
図である。
【図１３】縦凹条を８個形成した例の要部拡大横断平面
図である。
【符号の説明】
１−マザーボード １１−モールド樹脂 ２−基材 １２−ボンディングワイ
ヤー ３−ソルダーレジスト １３−スルホール ４−回路 １４−ガス等 ５−パッド部 ６−凹状部 ７−縦凹条 ８−半田ボール等 ９−外部出力バンプ １０−半導体チップ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】基材２の片面に形成した外部出力バンプ形
    成用の凹状部６が、内周部の少なくとも１箇所にガス抜
    き用縦凹条７を有し、 かつ凹状部６から充填または塗付した半田ボール等８
    が、縦凹条７からガス等１４を抜いた状態でパッド部５
    上に溶融・接合して形成された、ボール・グリッド・ア
    レイ型半導体パッケージの外部出力バンプ。
  2. 【請求項２】基材２の片面に形成した外部出力バンプ形
    成用の凹状部６が、内周部の線対称位置の２箇所以上に
    ガス抜き用縦凹条７を有し、 かつ凹状部６から充填または塗付した半田ボール等８
    が、各縦凹条７からガス等１４を抜いた状態でパッド部
    ５上に溶融・接合して形成された、請求項１に記載のボ
    ール・グリッド・アレイ型半導体パッケージの外部出力
    バンプ。
  3. 【請求項３】基材２の片面に形成した外部出力バンプ形
    成用の凹状部６が、内周部の中心の点対称位置の２箇所
    個以上にガス抜き用縦凹条７を有し、 かつ凹状部６から充填または塗付した半田ボール等８
    が、各縦凹条７からガス等１４を抜いた状態でパッド部
    ５上に溶融・接合して形成された、請求項１に記載のボ
    ール・グリッド・アレイ型半導体パッケージの外部出力
    バンプ。
  4. 【請求項４】基材２の片面に形成した外部出力バンプ形
    成用の凹状部６に、その内周部の少なくとも一箇所にガ
    ス抜き用縦凹条７を形成しておき、 上記凹状部６から充填または塗付した半田ボール等８を
    リフローして溶融し、その際に発生するガス等１４を上
    記縦凹条７から逃げ出させ、 半田ボール等８にブローホールを生じさせることなくパ
    ッド部５へ接合させ、外部出力バンプ９を形成すること
    を特徴とする、ボール・グリッド・アレイ型半導体パッ
    ケージの外部出力バンプの形成方法。
  5. 【請求項５】外部出力形成用の凹状部６とガス抜き用縦
    凹条７の形成を、ドリル加工、金型加工またはレーザー
    加工により行うようにした、請求項２に記載のボール・
    グリッド・アレイ型半導体パッケージの外部出力バンプ
    の形成方法。
JP9032920A 1997-01-31 1997-01-31 ボール・グリッド・アレイ型半導体パッケージの外部出力バンプ、およびその形成方法 Pending JPH10223802A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9032920A JPH10223802A (ja) 1997-01-31 1997-01-31 ボール・グリッド・アレイ型半導体パッケージの外部出力バンプ、およびその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9032920A JPH10223802A (ja) 1997-01-31 1997-01-31 ボール・グリッド・アレイ型半導体パッケージの外部出力バンプ、およびその形成方法

Publications (1)

Publication Number Publication Date
JPH10223802A true JPH10223802A (ja) 1998-08-21

Family

ID=12372347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9032920A Pending JPH10223802A (ja) 1997-01-31 1997-01-31 ボール・グリッド・アレイ型半導体パッケージの外部出力バンプ、およびその形成方法

Country Status (1)

Country Link
JP (1) JPH10223802A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030077786A (ko) * 2002-03-27 2003-10-04 주식회사 칩팩코리아 테이프 볼 그리드 어레이 패키지
KR100571752B1 (ko) * 1999-04-06 2006-04-18 삼성전자주식회사 칩 스케일 패키지
KR100972589B1 (ko) * 2009-12-08 2010-07-28 에스맥 (주) 가스배출수단을 구비한 ｂｇａ용 인쇄회로기판
CN106102341A (zh) * 2015-04-28 2016-11-09 发那科株式会社 抑制气孔发生的具有引线的电子部件的安装结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571752B1 (ko) * 1999-04-06 2006-04-18 삼성전자주식회사 칩 스케일 패키지
KR20030077786A (ko) * 2002-03-27 2003-10-04 주식회사 칩팩코리아 테이프 볼 그리드 어레이 패키지
KR100972589B1 (ko) * 2009-12-08 2010-07-28 에스맥 (주) 가스배출수단을 구비한 ｂｇａ용 인쇄회로기판
CN106102341A (zh) * 2015-04-28 2016-11-09 发那科株式会社 抑制气孔发生的具有引线的电子部件的安装结构
JP2016207953A (ja) * 2015-04-28 2016-12-08 ファナック株式会社 ブローホールの発生を抑制するリードを有する電子部品の実装構造
US9730334B2 (en) 2015-04-28 2017-08-08 Fanuc Corporation Mounting structure of leaded electronic component which reduces occurrence of blow hole
CN106102341B (zh) * 2015-04-28 2019-03-08 发那科株式会社 抑制气孔发生的具有引线的电子部件的安装结构

Similar Documents

Publication Publication Date Title
US8524531B2 (en) System and method for improving solder joint reliability in an integrated circuit package
JPH11186468A (ja) 半導体装置
US6291270B1 (en) Revealing localized cutting line patterns in a semiconductor device
JP2001223293A (ja) 半導体装置及びその製造方法
JP3516611B2 (ja) 半導体装置、その製造方法及び半導体装置用基板
US6750084B2 (en) Method of mounting a leadless package and structure therefor
JP2001077287A (ja) 半導体装置用リードフレーム
US20050017375A1 (en) Ball grid array package substrate and method for manufacturing the same
JPH10223802A (ja) ボール・グリッド・アレイ型半導体パッケージの外部出力バンプ、およびその形成方法
JP3817785B2 (ja) インタポーザ基板
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JPH07130916A (ja) 電子製品の封止ケース
JPH11345900A (ja) 半導体装置
JP2003023243A (ja) 配線基板
JPH09312358A (ja) Ｉｃパッケージ
JPH025534A (ja) ペースト塗布用ノズル及びペースト塗布方法
JPH09102497A (ja) 半導体集積回路装置およびその製造方法
JP2004221415A (ja) 半導体パッケージの実装構造
US20200411417A1 (en) Semiconductor package with a cavity in a die pad for reducing voids in the solder
JP4828997B2 (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법
JP2003188204A (ja) 半導体装置
JP2000114415A (ja) 電子部品
JPH1187601A (ja) 半導体装置及び半導体装置ユニット及び半導体装置ユニットの製造方法