JPH1021272A - 回路図面生成装置及び回路図面生成方法 - Google Patents

回路図面生成装置及び回路図面生成方法

Info

Publication number
JPH1021272A
JPH1021272A JP8188267A JP18826796A JPH1021272A JP H1021272 A JPH1021272 A JP H1021272A JP 8188267 A JP8188267 A JP 8188267A JP 18826796 A JP18826796 A JP 18826796A JP H1021272 A JPH1021272 A JP H1021272A
Authority
JP
Japan
Prior art keywords
circuit
symbol
calculating
wiring
symbols
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8188267A
Other languages
English (en)
Other versions
JP2877086B2 (ja
Inventor
Takashi Nakatani
隆 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8188267A priority Critical patent/JP2877086B2/ja
Publication of JPH1021272A publication Critical patent/JPH1021272A/ja
Application granted granted Critical
Publication of JP2877086B2 publication Critical patent/JP2877086B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】接続密度からシンボル面積を算出するのではな
く、仮配置により必要な配線領域をより正確に算出し、
シート収容率を向上させる回路図面生成装置及び方法の
提供。 【解決手段】論理接続情報から、回路図面を指定したシ
ートサイズに自動分割する回路図面生成装置において、
回路シンボルを仮想平面状に仮配置する回路シンボル仮
配置手段と、前記仮配置された回路シンボル間の配線領
域を算出し、配線領域を考慮した回路シンボル位置を計
算する配線領域計算手段と、前記配線領域を考慮して前
記仮想平面を領域分割することにより図面分割を行う図
面領域分割手段と、を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、回路図面生成技術
に関し、特に論理接続情報から回路図面を指定したシー
トサイズに自動分割する回路図面生成装置及び回路図面
生成方法に関する。
【0002】
【従来の技術】従来、論理回路接続情報から図面を自動
発生させる際、シンボルの大きさが予め決められている
ため、回路規模が大きい場合には、1枚の回路図面に入
り切らず、指定した図面サイズをオーバしてしまうこと
になる。その際、論理回路接続情報を複数の回路図面に
分割することが必要とされ、回路シンボルの面積を考慮
して自動分割する手法が提案されている。しかし、シン
ボル面積のみの考慮では、図面密度に極端な差が生じる
場合があった。
【0003】そこで、例えば特開平2−58172号公
報には、論理回路図情報から構成要素である回路シンボ
ルの形状面積に対して回路シンボルの接続配線状態に応
じた接続密度を反映させてこれら個々の回路シンボル面
積を算出する手段と、回路シンボル面積のみならず回路
シンボル数も考慮して分割用の図面に収容可能な図面収
容値を作成する手段と、上記論理回路図情報から該図面
収容値を満足する図面分割処理を実行する手段と、を含
む論理回路図面分割システムが提案されている。すなわ
ち、図8に示すように、シンボル面積算出ステップ31
で、シンボルの接続状態、すなわちシンボルのファンナ
ウト(fan out)数をシンボル面積に反映させ、
図面収容値作成部32で、分割用の図面が指定されたサ
イズを超えないようにするため、指定した分割図面サイ
ズ、配線最小間隔等によって決まる図面収容値を作成す
る。そして図面分割部33で、前記のようにして求めた
回路シンボル面積の累計と、回路シンボル数の考慮、す
なわち、累加したシンボル数が少ない場合に累計シンボ
ル面積を減少し、累加したシンボル数が多い場合に累計
したシンボル面積を増加させる処理を行い、これと、図
面収容値を比較することにより(ステップ333)、分
割用の図面に収容可能かどうか判別する方法がとられて
いた。算出したシンボル面積とシンボル数の累加は、図
面収容値を超えるまで繰り返し、図面分割を行う。
【0004】
【発明が解決しようとする課題】上記従来技術の問題点
を図5、及び図6を参照して説明する。
【0005】従来技術は、各回路図面において、回路密
度に極端な差が生じないようにするため開発されたが、
シンボル面積算出ステップ31(図8参照)の処理にお
いて、回路シンボル面積の算出時に、シンボルに接続す
るシンボル数から配線領域を概算しているため、実際に
必要な配線領域より大きく見積もられるという、問題点
を有している。このため、回路図面のシート収容率が低
く改善の余地が残されていた。ここで、シート収容率と
は、図面に対する収容シンボル数である。
【0006】例えば、図5に示す回路図面を、上記従来
のシステムで分割した場合を考える。上記従来技術にお
いては、シンボルに接続される配線数によってシンボル
面積を算出するため、図5の回路シンボル41のよう
に、一つのシンボルに多数のシンボルが接続されている
場合、これを接続密度が大と判定し、算出されるシンボ
ル面積も大きくなる。しかし、図5に示した回路図面の
場合、必要な配線領域は1であり、シンボル面積を大き
めに見積もってしまう上記従来技術では、シンボル面積
が必要以上に大きく判定されてしまうことになり、この
ため、分割図面に収容可能であるにもかかわらず、必要
以上に図面が分割されてしまう、という問題点を有して
いる。
【0007】また図6を参照すると、これは、図5の回
路を接続密度のみを考慮して分割処理した場合の図面分
割の一例を示している。シンボル41では、多数のシン
ボルが接続しているため、接続配線数は「6」で、上記
従来技術では、図6に示すように、分割用の図面収容値
を満たさず、別図面に分割されている。
【0008】このようにシンボルの接続密度だけから図
面を分割した場合、実際には収容可能にもかかわらず、
別図面(図6(A)、図6(B))に分割され、回路図
面のシート収容率の低下につながっている。
【0009】しかし、実際には、必要とする配線領域の
横幅は、他のシンボルとの配線領域の占有の割当方次第
ではわずかで済む場合が多く、実際には図面に収容可能
なことが多い。
【0010】したがって、本発明は、上記事情に鑑みて
なされたものであって、その目的は、接続密度からシン
ボル面積を算出するのではなく、仮想的な平面上に仮配
置配線することにより実際に必要となる配線領域を計算
し、仮想的な平面を領域分割することによってシート収
容率を向上させるようにした回路図面生成方法及び装置
を提供することにある。
【0011】
【課題を解決するための手段】前記目的を達成するた
め、本発明の回路図面作成装置は、論理接続情報から、
回路図面を指定したシートサイズに自動分割する回路図
面生成装置において、回路シンボルを仮想平面状に仮配
置する回路シンボル仮配置手段と、前記仮配置された回
路シンボル間の配線領域を算出し、配線領域を考慮した
回路シンボル位置を計算する配線領域計算手段と、前記
配線領域を考慮して前記仮想平面を領域分割することに
より図面分割を行う図面領域分割手段と、を備えたこと
を特徴とする。
【0012】また、本発明は、好ましくは、論理接続情
報から、回路図面を指定したシートサイズに自動分割す
る回路図面生成装置及び回路図面生成方法において、配
線領域を見積もるため仮想的な平面に個々の図面シンボ
ルを仮配置する外部入力端子の配置位置を決定する外部
入力端子位置決定部と、回路シンボルの信号入力段数を
計算する回路シンボル信号入力段数計算部と、同一入力
段数の回路シンボルをグループ化する回路シンボルグル
ープ化処理部と、回路シンボルの横方向の配置を行う回
路シンボル横方向相対位置計算部と、回路シンボルの縦
方向の配置を行う回路シンボル縦方向相対位置計算部
と、概略配線経路を求める概略配線処理部と、配線領域
が最小になるように通過信号が占有する区間を割り当て
る配線領域割り当て部と、計算した配線領域から実際に
必要な配線領域を幅を算出する回路シンボル配線領域算
出部と、回路シンボルの絶対位置を計算する回路シンボ
ル絶対位置計算部と、仮想的な平面を領域分割すること
で図面を分割する図面領域分割部を含むことを特徴とす
る。
【0013】さらに、本発明に係る回路図面作成方法
は、好ましくは、論理接続情報から、回路図面を指定し
たシートサイズに自動分割する回路図面生成装置及び回
路図面生成方法において、外部入力端子の配置位置を決
定する外部入力端子位置を決定する手段と、出力端子数
が1でかつ分岐のないネットで接続された回路シンボル
群を木状部分回路としてグループ化する手段と、ゲート
シンボルで構成されるラッチ回路を抽出してグループ化
する手段と、前記処理によってグループ化されたシンボ
ル群の内部相対位置を計算し、この回路シンボルグルー
プが占有する領域を計算し、この回路シンボルグループ
を仮想的な回路シンボルとする手段と、回路シンボルグ
ループの仮想シンボルと、グループ化されなかった回路
シンボルの横方向の配置位置を計算する手段と、回路シ
ンボルグループの仮想シンボルと、グループ化されなか
った回路シンボルの縦方向の配置位置を計算する手段か
らなる回路シンボル仮配置処理ステップと、概略配線経
路を求める手段と、前記処理によって決定された概略配
線経路上の配線領域が最小になるように通過信号が占有
する区間を割り当てる手段と、前記処理によって割り当
てられた配線区間を入力として実際に必要な配線領域を
幅を算出する手段とからなる配線領域計算ステップと、
回路シンボルの絶対位置を計算する回路シンボル絶対位
置計算ステップと、仮想的な平面を領域分割することで
図面を分割する図面領域分割ステップを含むことを特徴
とする。
【0014】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に説明する。図4は、本発明の実施の形
態のシステムの全体構成を示すブロック図である。
【0015】図4を参照すると、本発明の実施の形態
は、データの入出力処理を行う入出力装置71と、入出
力装置71から入力されたデータの演算処理や他のブロ
ックの制御処理を行う演算処理装置72と、演算処理さ
れたデータを記憶するデータ記憶装置73と、論理回路
の分割処理をなす回路図面分割機構74と、を含んでい
る。
【0016】図1は、本発明の実施の形態における回路
図面分割機構74の構成を示したものである。図1を参
照すると、回路図面分割機構74は、配線領域を見積も
るため仮想的な平面に個々の図面シンボルを仮配置する
回路シンボル仮配置部1と、回路シンボル間に必要な配
線領域を計算する配線領域計算部2と、回路シンボルの
絶対位置を計算する回路シンボル絶対位置計算部3と、
図面領域分割部4と、を備えて構成されている。
【0017】回路図面生成装置の構成をさらに詳細に示
す図2を参照すると、回路シンボル仮配置部1は、外部
入力端子の配置位置を決定する外部入力端子位置決定部
11と、回路シンボルの信号入力段数を計算する回路シ
ンボル信号入力段数計算部12と、同一入力段数の回路
シンボルをグループ化する回路シンボルグループ化処理
部13と、回路シンボル横方向相対位置計算部14と、
回路シンボル縦方向相対位置計算部15と、を備えて構
成されている。
【0018】また、図2を参照して、配線領域計算部2
は、概略配線処理部21と、配線領域が最小になるよう
に通過信号が占有する区間を割り当てる配線領域割り当
て部22と、計算した配線領域から実際に必要な配線領
域を幅を算出する回路シンボル配線領域算出部23と、
を備えて構成されている。
【0019】次に、図2を参照して、本発明の実施の形
態の動作を説明する。第1の工程において、回路シンボ
ル仮配置部1は、配線領域を見積もるため仮想的な平面
に個々の図面シンボルを仮配置する。具体的には、外部
入力端子位置決定部11で、最も左側に配置される外部
入力端子の配置位置を計算する。すなわち、横方向位置
は、回路図面の最も左側とし、縦方向位置は、シンボル
の上下方向の順序を外部入力端子名でソートし、上から
順番に外部入力端子同士が重ならないように順次並べて
決定する。
【0020】回路シンボル信号入力段数計算部12で、
回路シンボルの信号入力段数を計算する。ここで、「信
号入力段数」とは、外部入力端子から入力した信号が、
当該回路シンボルに到達するまでに経た回路シンボル数
である。次段の回路シンボルの信号入力段数は、前段の
回路シンボルの信号入力段数に「1」を加えて求める。
【0021】次に、回路シンボルグループ化処理部13
で、信号入力段数ごとにグループ化する。すなわち、こ
の処理までの時点で、各回路シンボルの信号入力段数が
既に求められており、回路シンボルグループ化処理部1
3では、信同じ信号入力段数の回路シンボルごとにグル
ープとする。
【0022】次に、回路シンボル横方向相対位置計算部
14で、グループ化された回路シンボルごとに横方向の
位置を決定する。この時点では、シンボルグループの相
対位置が決定される。最終的に、次段の回路シンボルグ
ループの左側位置は、前段の回路シンボルグループの左
側位置に前段の回路シンボルグループの中最も大きい回
路シンボルの横幅と、次の工程(第2の工程)で求めら
れる必要配線領域が加えられて絶対位置が決定される。
【0023】次に、回路シンボル縦方向相対位置計算部
15で、個々の回路シンボルの縦方向の位置を計算す
る。すなわち、回路シンボルの前段の出力端子の縦方向
位置の平均位置を計算し、これを次段の回路シンボルの
位置とする。回路シンボルが重なる場合、これらが重な
らないように、それぞれの回路シンボルの縦方向位置を
ずらす。
【0024】次に、第2の工程の配線領域計算部2で
は、仮配置された各図面シンボルに対して、配線領域を
算出する。すなわち、概略配線処理部21で、概略配線
経路を求める。次の配線領域割当処理部22で概略配線
経路における配線領域を占有する区間を計算する。配線
領域割当部22では、配線領域が最小になるように、通
過信号が占有する区間を割り当てる。
【0025】次に、回路シンボル配線領域算出部23
で、計算した配線領域から実際に必要な配線領域を幅を
算出する。
【0026】次の第3の工程では、上記第1の工程で求
めた配置領域と、上記第2の工程で求めた配線領域か
ら、回路シンボルの絶対座標が計算され、仮想平面上の
シンボルの位置を決定する。
【0027】次の第4の工程では、仮想平面を指定した
図面サイズで分割することにより、回路分割を実行す
る。
【0028】分割前の回路図面の一例を示した図5を参
照して、本発明の実施例を説明する。本実施例では、シ
ート収容率を向上させるため、シンボルの接続密度をシ
ンボル面積に反映させる方法でなく、仮配置配線によっ
て実際に必要な配線領域を計算することにより回路分割
を行っている。図7は、本発明の実施例による回路分割
の具体例を示しており、実際に仮配置配線をすることに
より必要な配線領域が算出され、それぞれの回路シンボ
ルは不要な分割が行われず、同一図面に収められてい
る。
【0029】本発明の第2の実施の形態を以下に説明す
る。本発明の第2の実施の形態の全体のシステム構成
は、前記第1の実施の形態と同様にして、図4に示した
構成からなる。すなわち、データの入出力処理を行う入
出力装置71と、入出力装置71から入力されたデータ
の演算処理や他のブロックの制御処理を行う演算処理装
置72と、演算処理されたデータを記憶するデータ記憶
装置73と、論理回路の分割処理をなす回路図面分割機
構74と、を含んでいる。
【0030】図1は、本発明の第2の実施の形態の形態
の回路図面分割機構の構成をさらに詳細に示した図であ
る。図1を参照すると、回路図面分割機構74は、配線
領域を見積もるため仮想的な平面に個々の図面シンボル
を仮配置する仮配置処理部1と、回路シンボル間に必要
な配線領域を計算する配線領域計算部2と、回路シンボ
ル絶対位置計算部3と、図面領域分割部4と、を備えて
構成されている。
【0031】図3は、本発明の第2の実施の形態に係る
回路図面生成装置の構成の詳細を示す図である。図3を
参照すると、回路シンボル仮配置部1は、外部入力端子
の配置位置を決定する外部入力端子位置決定部51と、
出力端子数が「1」で、かつ分岐のないネットで接続さ
れた回路シンボル群を木状部分回路としてグループ化す
る木状部分回路グループ化処理部52と、ANDゲート
で構成されるラッチ回路を抽出するラッチ回路グループ
化処理部53と、前記処理によってグループ化されたシ
ンボル群の内部相対位置を計算し、この回路シンボルグ
ループが占有する領域を計算し、この回路シンボルグル
ープを仮想的な回路シンボルとする回路シンボルグルー
プ配置部54と、この仮想シンボルと、グループ化され
なかった回路シンボルの横方向の配置位置を計算する回
路シンボル横方向配置処理部55と、回路シンボルグル
ープの仮想シンボルと、グループ化されなかった回路シ
ンボルの縦方向の配置位置を計算する回路シンボル縦方
向配置処理部56と、を備えて構成されている。
【0032】なお、配線領域計算部2、回路シンボル絶
対位置計算部3、図面領域分割部4は、前記第1の実施
の形態で説明したものと同様とされている。
【0033】次に、図3を参照して本発明の第2の実施
の形態の動作を説明する。第1の工程における回路シン
ボル仮配置部1では、配線領域を見積もるため仮想的な
平面に個々の図面シンボルを仮配置する。具体的には、
外部入力端子位置決定部51で、最も左側に配置される
外部入力端子の配置位置を計算する。すなわち、横方向
位置は、回路図面の最も左側とし、縦方向位置は、シン
ボルの上下方向の順序を外部入力端子名でソートし、上
から順番に外部入力端子同士が重ならないように順次並
べて決定する。
【0034】次に、木状部分回路グループ化処理部52
で、出力端子数が1でかつ分岐のないネットで接続され
た回路シンボル群を木状部分回路としてグループ化する
木状部分回路グループとする。より具体的には、回路シ
ンボルの入力端子に接続する接続信号線が1入力1出力
で、かつ、この回路シンボルの入力端子に接続する回路
シンボルが出力端子を持たない時、この回路シンボルと
接続する回路シンボルを同一木状部分回路とする。この
処理を回路シンボルについて再帰的に繰り返すことによ
り、木状部分回路グループを作成する。
【0035】ラッチ回路グループ化処理部53では、A
NDゲートで構成されるラッチ回路を抽出する。具体的
には、ある回路シンボルAの出力端子が2つの回路シン
ボルC、Dの入力端子にのみ接続され、かつ、別の回路
シンボルBが上記回路シンボルと同一の2つの回路シン
ボルC、Dに接続され、かつ、回路シンボルA、B、
C、Dが出力端子を一つもち、入力端子を2つもつと
き、回路シンボルA、B、C、Dをラッチ回路グループ
とする。
【0036】回路シンボルグループ配置部54では、前
記処理によってグループ化されたシンボル群の内部相対
位置を木状部分回路の場合は木状パターンのテンプレー
トを用いて配置し、ラッチ回路の場合には、ラッチパタ
ーンのテンプレートを用いて配置する。その後、この回
路シンボルグループが占有する領域を計算し、この回路
シンボルグループを仮想的な回路シンボルとする。
【0037】回路シンボル横方向配置処理部55で、こ
の仮想シンボルと、グループ化されなかった回路シンボ
ルの横方向の配置位置を計算する。
【0038】回路シンボル縦方向配置処理部56で、回
路シンボルグループの仮想シンボルと、グループ化され
なかった回路シンボルの縦方向の配置位置を計算する。
配線領域計算部2、回路シンボル絶対位置計算部3、図
面領域分割部4の処理は、前記第1の実施の形態と同一
とされる。
【0039】
【発明の効果】以上説明したように、本発明によれば、
回路シンボル形状面積に接続密度から配線領域を算出す
るのではなく、実際に、仮配置配線し配線領域を算出す
ることにより、必要な配線領域を算出することにより、
図面サイズをオーバーすることなく、図面のシート収容
率を向上させるという効果を奏する。そして、本発明に
よれば、シート収容率の向上により図面の分割数が減
り、回路が視覚的に追い易くなるという効果も併せ持つ
ものである。
【図面の簡単な説明】
【図1】本発明の実施の形態の処理動作の概略を説明す
るための図である。
【図2】本発明の第1の実施の形態の処理動作のフロー
を説明するための図である。
【図3】本発明の第2の実施の形態の処理動作のフロー
を説明するための図である。
【図4】本発明の実施の形態の全体のシステム構成を示
すブロック図である。
【図5】本発明の一実施例の回路分割を説明するための
図である。
【図6】比較例として、従来技術による回路分割を説明
するための図である。
【図7】本発明の一実施例の回路分割を説明するための
図である。
【図8】従来技術の処理動作のフローを説明するための
図である。
【符号の説明】
1 回路シンボル仮配置部 11 外部入力端子位置決定部 12 回路シンボル信号入力段数計算部 13 回路シンボルグループ化処理部 14 回路シンボル横方向相対位置計算部 15 回路シンボル縦方向相対位置計算部 2 配線領域計算部 21 概略配線処理部 22 配線領域割り当て処理部 23 回路シンボル配線領域算出部 3 回路シンボル絶対位置計算部 31 シンボル面積算出部 32 図面収容値作成部 33 図面分割部 331 回路シンボル面積累加部 332 回路シンボル数カウント部 333 図面収容値判定処理部 334 図面分割処理部 4 図面領域分割部 51 外部入力端子位置決定部 52 木状部分回路グループ化処理部 53 ラッチ回路グループ化処理部 54 回路シンボルグループ化処理部 55 回路シンボル横方向配置処理部 56 回路シンボル縦方向配置処理部 71 入出力装置 72 演算装置 73 データ記憶装置 74 回路図面分割機構

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】論理接続情報から、回路図面を指定したシ
    ートサイズに自動分割する回路図面生成装置において、 回路シンボルを仮想平面状に仮配置する回路シンボル仮
    配置手段と、 前記仮配置された回路シンボル間の配線領域を算出し、
    配線領域を考慮した回路シンボル位置を計算する配線領
    域計算手段と、 前記配線領域を考慮して前記仮想平面を領域分割するこ
    とにより図面分割を行う図面領域分割手段と、 を備えたことを特徴とする回路図面生成装置。
  2. 【請求項2】論理接続情報から、回路図面を指定したシ
    ートサイズに自動分割する回路図面生成装置において、 外部入力端子の配置位置を決定する外部入力端子位置を
    決定する手段と、 回路シンボルの信号入力段数を計算する回路シンボル信
    号入力段数を計算する手段と、 計算された回路シンボル信号入力段数を入力として同一
    入力段数の回路シンボルをグループ化する回路シンボル
    グループ化手段と、 グループ化されたシンボル群ごとに回路シンボルの横方
    向の相対位置を計算する手段と、 回路シンボルの縦方向の相対位置を計算する手段と、 を備えてなる回路シンボル仮配置手段と、 概略配線経路を求める概略配線する手段と、 前記手段によって決定された概略配線経路上の配線領域
    が最小になるように通過信号が占有する区間を割り当て
    る手段と、 割り当てられた配線区間を入力として実際に必要な配線
    領域の幅を算出する手段と、 を備えてなる配線領域計算手段と、 回路シンボルの絶対位置を計算する回路シンボル絶対位
    置計算手段と、 仮想的な平面を領域分割することで図面を分割する図面
    領域分割手段と、 を含むことを特徴とする回路図面生成装置。
  3. 【請求項3】論理接続情報から、回路図面を指定したシ
    ートサイズに自動分割する回路図面生成方法において、 (a)回路シンボルを仮想平面状に仮配置する工程と、 (b)前記仮配置された回路シンボル間の配線領域を算
    出し、配線領域を考慮した回路シンボル位置を計算する
    工程と、 (c)前記配線領域を考慮して前記仮想平面を領域分割
    することにより図面分割を行う工程と、 を含むことを特徴とする回路図面生成方法。
  4. 【請求項4】前記工程(a)が、 (1)外部入力端子の配置位置を決定する外部入力端子
    位置を決定し、 (2)回路シンボルの信号入力段数を計算し、 (3)計算された回路シンボル信号入力段数を入力とし
    て同一入力段数の回路シンボルをグループ化し、 (4)グループ化されたシンボル群ごとに回路シンボル
    の横方向の相対位置を計算し、 (5)回路シンボルの縦方向の相対位置を計算する、各
    工程を含むことを特徴とする請求項3記載の回路図面生
    成方法。
  5. 【請求項5】前記工程(a)が、 (1)外部入力端子の配置位置を決定する外部入力端子
    位置を決定し、 (2)出力端子数が1でかつ分岐のないネットで接続さ
    れた回路シンボル群を木状部分回路としてグループ化
    し、 (3)ゲートシンボルで構成されるラッチ回路を抽出し
    てグループ化し、 (4)グループ化されたシンボル群の内部相対位置を計
    算し、該回路シンボルグループが占有する領域を計算
    し、この回路シンボルグループを仮想的な回路シンボル
    とし、 (5)回路シンボルグループの仮想シンボルとグループ
    化されなかった回路シンボルの横方向の配置位置を計算
    し、 (6)回路シンボルグループの仮想シンボルと、グルー
    プ化されなかった回路シンボルの縦方向の配置位置を計
    算する、各工程を含むことを特徴とする請求項3又は4
    記載の回路図面生成方法。
  6. 【請求項6】前記工程(b)が、 (1)概略配線経路を求め、 (2)決定された概略配線経路上の配線領域が最小にな
    るように通過信号が占有する区間を割り当て、 (3)割り当てられた配線区間を入力として実際に必要
    な配線領域を幅を算出する、 各工程を含むことを特徴とする請求項3記載の回路図面
    生成方法。
  7. 【請求項7】論理接続情報から、回路図面を指定したシ
    ートサイズに自動分割する回路図面生成装置及び回路図
    面生成方法において、 外部入力端子の配置位置を決定する外部入力端子位置を
    決定する手段と、 出力端子数が1でかつ分岐のないネットで接続された回
    路シンボル群を木状部分回路としてグループ化する手段
    と、 ゲートシンボルで構成されるラッチ回路を抽出してグル
    ープ化する手段と、 グループ化されたシンボル群の内部相対位置を計算し、
    この回路シンボルグループが占有する領域を計算し、こ
    の回路シンボルグループを仮想的な回路シンボルとする
    手段と、 回路シンボルグループの仮想シンボルとグループ化され
    なかった回路シンボルの横方向の配置位置を計算する手
    段と、 回路シンボルグループの仮想シンボルと、グループ化さ
    れなかった回路シンボルの縦方向の配置位置を計算する
    手段と、 を備えてなる回路シンボル仮配置手段と、 概略配線経路を求める手段と、 決定された概略配線経路上の配線領域が最小になるよう
    に通過信号が占有する区間を割り当てる手段と、 割り当てられた配線区間を入力として実際に必要な配線
    領域を幅を算出する手段と、 を備えてなる配線領域計算手段と、 回路シンボルの絶対位置を計算する回路シンボル絶対位
    置計算ステップと、 仮想的な平面を領域分割することで図面を分割する図面
    領域分割手段と、 を含むことを特徴とする回路図面生成方法。
JP8188267A 1996-06-28 1996-06-28 回路図面生成装置及び回路図面生成方法 Expired - Lifetime JP2877086B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8188267A JP2877086B2 (ja) 1996-06-28 1996-06-28 回路図面生成装置及び回路図面生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8188267A JP2877086B2 (ja) 1996-06-28 1996-06-28 回路図面生成装置及び回路図面生成方法

Publications (2)

Publication Number Publication Date
JPH1021272A true JPH1021272A (ja) 1998-01-23
JP2877086B2 JP2877086B2 (ja) 1999-03-31

Family

ID=16220688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8188267A Expired - Lifetime JP2877086B2 (ja) 1996-06-28 1996-06-28 回路図面生成装置及び回路図面生成方法

Country Status (1)

Country Link
JP (1) JP2877086B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7730431B2 (en) 2004-11-22 2010-06-01 Elpida Memory, Inc. Design method, design apparatus, and computer program for semiconductor integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7730431B2 (en) 2004-11-22 2010-06-01 Elpida Memory, Inc. Design method, design apparatus, and computer program for semiconductor integrated circuit

Also Published As

Publication number Publication date
JP2877086B2 (ja) 1999-03-31

Similar Documents

Publication Publication Date Title
US5550714A (en) Schematic generator and schematic generating method
JP2753263B2 (ja) 半導体集積回路の自動配線方法
JP2877086B2 (ja) 回路図面生成装置及び回路図面生成方法
US5315534A (en) Computer process for interconnecting logic circuits utilizing softwire statements
US6654943B2 (en) Method, system, and computer program product for correcting anticipated problems related to global routing
KR20010024944A (ko) 전자 소자 및 장치의 설계 및 제조 방법
JPH0951037A (ja) 半導体集積回路配線方法及び半導体集積回路
JP3570883B2 (ja) 半導体集積回路の配線方法
JP2576360B2 (ja) タイミング考慮配置装置
JP2000029919A (ja) 論理回路改善方法および論理回路改善方式
JPH05121546A (ja) 半導体集積回路のレイアウト方法
JP2914025B2 (ja) Lsiの自動配置配線処理方法
JP3755669B2 (ja) 多数のネットのルーティングを自動的に実行する自動レイアウト・システムを用いて電子デバイスの設計を行う方法
JPH1091673A (ja) 配線混雑見積方法及びそれを利用した半導体集積回路設計システム
JP2002342401A (ja) 半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム
KR100211021B1 (ko) 리버(river) 배선에 필요한 최소 채널폭을 구하기 위한 병렬 처리 방법
JP2967796B2 (ja) 半導体集積回路のレイアウト設計方法
JP2639313B2 (ja) 集積回路配置装置および方法
JPH07202000A (ja) 並列処理によるlsi配線方式
JPH05120380A (ja) 配線処理方式
JP2000222451A (ja) 半導体集積回路の設計支援システム
JPH0645446A (ja) 配置配線方法
JPS63239963A (ja) 配線径路決定方法
JPH06204338A (ja) 半導体集積回路の配線方法
JPH0535822A (ja) 配置設計方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981222