JPH10209758A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH10209758A JPH10209758A JP9008943A JP894397A JPH10209758A JP H10209758 A JPH10209758 A JP H10209758A JP 9008943 A JP9008943 A JP 9008943A JP 894397 A JP894397 A JP 894397A JP H10209758 A JPH10209758 A JP H10209758A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- oscillation
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pulse Circuits (AREA)
- Superheterodyne Receivers (AREA)
Abstract
増加を防ぐ。 【解決手段】調整過程時、ICの外付けピンがオープン
状態になると、基準信号発生回路20がオフし、基準信
号が発生しない。その為、発振回路5及び出力回路28
の動作を制御するトランジスタ25及び26はオフし、
発振回路5及び出力回路28はオンする。発振回路5の
発振信号は出力回路28及び外付けピン29を介して外
部の制御回路1に印加され、FM検波回路7の特性を補
正するために用いられる。ラジオ受信機としての動作
時、外付けピン19に外付け抵抗Rが接続されると、基
準信号が発生し、トランジスタ25及び26はオンす
る。これにより、発振回路5及び出力回路28はオフ
し、発振信号の発生及び伝送が禁止される。その為、外
付けピン29からは、FM検波回路7の検波信号が良好
に発生する。
Description
たFM検波回路を有する半導体集積回路に関する。
いたクォドラチャ型FM検波回路において、FM検波回
路と、上記インバータと同一特性のインバータで構成さ
れた発振回路とを同一基板上に集積化し、発振回路の発
振周波数からインバータの特性を検出し、インバータの
特性に応じて遅延回路の遅延時間を調整する集積回路が
存在していた。このような集積回路を図2に示す。
制御回路1が外付けピン2、3及び4に接続されてい
る。外付けピン2に発振制御信号fを印加し、発振回路
5を動作させると、発振回路5の発振信号gは外付けピ
ン3を介して制御回路1に印加される。制御回路1は発
振信号gの周波数を検出し、その周波数から発振回路5
のインバータの遅延時間を検出する。検出された遅延時
間に応じて、選択制御信号hが制御回路1から発生し、
外付けピン4を介して選択信号発生回路6に印加され
る。さらに、選択信号iが選択信号発生回路6からFM
検波回路7の選択回路8に印加される。選択信号iに応
じて、選択回路8は遅延回路9乃至11の出力信号のう
ちいずれかの出力信号を選択する。選択後、制御回路1
が外され、調整工程が終了する。
1とのインバータの特性が同一になるように同一基板上
に集積化されているので、発振回路5のインバータの特
性を検出することによって、遅延回路9乃至11のイン
バータの特性を知ることができる。また、遅延回路9乃
至11はインバータの個数をそれぞれ変えて構成されて
いるので、インバータの遅延時間を基に、制御回路1
は、遅延回路9乃至11の遅延時間をそれぞれ算出す
る。FM検波回路7において、遅延回路の遅延時間が変
わると、乗算器12の2つの入力信号の位相関係が変わ
るので、算出した遅延時間の中から、乗算器12の入力
信号の位相差を90度にする遅延時間が選び出される。
そして、この遅延時間が得られる遅延回路を選択するた
めの選択制御信号hが制御回路1から発生する。この選
択制御信号hに応じて、選択信号発生回路6は、最適な
遅延時間を有する遅延回路の出力信号を選択するための
選択信号iを発生する状態を保持する。このようにし
て、遅延回路9乃至11の出力信号のうちいずれかの出
力信号が選択される。
ントエンド14でIF信号に周波数変換され、IF信号
はIF増幅回路15で増幅された後、遅延回路9乃至1
1で遅延される。そして、遅延回路9乃至11のうちの
1つの出力信号が選択回路8で選択され、乗算器12に
印加される。乗算器12では、IF信号と選択回路8の
出力信号とが乗算された後、乗算器12の出力信号が平
滑されることにより、FM検波信号が得られる。FM検
波特性に最適な遅延回路の出力信号を選択しているの
で、乗算器12の2つの入力信号の位相差は90度にな
り、良好なFM検波特性が得られる。
回路においては、FM検波回路7の検波特性を調整する
ため、外付けピン2、3及び4が必要であったため、外
付けピンが増加するという問題が発生していた。ICで
は、外付けピンの数が制限されるので、外付けピンの増
加の問題は深刻である。
なる遅延時間でそれぞれ遅延する複数の遅延回路、前記
複数の遅延回路の出力信号のうち1つを選択する選択回
路及び前記IF信号と前記選択回路の出力信号とを乗算
する乗算回路を含むFM検波回路と、前記複数の遅延回
路を構成する遅延素子と同一の遅延素子で構成された発
振回路とを備えるラジオ受信機用の半導体集積回路にお
いて、外付け抵抗が外付けピンに接続されるか否かに応
じて、基準信号を発生する基準信号発生回路と、前記基
準信号に応じて前記発振回路をオンさせる第1スイッチ
回路と、を備えることを特徴とする。
ー回路と、コレクタが前記電流ミラー回路の入力側に、
エミッタが前記外付け抵抗に接続され、ベースに基準電
圧が印加されるトランジスタと、前記電流ミラー回路の
出力電流を基準信号に変換するための抵抗とから成るこ
とを特徴とする。さらに、前記発振回路の出力信号を外
部回路へ導出するための出力回路と、前記外付け抵抗が
接続されていないことを検出して、前記出力回路をオン
させる第2スイッチ回路とを備えることを特徴とする。
信号を発生する外付けピンと、前記出力回路の出力信号
を発生する外付けピンとを兼用とすることを特徴とす
る。さらにまた、前記基準信号は半導体集積回路内の他
の利用回路に使用されることを特徴とする。本発明に依
れば、基準信号を生成するための外付け抵抗を接続しな
いと、発振回路を発振動作させ、外付け抵抗を接続する
と、発振回路の発振動作を停止することができる。その
為、基準信号の生成のための外付けピンと発振回路の動
作を制御するための外付けピンとを兼用できる。
図であり、16はIF増幅回路15の出力信号に応じて
電界強度を検出する電界強度検出回路、17は電界強度
検出回路16の出力信号を反転する電流ミラー回路、1
8は電流ミラー回路17の出力信号を電圧変換し、電界
強度指示信号eを発生するための抵抗、19は外付け抵
抗Rが接続される外付けピン、20は、ベースに基準電
圧Vrefが印加されるとともに、外付け抵抗Rに応じ
た基準電流を発生するトランジスタ21と、基準電流を
反転する電流ミラー回路22と、電流ミラー回路22の
出力電流を電圧変換して基準信号dを発生するための抵
抗23とから成る基準信号発生回路、24は電界強度指
示信号eと基準信号dとを比較し、局検出信号を発生す
る局検出回路、25及び26はそれぞれ第1及び第2ス
イッチ回路となり、基準信号dが印加されるトランジス
タ、27はトランジスタ26の出力信号に応じてオンま
たはオフする電流ミラー回路、28は電流ミラー回路2
7の出力電流を動作電流とし、発振回路5の発振信号を
出力させる出力回路、29はFM検波回路7の出力信号
及び出力回路28の出力信号が発生する外付けピンであ
る。尚、図1において、図2と同一の回路については同
一の符号を付す。
けピン19をオープン状態とし、外付けピン4及び29
に制御回路1を接続する。外付けピン19がオープン状
態になるので、トランジスタ21はオフし、電流ミラー
回路22もオフする。電流ミラー回路22から出力電流
が発生しないので、抵抗23の電圧降下が発生せず、ト
ランジスタ25及び26のベース電圧はアースレベルに
略等しくなる。その為、トランジスタ25及び26はオ
フする。トランジスタ25がオフすると、発振回路5内
のナンドゲートGのトランジスタ25側の入力が「H」
の状態になり、ナンドゲートGは導通状態になる。これ
により、発振回路15がオンし、発振信号aが発生す
る。また、トランジスタ26がオフすると、電流ミラー
回路27はオンし、電流ミラー回路27の出力電流が動
作電流として出力回路28に流れる。その為、出力回路
28がオンし、出力回路28は発振信号aを外付けピン
29に供給させる。よって、基準信号発生回路20に接
続される外付けピン19をオープン状態にすることによ
り、発振回路5を発振動作させるとともに、出力回路2
8を動作させ発振信号aを後段の回路に伝送させてい
る。
ピン29を介して制御回路1に印加される。制御回路1
において、発振信号a’の発振周波数に応じてIC内の
インバータの遅延特性が検出され、遅延特性に応じて選
択制御信号bが発生する。選択制御信号bは外付け端子
4を介して選択信号発生回路6に印加される。選択制御
信号bに応じて選択信号cが選択信号発生回路6から発
生し、さらに選択信号cに基づいて遅延回路9乃至11
のうち最適な遅延時間を有する遅延回路の出力信号が選
択される。遅延回路9乃至11の出力信号の選択が終了
すると、制御回路1が取り外され、調整過程が終了す
る。
使用されると、外付け端子19に外付け抵抗Rが接続さ
れた状態になる。外付け抵抗Rの接続により、トランジ
スタ21がオンし、外付け抵抗Rによって設定される基
準電流がトランジスタ21のコレクタから発生する。基
準電流は電流ミラー回路22で反転された後、抵抗23
に供給され、抵抗23の電圧降下により基準信号dが発
生する。基準信号dはトランジスタ25及び26のベー
スに印加され、トランジスタ25及び26はともにオン
する。トランジスタ25のオンにより、ナンドゲートG
の一方の入力が「L」の状態になるので、ナンドゲート
Gは非導通状態になり、発振回路5の発振動作は禁止さ
れる。また、トランジスタ26のオンにより、電流ミラ
ー回路7を構成するトランジスタのベースが接地され、
電流ミラー回路27はオフするので、出力回路28の動
作電流の供給が停止され、その為、出力回路28はオフ
する。尚、基準信号dは、本来、比較回路24に印加さ
れ、受信電界強度による局検出のための基準レベルとし
て使用される。よって、外付け抵抗Rを接続することに
より、発振回路5の発振動作を停止させるとともに、出
力回路28の動作を停止させることができる。
フロントエンド14でIF信号に周波数変換され、IF
信号はIF増幅回路15で増幅される。IF増幅回路1
5の出力信号はFM検波回路7でFM検波される。FM
検波回路7内において、選択信号cにより遅延回路9乃
至11のうち最適遅延時間を有する遅延回路の出力信号
が選択されているので、良好な検波特性が得られる。そ
して、FM検波信号は外付け端子29を介して外部回路
に伝送される。尚、出力回路28の出力端はそのオフに
より高インピーダンス状態になるので、出力回路28が
検波信号の伝送に悪影響を与えない。
て、電界強度検出回路16で受信電界強度が検出され
る。電界強度検出回路16の出力電流は電流ミラー回路
17を介して抵抗18に供給される。抵抗18の電圧降
下により、電界強度指示信号eが発生し、比較回路24
に印加される。比較回路24において、電界強度指示信
号eが基準信号dより高いと、局を検出したことを示す
局検出信号が比較回路24から発生する。このように、
局検出用の基準信号を生成するための外付けピンを利用
して、発振回路5及び出力回路28の動作をオン/オフ
制御しているので、発振回路5及び出力回路28を制御
するための専用ピンを設ける必要がない。
は局検出を行う比較回路24の為に用いられているが、
局検出回路の他の回路に基準信号を印加する基準信号発
生回路を用いて、発振回路5及び出力回路28の動作を
制御しても良い。
めの外付け抵抗を接続すると、発振回路を発振動作さ
せ、外付け抵抗を接続しないと、発振回路の発振動作を
停止することができるので、基準信号の生成のための外
付けピンと発振回路の動作を制御するための外付けピン
とを兼用でき、外付けピンの増加を防ぐことができる。
外付け抵抗が接続されたか否かによってオンまたはオフ
するので、外付け抵抗の接続だけで発振回路の動作を簡
単に制御することができる。さらに、基準信号を生成す
るための外付け抵抗を接続しないと、発振信号を外部回
路に伝送し、外付け抵抗を接続すると、発振回路の発振
信号の出力を禁止するので、調整過程以外では発振信号
の伝送は防止され、発振信号による悪影響を防ぐことが
できる。その為、発振信号が発生する外付けピンと、F
M検波信号用の外付けピンとの兼用が可能になり、外付
けピンの増加を防止できる。
Claims (5)
- 【請求項1】IF信号を異なる遅延時間でそれぞれ遅延
する複数の遅延回路、前記複数の遅延回路の出力信号の
うち1つを選択する選択回路及び前記IF信号と前記選
択回路の出力信号とを乗算する乗算回路を含むFM検波
回路と、前記複数の遅延回路を構成する遅延素子と同一
の遅延素子で構成された発振回路とを備えるラジオ受信
機用の半導体集積回路において、 外付け抵抗が外付けピンに接続されるか否かに応じて、
基準信号を発生する基準信号発生回路と、 前記基準信号に応じて前記発振回路をオンさせる第1ス
イッチ回路と、を備えることを特徴とする半導体集積回
路。 - 【請求項2】前記基準信号発生回路は、 電流ミラー回路と、コレクタが前記電流ミラー回路の入
力側に、エミッタが前記外付け抵抗に接続され、ベース
に基準電圧が印加されるトランジスタと、前記電流ミラ
ー回路の出力電流を基準信号に変換するための抵抗とか
ら成ることを特徴とする請求項1記載の半導体集積回
路。 - 【請求項3】前記発振回路の出力信号を外部回路へ導出
するための出力回路と、前記外付け抵抗が接続されてい
ないことを検出して、前記出力回路をオンさせる第2ス
イッチ回路とを備えることを特徴とする請求項1記載の
半導体集積回路。 - 【請求項4】前記FM検波回路の検波出力信号を発生す
る外付けピンと、前記出力回路の出力信号を発生する外
付けピンとを兼用とすることを特徴とする請求項3記載
の半導体集積回路。 - 【請求項5】前記基準信号は半導体集積回路内の他の利
用回路に使用されることを特徴とする請求項1記載の半
導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00894397A JP3953131B2 (ja) | 1997-01-21 | 1997-01-21 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00894397A JP3953131B2 (ja) | 1997-01-21 | 1997-01-21 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10209758A true JPH10209758A (ja) | 1998-08-07 |
JP3953131B2 JP3953131B2 (ja) | 2007-08-08 |
Family
ID=11706762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00894397A Expired - Fee Related JP3953131B2 (ja) | 1997-01-21 | 1997-01-21 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3953131B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0333113U (ja) * | 1989-08-09 | 1991-04-02 | ||
JPH03240374A (ja) * | 1990-02-17 | 1991-10-25 | Kimito Horie | デジタル望遠鏡 |
JPH0571707U (ja) * | 1992-02-28 | 1993-09-28 | 株式会社ミツトヨ | 画像処理型測定機 |
JPH06261913A (ja) * | 1993-03-12 | 1994-09-20 | Olympus Optical Co Ltd | 手術用顕微鏡の立体映像装置 |
JPH09102899A (ja) * | 1995-10-05 | 1997-04-15 | Scala Kk | 顕微鏡用ビデオカメラ及び顕微鏡用ビデオ装置 |
-
1997
- 1997-01-21 JP JP00894397A patent/JP3953131B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0333113U (ja) * | 1989-08-09 | 1991-04-02 | ||
JPH03240374A (ja) * | 1990-02-17 | 1991-10-25 | Kimito Horie | デジタル望遠鏡 |
JPH0571707U (ja) * | 1992-02-28 | 1993-09-28 | 株式会社ミツトヨ | 画像処理型測定機 |
JPH06261913A (ja) * | 1993-03-12 | 1994-09-20 | Olympus Optical Co Ltd | 手術用顕微鏡の立体映像装置 |
JPH09102899A (ja) * | 1995-10-05 | 1997-04-15 | Scala Kk | 顕微鏡用ビデオカメラ及び顕微鏡用ビデオ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3953131B2 (ja) | 2007-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7138852B2 (en) | Semiconductor integrated circuit device | |
JP2002217762A (ja) | 信号処理用半導体集積回路および無線通信システム | |
US6759887B2 (en) | Mixer circuit | |
US4590616A (en) | Re-tuning device comprising a switching mixer stage and a tuning oscillator | |
JP3953131B2 (ja) | 半導体集積回路 | |
KR100365486B1 (ko) | 위상비교회로, 피엘엘회로, 텔레비전방송 수신기 및,위상비교방법 | |
US7283070B1 (en) | Dynamic calibration of I/O power supply level | |
EP0944255B1 (en) | Digital television tuner | |
US7126430B2 (en) | PLL circuit | |
JP2615526B2 (ja) | チューナ用ic | |
US6903591B2 (en) | Phase shifter circuit | |
JP2002217763A (ja) | 入力レベル表示方法、入力レベル表示装置 | |
US6445909B1 (en) | Radio receiver | |
EP0797304B1 (en) | Improvements in or relating to radio receivers | |
JP2551330B2 (ja) | ミキサ回路 | |
JP2007116247A (ja) | 直交信号発生回路並びにそれを備えた受信チューナおよび通信機器 | |
JPS60136410A (ja) | 電子チユ−ナのu−v切換え回路 | |
JP2001077632A (ja) | 周波数変換回路 | |
JPS63260308A (ja) | ラジオ受信機 | |
JPH0346589Y2 (ja) | ||
JP3254985B2 (ja) | Fmダイバーシティ受信装置 | |
JPH11298261A (ja) | 電流バランス調整回路 | |
JP2001242945A (ja) | 電源電圧調整装置 | |
JP2000165279A (ja) | Fm受信回路における受信トラッキング補正回路 | |
JP2001267951A (ja) | Fm受信機用半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031211 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070424 |
|
LAPS | Cancellation because of no payment of annual fees |