JP2006303660A - 通信用半導体集積回路および携帯通信端末 - Google Patents

Abstract

【課題】 外部の測定装置を用いることなく、位相制御ループと振幅制御ループを有する送信回路の振幅ループ帯域のばらつきを検出して補正することができる通信用半導体集積回路（高周波ＩＣ）を提供する。
【解決手段】 搬送波の位相を制御する位相制御ループと送信出力信号の振幅を制御する振幅制御ループとを有する送信回路を備えた通信用半導体集積回路（高周波ＩＣ）において、振幅制御ループのループゲインのばらつきを検出してループ帯域を補正するキャリブレーション回路（１４０）を設ける。このキャリブレーション回路は、振幅制御ループ上のいずれかの回路の電気的パラメータを段階的に変化させてそのときのフィードバック信号と変調回路（１１１）の出力信号とを比較してループゲインのばらつきを検出して、検出されたばらつきに応じて振幅制御ループ上のいずれかの回路の特性を変化させてループ帯域を補正するように構成した。
【選択図】 図１

Description

本発明は、携帯電話機等の無線通信装置に搭載されて送信信号を変調、アップコンバートして出力する送信回路を内蔵した通信用半導体集積回路およびこれを搭載した携帯通信端末に適用して有効な技術に関し、特に位相制御ループと振幅制御ループとを有し位相変調と振幅変調とを別々の制御ループで行なう送信回路における振幅制御ループの周波数帯域のばらつきを補正する技術に関する。

従来、携帯電話機のような無線通信装置（移動体通信装置）の通信方式の一つにＧＳＭ（Global System for Mobile Communication）と呼ばれる方式がある。このＧＳＭ方式は、搬送波の位相を送信データに応じてシフトするＧＭＳＫ（Gaussian Minimum Shift Keying ）と呼ばれる位相変調方式が用いられている。

また、近年のＧＳＭ方式等の携帯電話機においては、上記変調方式の他に、３π／８rotating８−ＰＳＫ（Phase Shift Keying）変調方式を有するＥＤＧＥ（Enhanced Data Rates for GMS Evolution）と呼ばれる通信方式を備え、変調方式を切り替えて通信を行なえるようにしたシステムが実用化されつつある。８−ＰＳＫ変調方式は、搬送波の位相成分と振幅成分をそれぞれ変調することでデータ伝送レートを高めるようにした方式である。

８−ＰＳＫ変調モードを有するＥＤＧＥ方式の送信回路の実現方法としては、ダイレクトアップコンバージョン方式と位相振幅分離変調方式とがある。ダイレクトアップコンバージョン方式は搬送波に位相変調と振幅変調を行なった信号を直接送信周波数の信号に変換して出力する方式である。また、位相振幅分離変調方式は、位相変調と振幅変調を行なった中間周波数の信号を位相成分と振幅成分に分離した後、位相制御ループと振幅制御ループでそれぞれフィードバックをかけアンプで合成して出力する方式である。

これらのループの周波数帯域は、送信精度を高め受信帯域のノイズを低減する上で、ゲインばらつきが小さいことが重要である。そこで、従来より、位相制御ループと振幅制御ループの周波数帯域のばらつきを補正する技術が提案されている。このうち振幅制御ループの周波数帯域のばらつきを補正する技術としては、例えば特許文献１に記載されているものがある。

前記先願発明における振幅制御ループの周波数帯域のばらつき補正方法は、振幅制御ループによりパワーアンプの出力に振幅変調をかけて、少なくとも２つの変調周波数での側帯波を測定して、その減衰量からループ帯域を計算する。そして、計算結果からループ帯域を補正するための値を不揮発性メモリに格納しておいて、送信前に読み出して振幅制御ループ上のアンプのゲインを補正することでループ帯域のばらつきの補正を行なうようにしている。
特開２００４−００７４４５号公報

前記先願発明における振幅ループ帯域のばらつき補正方法は、側帯波を測定するためにスペクトラムアナライザのような測定装置が必要である。そのため、測定装置の設定や測定データの読出しに時間がかかり、コストアップを招く。また、測定装置が必要であるため、前記無線通信装置の工場出荷時のみしか補正が行なえない。つまり、電源電圧や温度等、実使用時と異なる条件下での測定結果に基づく補正しかできないため、送信精度の向上、受信帯域のノイズの低減が十分に行なえないという課題がある。

この発明の目的は、外部の測定装置を用いることなく、位相制御ループと振幅制御ループを有する送信回路の振幅ループ帯域のばらつきを検出して補正することができる通信用半導体集積回路（高周波ＩＣ）を提供することにある。

この発明の他の目的は、位相制御ループと振幅制御ループを有する送信回路の振幅ループ帯域のばらつきの補正に要するコストを低減させるとともに、送信精度の向上、受信帯域のノイズの低減を充分に達成することができる通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、搬送波の位相を制御する位相制御ループと送信出力信号の振幅を制御する振幅制御ループとを有する送信回路を備えた通信用半導体集積回路（高周波ＩＣ）において、振幅制御ループのループゲインのばらつきを検出してループ帯域を補正するキャリブレーション回路を設ける。このキャリブレーション回路は、振幅制御ループ上のいずれかの回路の電気的パラメータを段階的に変化させてそのときのフィードバック信号と変調回路の出力信号とを比較してループゲインのばらつきを検出して、検出されたばらつきに応じて振幅制御ループ上のいずれかの回路の特性を変化させてループ帯域を補正するように構成する。

より具体的には、振幅制御ループを構成する振幅検出回路から電力増幅回路までのフォワードパス上に、可変利得増幅回路と振幅制御ループの周波数帯域を与えるフィルタとを設ける。また、キャリブレーション時に前記フィルタに交流電流を流し込むとともにその電流値を段階的に切り替え可能な電流回路と、フィードバック信号の振幅と変調回路の出力信号の振幅とを比較する比較回路とを設ける。そして、この比較回路の出力が変化したときの前記交流電流の電流値に相当する分だけ可変利得増幅回路のゲインを変化させる。

また、望ましくは、この可変利得増幅回路のゲインを変化させるための補正値を保持するレジスタを設けるようにする。さらに、上記キャリブレーション回路によるループゲインのばらつきの検出を、外部より所定のコマンドが供給されたときに実行するように構成する。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、外部の測定装置を用いることなく、位相制御ループと振幅制御ループを有する送信回路の振幅ループ帯域のばらつきを検出して補正することができる通信用半導体集積回路（高周波ＩＣ）を実現することができる。また、位相制御ループと振幅制御ループを有する送信回路の振幅ループ帯域のばらつき補正に要するコストを低減させるとともに、送信精度の向上、受信帯域のノイズの低減を充分に達成することができる通信用半導体集積回路（高周波ＩＣ）を実現することができる。

次に、本発明の実施例について図面を用いて説明する。
図１は、本発明を適用した高周波ＩＣとそれを用いた無線通信システムの一実施例の概略構成を示す。図１の無線通信システムは、ＧＳＭモードにおけるＧＭＳＫ変調やＥＤＧＥモードにおける８−ＰＳＫ変調を行なうことができる高周波ＩＣ１００、高周波ＩＣ１００より出力された送信信号を電力増幅して図示しないアンテナへ出力する高周波電力増幅回路（以下、パワーアンプと称する）２００を備える。

図１の無線通信システムは、さらに、送信データに基づいてＩ，Ｑ信号を生成したり高周波ＩＣ１００の制御信号を生成したりするベースバンド回路３００、不要波を除去するバンドパスフィルタ、送受信切替えスイッチなどを備える。特に制限されるものでないが、ベースバンド回路３００は、高周波ＩＣ１００が形成された半導体チップとは別個の他の半導体チップ上に半導体集積回路として形成されている。

高周波ＩＣ１００は、アンテナより受信された信号を復調したりダウンコンバートしたりする受信系回路１５０と、送信信号を変調したりアップコンバートしたりする送信系回路と、チップ全体を制御する制御回路１６０を備える。図１には、このうち、送信系回路の具体的な構成が示されている。図１に示されている高周波ＩＣ１００内の回路ブロックのうち受信系回路１５０と制御回路１６０以外の回路ブロックが、送信系回路を構成する回路ブロックである。本実施例の送信系回路は、位相制御のためのループ（以下、位相制御ループと称する）の他に、振幅制御のためのループ（以下、振幅制御ループと称する）の２つの制御ループを備える。

制御回路１６０には、ベースバンド回路３００から高周波ＩＣ１００に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてロードイネーブル信号ＬＥＮとが供給されるように構成されている。制御回路１６０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンド回路３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、内部のコントロールレジスタにセットし、セットされた内容に応じてＩＣ内部の各回路に対する制御信号を生成する。

パワーアンプ２００は、送信電力を検出するためのカプラや増幅用トランジスタ、高周波ＩＣ１００から供給されるパワー制御信号Ｖapcに基づいて例えば増幅用トランジスタの動作電圧を生成する動作電圧生成回路などを含み、ＩＣや容量などのディスクリートの電子部品を１つのセラミック基板のような絶縁基板上に実装してモジュールとして構成されている。

この実施例の高周波ＩＣ１００は、図１において破線で囲まれている部分の回路が１つの半導体チップ上に半導体集積回路として形成されている。ただし、破線で囲まれている範囲のうち送信用発振器ＴｘＶＣＯやループフィルタを外付け部品として、これらを１つの絶縁基板上に実装してモジュールとして構成しても良い。

本実施例の高周波ＩＣ１００の送信系回路は、ベースバンドＬＳＩ３００から供給されるＩ，Ｑ信号と互いに位相が９０度異なる８０ＭＨｚのような中間周波数の信号φIFとをミキシングして直交変調を行なう変調回路１１１を有する。変調回路１１１の後段には、変調回路１１１で変調された信号と振幅制御ループのフィードバックパスからの信号の振幅差を検出する振幅検出回路１１２と、変調回路１１１で変調された信号と位相制御ループのフィードバックパスからの信号の位相差を検出する位相比較回路１１３とが設けられている。振幅検出回路１１２と位相比較回路１１３によって、送信信号の振幅成分と位相成分が分離される。

位相比較回路１１３の後段には検出された位相差に応じた電圧を発生するループフィルタ１１４が設けられ、このループフィルタ１１４の出力電圧に応じて周波数で送信用発振器ＴｘＶＣＯが発振するように構成されている。振幅検出回路１１２の後段には検出された振幅差に応じた電圧を発生するループフィルタ１１５が設けられ、ループフィルタ１１５の後段には可変利得アンプ（ＩＶＧＡ）１１６、電圧／電流変換回路１１７、レベル変換用アンプ１１８、フィルタ１１９が設けられている。そして、このフィルタ１１９を通った電圧がパワー制御電圧Ｖapcとしてパワーアンプ２００に印加されている。レベル変換用アンプ１１８とそのフィードバック容量Ｃ１とでフィルタが構成される。

振幅制御ループのフィードバックパスには、パワーアンプ２００の出力側からカプラにより抽出された信号を減衰するアッテネータ１２１、減衰された信号をダウンコンバートするミキサ１２２、ダウンコンバートされた信号を増幅する利得可変アンプ（ＭＶＧＡ）１２３が設けられている。この利得可変アンプ（ＭＶＧＡ）１２３の出力が上記振幅検出回路１１２と位相比較回路１１３の入力にフィードバックされている。

一方、位相制御ループでは、特に制限されるものでないが、送信用発振器ＴｘＶＣＯの出力から取り出された信号が、ミキサ１２４でダウンコンバートされて位相比較回路１１３へフィードバックされている。ミキサ１２２は、ＲＦＶＣＯ（局部発振回路）１３０により生成された高周波の発振信号φRFとアッテネータ１２１で減衰された信号とをミキシングして、またミキサ１２４は、ＲＦＶＣＯの発振信号φRFとＴｘＶＣＯの出力から取り出された信号とをミキシングして、それぞれ８０ＭＨｚのような周波数の信号にダウンコンバートする。

パワーアンプ２００−アッテネータ１２１−ミキサ１２２−可変利得アンプ（ＭＶＧＡ）１２３−振幅検出回路１１２−ループフィルタ１１５−可変利得アンプ（ＩＶＧＡ）１１６−電圧／電流変換回路１１７−レベル変換用アンプ１１８−パワーアンプ２００により振幅制御ループが構成されている。また、送信用発振器ＴｘＶＣＯ−ミキサ１２４−位相比較回路１１３−ループフィルタ１１４−送信用発振器ＴｘＶＣＯにより位相制御ループが構成されている。このとき、切り替えスイッチはミキサ１２４を位相比較回路１１３に接続する。なお、上記振幅制御ループのフィードバックパスを、２つの制御ループに共通のフィードバックパスとして用いるように構成しても良い。このとき、切り替えスイッチは可変利得アンプ（ＭＶＧＡ）１２３を位相比較回路１１３に接続する。

上記可変利得アンプ（ＭＶＧＡ）１２３と可変利得アンプ（ＩＶＧＡ）１１６は、ベースバンドＬＳＩ３００からの出力レベル指示信号Ｖrampに基づいて利得制御回路１２５によりゲインが設定される。利得制御回路１２５は、可変利得アンプ（ＩＶＧＡ）１１６のゲインＧｉを上げるときは可変利得アンプ（ＭＶＧＡ）１２３のゲインＧｍを下げ、可変利得アンプ（ＩＶＧＡ）１１６のゲインＧｉを下げるときは可変利得アンプ（ＭＶＧＡ）１２３のゲインＧｍを上げる。すなわち、２つのアンプのゲインの和Ｇｍ＋Ｇｉがほぼ一定になるように、各アンプのゲインを制御する。これにより、Ｖrampが変化しても振幅制御ループのクローズドループゲインが変動しないようにされる。

一方で、出力レベル指示信号Ｖrampが高くされるとフォワードパス上の可変利得アンプ（ＩＶＧＡ）１１６のゲインＧｉが大きくされて、出力制御電圧Ｖapcが高くされパワーアンプ２００の増幅率が大きくされる。Ｖrampが低くされるとフォワードパス上の可変利得アンプ（ＩＶＧＡ）１１６のゲインＧｉが小さくされて、出力制御電圧Ｖapcが低くされパワーアンプ２００の増幅率が小さくされる。つまり、出力レベル指示信号Ｖrampに応じてパワーアンプ２００の出力電力が制御される。

本実施例の送信系回路には、振幅制御ループのゲインばらつきを補正するためのキャリブレーション実行回路１４０が設けられている。キャリブレーション実行回路１４０は、電流回路１４１と、振幅比較回路１４２と、キャリブレーション制御回路１４３と、補正値ＡＯを設定するレジスタ１４４と、レジスタの設定値をアナログ信号に変換するＤＡ変換回路１４５と、変換された信号と前記利得制御回路１２４の出力とを加算する加算器１４６などからなる。ここで、電流回路１４１は、可変利得アンプ（ＩＶＧＡ）１１６の後段のループフィルタ１１５に電流を流し込むもので、可変利得アンプ（ＩＶＧＡ）１１６の出力電流に所定の電流を加算もしくは減算するので、可変利得アンプ（ＩＶＧＡ）１１６の電気的パラメータを変更する回路とみることができる。

なお、利得制御回路１２４から可変利得アンプ（ＩＶＧＡ）１１６へゲインを指定する信号をディジタル値（制御コード）で与え、ＩＶＧＡではそのコードで電流値を変化させるような構成とされる場合には、ＤＡ変換回路１４５は不要である。つまり、利得制御回路１２４から可変利得アンプ（ＩＶＧＡ）１１６へ供給されるゲインを指定する制御コードにディジタル補正値ＡＯを加算器１４６で加算したものをＩＶＧＡへ供給するように構成することができる。

また、キャリブレーション時に、Ｉ，Ｑ信号の代わりに直流電圧ＶDCを変調回路１１１に入力させるための切替えスイッチ１４７が設けられている。電流回路１４１および切替えスイッチ１４７は、キャリブレーション制御回路１４３から制御信号によって制御される。キャリブレーション制御回路１４３は、チップ全体の制御回路１６０と一体もしくは一部として構成することも可能である。変調回路１１１の他方の入力である中間周波数の発振信号φIFは、実際の送信時には送信周波数に応じて周波数が切り替えられるが、キャリブレーション時には８０ＭＨｚのような一定の周波数の信号として入力される。

振幅比較回路１４２は、変調回路１１１の出力信号とフィードバックパスからのフィードバック信号（可変利得アンプＭＶＧＡの出力信号）の振幅の大小を検出する。キャリブレーション制御回路１４２は、ベースバンド回路３００からキャリブレーションの開始を指示するコマンドコードを受けると、キャリブレーションを開始し、振幅比較回路１４３からの検出信号に基づいて補正値を決定するシーケンサとして構成されている。決定された補正値は一旦チップ外部のベースバンドＬＳＩ３００へ出力され、ベースバンドＬＳＩ３００内部のメモリに記憶される。切替えスイッチ１４７を設ける代わりに、キャリブレーション時にはベースバンドＬＳＩ３００からＩ，Ｑ信号に代えて直流電圧ＶDCを入力させるように構成しても良い。

図２に、振幅比較回路１４２の具体的な回路例が示されている。振幅比較回路１４２は、変調回路１１１の出力Ｖ２を入力とする検波回路４２１と、可変利得アンプ（ＭＶＧＡ）１２３の出力Ｖ１を入力とする検波回路４２２と、検波回路４２１と４２２の出力電圧を比較するコンパレータ４２３と、Ｄ型フリップフロップ４２４とから構成されている。

検波回路４２１は、変調回路１１１の出力Ｖ２を全波整流することで、図３（Ａ）に示すように、包絡線に相当する電圧Ｖ３を出力する。また、検波回路４２２は、ＭＶＧＡ１２３の出力Ｖ１を全波整流することで、図３（Ｂ）に示すように、包絡線に相当する電圧Ｖ４を出力する。コンパレータ４２３は、これらの検波回路４２１，４２２の出力電圧Ｖ３，Ｖ４を比較して、Ｖ４がＶ３よりも高くなると出力がロウレベルからハイレベルに変化する。

そして、このコンパレータ４２３の出力でフリップフロップ４２４がラッチ動作することで、一旦コンパレータ４２３の出力がハイレベルに変化すると、その後ロウレベルに戻ったとしてもフリップフロップ４２４の出力はハイレベルを保持するようにされている。検波回路４２１，４２２は、差動アンプＡＭＰと、該アンプＡＭＰの差動出力でそれぞれオン、オフされる並列形態のトランジスタＱ１，Ｑ２と、Ｑ１，Ｑ２の共通エミッタと接地点との間に接続された定電流源ＣＣ０と、ダイオードＤ０と、出力安定化容量Ｃ０と、リセット用の抵抗Ｒ０とから構成されている。

ところで、図１の実施例において、電流回路１４１によりループフィルタ１１５に流し込まれる電流は、一定のオフセット電流Ｉoffと、所定の振幅の交流電流+/-Ｉinである。オフセット電流Ｉoffは例えば−４μＡとされ、交流電流+/-Ｉinは例えば−３．５μＡ〜３．５μＡの範囲で４．３３ＭＨｚのような周波数ｆinで変動する交流電流とされる。本実施例では、これらの電流Ｉoffと+/-Ｉinが加算されてループフィルタ１１５に流し込まれるようにされる。従って、キャリブレーション時にループフィルタ１１５に流し込まれる電流は、−０．５〜７．５μＡの範囲で変動されることになる。

ループフィルタ１１５に交流電流+/-Ｉinを流し込むと、パワーアンプ２００の出力に振幅変調がかかり、その包絡線は周波数ｆinで変動する。この包絡線の変動は、ミキサ１２２で中間周波数帯に変換された後も同様であり、可変利得アンプ（ＭＶＧＡ）１２３の出力の包絡線も周波数ｆinで変動する。そして、このｆinを十分に高く設定すると、包絡線の変動量は、振幅制御ループのループ帯域が高くなるに従って増加する傾向にある。

本実施例においては、振幅制御ループのループ帯域はオープンループゲインが１．８ＭＨｚで０ｄＢとなるように設計している。これは、送信変調精度を高め、受信帯域が受ける送信ノイズの影響をできるだけ抑制するのに最適であると考えたためである。帯域が高ければ高いほど変調精度は高くなるが、帯域が高過ぎると送信ノイズが増加してしまい、逆に帯域が低いと送信ノイズを低減できるが、変調精度は低下してしまう。また、帯域が高過ぎても低過ぎてもループの位相余裕が減少してループが不安定になる。

ここで、本実施例における振幅制御ループのゲインばらつきと、該ゲインばらつきの補正の必要性について説明する。図４には、振幅制御ループのオープンループの周波数特性が示されている。このうち、図４（Ａ）は振幅制御ループのゲイン特性を、また図４（Ｂ）は振幅制御ループの位相特性を示す。実施例では、１．８ＭＨｚでオープンループゲインが０ｄＢとなるように設計されている。このオープンループゲインがばらつくと図４（Ａ）に破線で示すように、ゲイン特性が上下に変動する。

図４（Ｂ）より、オープンループゲインが１．８ＭＨｚで０ｄＢとなる場合に局所的に位相余裕が最大となり、ゲイン特性が上下に変動すると位相余裕が減少してしまうことが分かる。位相余裕の減少は、振幅制御ループの安定性を損なうので、回避しなければならない。したがって、振幅制御ループのオープンループゲインが製造ばらつきで目標値の１．８ＭＨｚからずれたならば、そのずれを補正する必要がある。

ところで、図５には、振幅制御ループのクローズドループの周波数特性が示されている。図５において、実線Ａはゲインばらつきがない場合の特性であり、１．８ＭＨｚにゲインピークを持つことが分かる。図１の実施例において、電流回路１４１によりループフィルタ１１５に流し込まれる所定の振幅の交流電流+/-Ｉinの周波数ｆｉｎを１．８ＭＨｚよりも高く設定した場合、クローズドループゲインは、オープンループゲインが高い方へばらつくと破線Ｂのように高い方へずれ、オープンループゲインが低い方へばらつくと点線Ｃのように低い方へずれる。

そして、そのゲイン変動量は、おおよそループ帯域の周波数変動量に比例することを見出した。一方、振幅制御ループのフィードバックパス上の可変利得アンプ（ＭＶＧＡ）１２３の出力の振幅も、クローズドループゲインのばらつきに比例して変化する。これより、可変利得アンプ（ＭＶＧＡ）１２３の出力の包絡線の変動量から、振幅制御ループのループ帯域を測定できることが分かった。そこで、本実施例では、振幅制御ループのフィルタ１１５に流し込む交流電流+/-Ｉinを変化させて、可変利得アンプ（ＭＶＧＡ）１２３の出力の振幅を検出して振幅制御ループのループ帯域を測定し、ゲインばらつきを補正することとした。

図６には、本実施例における振幅制御ループのゲインばらつきのキャリブレーション実行時の信号波形が示されている。
図６において、（Ａ）はフィードバックパスから振幅検出回路１１２へ入力される可変利得アンプ（ＭＶＧＡ）１２３の出力Ｖ１の波形である。この出力波形は、図６（Ｂ）のように、フォワードパス上の可変利得アンプ（ＩＶＧＡ）１１６のゲインを変化させる制御コードＡＯを切り替えるのに応じて振幅が変化する。図６（Ａ）において、Ｖ1cはＭＶＧＡの出力Ｖ１の中心電位、Ｖ1_avgはＭＶＧＡの出力の振幅すなわち包絡線の平均レベル、Ｖ2_avgはキャリブレーション時に変調回路１１１から振幅比較回路１４２へ入力される基準信号（８０ＭＨｚの正弦波）の振幅すなわち包絡線の平均レベルである。

図１の実施例においては、電流回路１４１によりループフィルタ１１５に流し込むオフセット電流Ｉoffを変化させることで、ＭＶＧＡの出力の中心電位Ｖ1cを調整する。また、交流電流+/-Ｉinの電流値とＩＶＧＡのゲインＧｉを変化させることで、ＭＶＧＡの出力の包絡線の平均レベルＶ1_avgを調整することができるようにされている。オフセット電流Ｉoffは負の値すなわちループフィルタ１１５から電流を引き込む電流であっても良い。

具体的には、Ｉoff＝−４μＡ、+/-Ｉin＝−３．５〜＋３．５μＡ、+/-Ｉinの周波数ｆin≒４ＭＨｚとした。また、制御コードＡＯによりＩＶＧＡのゲインＧｉを、１μ秒ごとに０．５ｄＢずつ増加させることとした。さらに、振幅制御ループのゲインばらつきがないときに、制御コードＡＯが中間のＡＯｃ（＝０）に設定されるとループ帯域が１．８ＭＨｚになるように、制御コードＡＯの範囲を決定する。そして、最初にＩＶＧＡのゲインＧｉを設定する制御コードＡＯ_0を、振幅制御ループのゲインばらつきの上限（最大許容値）で、ループ帯域が１．８ＭＨｚになるように選ぶこととした。制御コードＡＯ_0は、ＡＯｃのときのゲインよりも小さなゲインを指示する値であっても良い。制御コードＡＯは、例えば６ビットのバイナリコードとされ、ＩＶＧＡのゲインＧｉを６４段階に調整できるようにされる。また、Ｖ2_avgとＶ1_avgの差分は、Ｉoffと+/-Ｉinの振幅とによって決まる値とされる。

これにより、制御コードＡＯを、ＡＯ_0からＡＯ_1、ＡＯ_2……ように増加させて行き、ＡＯ_Nのときに振幅比較回路１４２の出力がハイレベルに変化したとする。すると、このときのＡＯ_NがＡＯｃ（＝０）より大きければループ帯域が低い方へばらつき、ＡＯ_NがＡＯｃ（＝０）より小さければループ帯域が高い方へばらついていることが分かる。従って、実際に送信を行なうときに、ベースバンドからの出力レベル指示信号Ｖrampに対応するゲインに、この制御コードＡＯ_Nに対応したゲインを加算したゲインをＩＶＧＡに設定することによって、ループ帯域のばらつきを補正した状態で動作させることができる。

次に、本実施例における振幅制御ループのゲインばらつきのキャリブレーションの手順を、図７のフローチャートを用いて詳しく説明する。なお、このキャリブレーションは、外部の装置（ベースバンド回路を含む）からキャリブレーションの実行を指示する所定のコマンドコードが制御回路１６０に与えられることにより開始されるようになっている。

制御回路１６０は、キャリブレーション実行コマンドが与えられると、キャリブレーション制御回路１４３を起動させる。すると、キャリブレーション制御回路１４３は、まずＩＶＧＡのゲインＧｉを設定する制御コードＡＯをＡＯ_0にしてＩＶＧＡに与える（ステップＳ１）。また、この実施例では、キャリブレーション開始前に、外部の装置から利得制御回路１２５へ、例えばパワーアンプ２００の出力を最大にするような出力レベル指示信号Ｖrampが与えられるようにされている。これにより、ＩＶＧＡのゲインＧｉは、Ｖrampに対応するゲインに、ＡＯ_0に対応するゲインを加算したゲインに設定される。

次に、キャリブレーション制御回路１４３は、振幅比較回路１４２の出力がハイレベルになっているか否かを判定する（ステップＳ２）。ここで、振幅比較回路１４２の出力がハイレベルになっていないつまりロウレベルであると判定すると、次のステップＳ３で制御コードＡＯを＋１つまり１段階上げてステップＳ２へ戻り、再度上記判定を行なう。

制御コードＡＯを１段階上げることにより、ＩＶＧＡのゲインＧｉが０．５ｄＢだけ高くされ、振幅比較回路１４２へ入力されるＭＶＧＡの出力Ｖ１の振幅が大きくされる。ステップＳ２で、振幅比較回路１４２の出力がハイレベルになっていると判定すると、ステップＳ４へ移行してそのときの制御コードＡＯ_Nを、振幅制御ループのゲインばらつき補正値として外部へ出力して、キャリブレーションを終了する。

なお、この制御コードＡＯ_Nを受け取った外部の装置は、ベースバンド回路の内部の不揮発性メモリに記憶させる。そして、ベースバンド回路は、電源投入時あるいは送信開始直前にこの補正値を不揮発性メモリから読み出して、キャリブレーション制御回路１４３へ与える。すると、制御回路１６０は、この補正値ＡＯ_Nをレジスタ１４４に保持させ、ベースバンド回路３００から利得制御回路１２５へ与えられる出力レベル指示信号Ｖrampに対応するゲインに、補正値ＡＯ_Nに対応するゲインを加算したゲインをＩＶＧＡに設定する。

このように、本実施例では、キャリブレーションによって得られた制御コードＡＯ_Nを、振幅制御ループのゲインばらつき補正値として外部の装置へ出力するようにしている。これは、出荷前の製造ラインの最終工程で、振幅制御ループのゲインばらつきの測定を行なうことを想定したためである。製造ラインで振幅制御ループの帯域のばらつきを測定する場合、キャリブレーション実行コマンドがテスタなどから与えられる。

本実施例のキャリブレーション回路を適用した高周波ＩＣでは、このＩＣを実際のシステムに組み込んだ状態でもキャリブレーションを行なうことができる。その場合には、ベースバンド回路３００からキャリブレーション実行コマンドを与えるようにすれば良い。そして、キャリブレーション後に、振幅制御ループのゲインばらつき補正値ＡＯ_Nを外部へ出力せずに、内部のレジスタ１４４に自動的に設定するように構成しても良い。また、外部の装置から所定のコマンドを受けることにより振幅制御ループのキャリブレーションを実行しているが、電源投入時等に自動的にキャリブレーションを実行するように構成することができる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば前記実施例においては、振幅制御ループで生成された電圧Ｖapcをパワーアンプに供給して出力電力を制御するようにしたものを説明したが、送信用発振回路ＴｘＶＣＯの後段に可変利得アンプを設け、該アンプのゲインを振幅制御ループで生成された電圧Ｖapcで制御するように構成したものにも適用することができる。

また、キャリブレーション時に最初にＩＶＧＡのゲインＧｉを設定する制御コードＡＯ_0として前記実施例と異なる値を選ぶようにしても良い。すなわち、前記実施例では、制御コードＡＯ_0を、振幅制御ループのゲインばらつきの上限（最大許容値）で、ループ帯域が１．８ＭＨｚになるように選ぶようにしたと説明したが、振幅制御ループが発振しない下限に相当するゲインもしくはそれよりも高いゲインを与える制御コードをＡＯ_0として選ぶようにしてもよい。

さらに、前記実施例においては、ＭＶＧＡの出力Ｖ１と変調回路の出力Ｖ２の位相差を考えずにキャリブレーションを行なっているが、実際の高周波ＩＣではＭＶＧＡの出力Ｖ１と変調回路の出力Ｖ２の位相差によって振幅比較回路１４２の出力に誤差が生じることがある。そこで、ＭＶＧＡの出力Ｖ１と変調回路の出力Ｖ２の位相差による誤差を考慮して、検出された補正値ＡＯ_Nに誤差分を加算もしくは減算したものを最終的な補正値として設定するようにしても良い。

また、前記実施例においては、検出された振幅制御ループのゲインばらつきに応じてフォワードパス上の可変利得アンプＩＶＧＡのゲインを調整してループ帯域の補正を行なっているが、振幅制御ループ内の他の回路の特性を調整してループ帯域の補正を行なうように構成しても良い。例えば、図１に示されているレベル変換用アンプ１１８とともにフィルタを構成する容量Ｃ１を複数の容量素子とそれらとそれぞれ直列に接続されたスイッチ素子を設けて容量値を変化させることでループ帯域の補正を行うことができる。フィルタ１１９の容量Ｃ７の値を変化させたり、振幅検出回路１１２のゲインＧａを変えるようにしたりしても良い。

さらに、前記実施例においては、振幅ループの周波数帯域のばらつきを補正するキャリブレーション回路について説明したが、位相ループの周波数帯域のばらつきを補正するキャリブレーション回路を別途設けて補正を行なうようにするのが望ましい。ただし、位相ループの周波数帯域のばらつきの補正は、振幅ループの周波数帯域のばらつきの補正と独立して行なうように構成できるので説明は省略する。位相変調と振幅変調を行なうＥＤＧＥモードに対応可能な高周波ＩＣに適用したものを説明したが、本発明はそれに限定されるものでなく、送信系回路が位相制御ループと振幅制御ループを有する高周波ＩＣに適用することができ、それによって同様な効果が得られる。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機のような無線通信システムに用いられる高周波ＩＣに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮ用の高周波ＩＣその他、通信用半導体集積回路一般に利用することができる。

図１は、本発明を適用した高周波ＩＣとそれを用いた無線通信システムの一実施例の概略構成を示すブロック図である。 図２は、実施例の高周波ＩＣにおけるキャリブレーション実行回路内の位相比較回路の構成例を示すブロック図である。 図３は、キャリブレーション実行回路内の位相比較回路の各部の信号の波形を示す波形図である。 図４は、振幅制御ループのオープンループの周波数特性を示すもので、このうち、図４（Ａ）は振幅制御ループのゲイン特性を示すグラフ、また図４（Ｂ）は振幅制御ループの位相特性を示すグラフである。 図５は、振幅制御ループのクローズドループの周波数特性を示すグラフである。 図６は、実施例における振幅制御ループのゲインばらつきのキャリブレーション実行時の信号波形を示す波形図である。 図７は、実施例における振幅制御ループのゲインばらつきのキャリブレーションの手順を示すフローチャートである。

符号の説明

１００ 高周波ＩＣ
１１１ 変調回路
１１２ 振幅検出回路
１１３ 位相比較回路
１１４ 位相ループのループフィルタ
１１５ 振幅ループのループフィルタ
１１６ 可変利得アンプ（ＩＶＧＡ）
１１７ 電圧／電流変換回路
１１８ レベル変換用アンプ
１１９ フィルタ
１２１ アッテネータ
１２２ ダウンコンバート用ミキサ
１２３ 利得可変アンプ（ＭＶＧＡ）
１３０ 局部発振回路
１４０ キャリブレーション実行回路
１４１ 電流回路
１４２ 振幅比較回路
１４３ キャリブレーション制御回路
１４４ レジスタ
１４５ ＤＡ変換回路
１４６ 加算器
１４７ 切替えスイッチ
１６０ 制御回路
２００ 高周波電力増幅回路（パワーアンプ）
３００ ベースバンド回路

Claims (10)

1. 搬送波の位相を制御する位相制御ループと送信出力信号の振幅を制御する振幅制御ループとを有する送信回路を備えた通信用半導体集積回路であって、振幅制御ループ上のいずれかの回路の電気的パラメータを段階的に変化させてそのときのフィードバック信号と変調回路の出力信号とを比較してループゲインのばらつきを検出して、検出されたばらつきに応じて振幅制御ループ上のいずれかの回路の特性を変化させてループ帯域を補正するように構成されたキャリブレーション回路を備えてなることを特徴とする通信用半導体集積回路。
2. 搬送波の位相を制御する位相制御ループと送信出力信号の振幅を制御する振幅制御ループとを有する送信回路を備えた通信用半導体集積回路であって、振幅制御ループ上のいずれかの回路の電気的パラメータを段階的に変化させてそのときのフィードバック信号と変調回路の出力信号とを比較してループゲインのばらつきを検出して検出された結果を出力するゲインばらつき検出回路を備えることを特徴とする通信用半導体集積回路。
3. 上記ゲインばらつき検出回路から出力された検出結果に基づいて生成された補正値により、上記振幅制御ループ上のいずれかの回路の特性が変化されてループ帯域が補正されるように構成されていることを特徴とする請求項２に記載の通信用半導体集積回路。
4. 上記振幅制御ループ上のいずれかの回路の特性を変化させるための上記補正値を保持するレジスタが設けられていることを特徴とする請求項３に記載の通信用半導体集積回路。
5. 上記補正値により特性が変化される上記振幅制御ループ上のいずれかの回路は、可変利得増幅回路であることを特徴とする請求項３に記載の通信用半導体集積回路。
6. 上記振幅制御ループを構成する振幅検出回路から電力増幅回路までのフォワードパス上に、可変利得増幅回路と振幅制御ループの周波数帯域を与えるフィルタとを有し、キャリブレーション時に前記フィルタに所定の周波数の交流電流を流し込むとともにその電流値を段階的に切り替え可能な電流回路と、フィードバック信号の振幅と変調回路の出力信号の振幅とを比較する比較回路とを備え、該比較回路の出力に基づいてループゲインのばらつきが検出されるように構成されていることを特徴とする請求項２に記載の通信用半導体集積回路。
7. 上記レジスタには、送信動作に先立って所定の補正値が格納され、該補正値に基づいて上記振幅制御ループのループ帯域が補正される請求項４に記載の通信用半導体集積回路。
8. 請求項２に記載の通信用半導体集積回路と、ベースバンド回路が形成された第２の半導体集積回路とを有する携帯通信端末であって、前記第２の半導体集積回路は不揮発性のメモリ回路を備え、該メモリ回路には上記ゲインばらつき検出回路から出力された検出結果に基づいて生成された補正値が記憶されていることを特徴とする携帯通信端末。
9. 上記補正値は、送信開始前もしくは電源投入時に上記メモリ回路から読み出されて上記通信用半導体集積回路へ供給され上記レジスタに設定されるように構成されている請求項８に記載の携帯通信端末。
10. 上記通信用半導体集積回路により位相変調された送信信号を増幅する電力増幅回路を備え、上記振幅制御ループのフォワードパスからの信号が上記電力増幅回路に供給されてその出力電力が制御され、上記電力増幅回路の出力側から抽出された信号が上記フィードバック信号として帰還されるように構成されている請求項８に記載の携帯通信端末。

Images