JPH10209750A - Ｄｂｆアンテナ装置 - Google Patents
Ｄｂｆアンテナ装置Info
- Publication number
- JPH10209750A JPH10209750A JP9013993A JP1399397A JPH10209750A JP H10209750 A JPH10209750 A JP H10209750A JP 9013993 A JP9013993 A JP 9013993A JP 1399397 A JP1399397 A JP 1399397A JP H10209750 A JPH10209750 A JP H10209750A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- array
- arrays
- forming means
- beam forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 ハードウェアの回路規模を増大させることな
く、同時形成ビーム数の増加を実現できるＤＢＦアンテ
ナ装置を提供する。 【解決手段】 本発明のＤＢＦアンテナ装置は、複数の
アンテナ素子１１〜１ｉから構成されるサブアレイＳＢ
をｋ個配列することによりアレイアンテナを構成してい
る。各サブアレイＳＢ１〜ＳＢｋで合成したｍ個のディ
ジタルＩ／Ｑ信号はサブアレイビーム出力回路８１１〜
８１ｍ，…，８ｋ１〜８ｋｍに入力され、サブアレイビ
ーム＃１１〜＃１ｍ，…，＃ｋ１〜＃ｋｍが形成され
る。サブアレイビーム出力回路８１１〜８１ｍ，…，８
（ｋ−１）１〜８（ｋ−１）ｍは次段のサブアレイにデ
ータをバイパスする機能も有しており、全てのアンテナ
素子１１〜１ｎを用いた合成ビームをｋ番目のサブアレ
イＳＢｋから出力することができる。
く、同時形成ビーム数の増加を実現できるＤＢＦアンテ
ナ装置を提供する。 【解決手段】 本発明のＤＢＦアンテナ装置は、複数の
アンテナ素子１１〜１ｉから構成されるサブアレイＳＢ
をｋ個配列することによりアレイアンテナを構成してい
る。各サブアレイＳＢ１〜ＳＢｋで合成したｍ個のディ
ジタルＩ／Ｑ信号はサブアレイビーム出力回路８１１〜
８１ｍ，…，８ｋ１〜８ｋｍに入力され、サブアレイビ
ーム＃１１〜＃１ｍ，…，＃ｋ１〜＃ｋｍが形成され
る。サブアレイビーム出力回路８１１〜８１ｍ，…，８
（ｋ−１）１〜８（ｋ−１）ｍは次段のサブアレイにデ
ータをバイパスする機能も有しており、全てのアンテナ
素子１１〜１ｎを用いた合成ビームをｋ番目のサブアレ
イＳＢｋから出力することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＢＦ（Digital
Beam Forming：デジタルビームフォーミング）方式を用
いたアンテナ装置に関する。
Beam Forming：デジタルビームフォーミング）方式を用
いたアンテナ装置に関する。
【０００２】
【従来の技術】従来より、レーダ等に用いられるアンテ
ナ装置にあっては、ＤＢＦ方式を用いたフェーズドアレ
イアンテナの開発が進められている。ＤＢＦ方式はアン
テナ素子で受信された受信信号をそれぞれディジタル変
換し、振幅位相制御した後、加算することによってビー
ム出力を得る方式である。この方式を用い、高精度な振
幅位相制御を行うことにより、特に低サイドローブ化が
可能となる。また、各アンテナ素子から得られたディジ
タル信号を分配し、それぞれ独立に合成することによ
り、マルチビーム形成が可能となる。
ナ装置にあっては、ＤＢＦ方式を用いたフェーズドアレ
イアンテナの開発が進められている。ＤＢＦ方式はアン
テナ素子で受信された受信信号をそれぞれディジタル変
換し、振幅位相制御した後、加算することによってビー
ム出力を得る方式である。この方式を用い、高精度な振
幅位相制御を行うことにより、特に低サイドローブ化が
可能となる。また、各アンテナ素子から得られたディジ
タル信号を分配し、それぞれ独立に合成することによ
り、マルチビーム形成が可能となる。
【０００３】従来のＤＢＦ方式を用いたフェーズドアレ
イアンテナの構成例を図５を用いて説明する。図５にお
いて、ｎ個のアンテナ素子１１〜１ｎはそれぞれ外部か
ら到来する電波を受信するもので、その受信信号はそれ
ぞれ受信モジュール２１〜２ｎで低雑音増幅され、周波
数変換器３１〜３ｎでＩＦ（中間周波数）信号に周波数
変換される。そして、Ａ／Ｄ変換器４１〜４ｎでデジタ
ル信号に変換され、デジタル位相検波器５１〜５ｎでＩ
／Ｑ直交検波により位相変化分に相当する複素ビデオ信
号Ｉｓ，Ｑｓとなって遅延回路６１〜６ｎに供給され
る。
イアンテナの構成例を図５を用いて説明する。図５にお
いて、ｎ個のアンテナ素子１１〜１ｎはそれぞれ外部か
ら到来する電波を受信するもので、その受信信号はそれ
ぞれ受信モジュール２１〜２ｎで低雑音増幅され、周波
数変換器３１〜３ｎでＩＦ（中間周波数）信号に周波数
変換される。そして、Ａ／Ｄ変換器４１〜４ｎでデジタ
ル信号に変換され、デジタル位相検波器５１〜５ｎでＩ
／Ｑ直交検波により位相変化分に相当する複素ビデオ信
号Ｉｓ，Ｑｓとなって遅延回路６１〜６ｎに供給され
る。
【０００４】各遅延回路６１〜６ｎには、第１段目から
第ｎ段目までの遅延時間が順にτずつ増加するように設
定されている。各遅延回路６１〜６ｎでそれぞれ遅延さ
れた複素ビデオ信号Ｉｓ，Ｑｓは、それぞれｍ分配され
てｍ系列のビーム合成回路７１１〜７１ｍ，７２１〜７
２ｍ，７３１〜７３ｍ，…，７ｎ１〜７ｎｍに供給され
る。
第ｎ段目までの遅延時間が順にτずつ増加するように設
定されている。各遅延回路６１〜６ｎでそれぞれ遅延さ
れた複素ビデオ信号Ｉｓ，Ｑｓは、それぞれｍ分配され
てｍ系列のビーム合成回路７１１〜７１ｍ，７２１〜７
２ｍ，７３１〜７３ｍ，…，７ｎ１〜７ｎｍに供給され
る。
【０００５】上記ビーム合成回路７１１〜７１ｍ，７２
１〜７２ｍ，７３１〜７３ｍ，…，７ｎ１〜７ｎｍはい
ずれも同構成であり、それぞれ入力した複素ビデオ信号
Ｉｓ，Ｑｓをそれぞれ所望のビーム形状、方向に応じた
複素ウェイトと複素乗算し、前段からのビーム合成出力
（第１段目のビーム合成回路７１１〜７１ｍには“０”
が入力される）と加算して出力する。
１〜７２ｍ，７３１〜７３ｍ，…，７ｎ１〜７ｎｍはい
ずれも同構成であり、それぞれ入力した複素ビデオ信号
Ｉｓ，Ｑｓをそれぞれ所望のビーム形状、方向に応じた
複素ウェイトと複素乗算し、前段からのビーム合成出力
（第１段目のビーム合成回路７１１〜７１ｍには“０”
が入力される）と加算して出力する。
【０００６】このようにして最終段のビーム合成回路７
ｎ１〜７ｎｍから得られる出力信号は、合成ビームの受
信信号となる。以上のビーム合成方式の構成は一般にシ
ストリックアレイと呼ばれている。
ｎ１〜７ｎｍから得られる出力信号は、合成ビームの受
信信号となる。以上のビーム合成方式の構成は一般にシ
ストリックアレイと呼ばれている。
【０００７】ここで、上記ビーム合成回路（７１１〜７
１ｍ，７２１〜７２ｍ，７３１〜７３ｍ，…，７ｎ１〜
７ｎｍ）の構成例を図６に示す。このビーム合成回路は
複素乗算器Ａ１と複素加算器Ａ２，Ａ３とから構成され
る。複素乗算器Ａ１は、所望の遅延時間だけ遅延された
デジタルＩ／Ｑ信号ＩS，ＱSに外部から与えられる所望
のビーム形状に応じた複素ウェイト（Ｗ＝ＷI＋ｊＷQ）
を複素乗算するもので、その演算出力Ｉ1，Ｑ1はそれぞ
れ前段のビーム合成回路の出力であるデジタルＩ／Ｑ信
号ＩIN，ＱINと複素加算器Ａ２，Ａ３により加算され、
ビーム合成信号ＩOUT，ＱOUTとして次段のビーム合成回
路に出力される。
１ｍ，７２１〜７２ｍ，７３１〜７３ｍ，…，７ｎ１〜
７ｎｍ）の構成例を図６に示す。このビーム合成回路は
複素乗算器Ａ１と複素加算器Ａ２，Ａ３とから構成され
る。複素乗算器Ａ１は、所望の遅延時間だけ遅延された
デジタルＩ／Ｑ信号ＩS，ＱSに外部から与えられる所望
のビーム形状に応じた複素ウェイト（Ｗ＝ＷI＋ｊＷQ）
を複素乗算するもので、その演算出力Ｉ1，Ｑ1はそれぞ
れ前段のビーム合成回路の出力であるデジタルＩ／Ｑ信
号ＩIN，ＱINと複素加算器Ａ２，Ａ３により加算され、
ビーム合成信号ＩOUT，ＱOUTとして次段のビーム合成回
路に出力される。
【０００８】Ｉ／Ｑ信号の入出力の関係は下式に示され
る。 Ｉ1＝ＩSＷI−ＱSＷQ …（１） Ｑ1＝ＩSＷQ＋ＱSＷI …（２） ＩOUT＝Ｉ1＋ＩIN＝ＩSＷI−ＱSＷQ＋ＩIN …（３） ＱOUT＝Ｑ1＋ＱIN＝ＩSＷQ＋ＱSＷI＋ＱIN …（４） 一方、前述の遅延回路６１〜６ｎはパイプライン式に信
号が送られることによる処理遅延時間を補正するための
ものであり、次段に信号を転送することに要する基準遅
延時間をτとすると、各遅延回路６１〜６ｎで設定され
る遅延時間はτ，２τ，３τ，…，ｎτとなり、合成ビ
ームが得られるまでの遅延時間はｎτとなる。また、初
段のビーム合成回路７１１〜７１ｍには初期値としてＩ
／Ｑいずれにも“０”が入力される。
る。 Ｉ1＝ＩSＷI−ＱSＷQ …（１） Ｑ1＝ＩSＷQ＋ＱSＷI …（２） ＩOUT＝Ｉ1＋ＩIN＝ＩSＷI−ＱSＷQ＋ＩIN …（３） ＱOUT＝Ｑ1＋ＱIN＝ＩSＷQ＋ＱSＷI＋ＱIN …（４） 一方、前述の遅延回路６１〜６ｎはパイプライン式に信
号が送られることによる処理遅延時間を補正するための
ものであり、次段に信号を転送することに要する基準遅
延時間をτとすると、各遅延回路６１〜６ｎで設定され
る遅延時間はτ，２τ，３τ，…，ｎτとなり、合成ビ
ームが得られるまでの遅延時間はｎτとなる。また、初
段のビーム合成回路７１１〜７１ｍには初期値としてＩ
／Ｑいずれにも“０”が入力される。
【０００９】ここで、例えばｍ本の合成ビームを形成す
るには、遅延回路から出力されるディジタルＩ／Ｑ信号
をｍ個に分割し、その分割数（ｍ）だけのビーム合成回
路をアンテナ素子数（図５ではｎ素子）分だけ持つ必要
がある。したがって、合計ｍ×ｎ個のビーム合成回路が
必要となる。言い換えれば、ｍ×ｎ個のビーム合成回路
を有したｎ素子のアレイアンテナではマルチビーム数は
ｍ個となる。
るには、遅延回路から出力されるディジタルＩ／Ｑ信号
をｍ個に分割し、その分割数（ｍ）だけのビーム合成回
路をアンテナ素子数（図５ではｎ素子）分だけ持つ必要
がある。したがって、合計ｍ×ｎ個のビーム合成回路が
必要となる。言い換えれば、ｍ×ｎ個のビーム合成回路
を有したｎ素子のアレイアンテナではマルチビーム数は
ｍ個となる。
【００１０】ところで、近年のレーダでは、同時多目標
処理能力の向上や広い覆域を高いデータレートで捜索す
る等の要求がある。この要求を実現するためには、同時
形成ビーム数（マルチビーム数）を増加させる必要があ
る。
処理能力の向上や広い覆域を高いデータレートで捜索す
る等の要求がある。この要求を実現するためには、同時
形成ビーム数（マルチビーム数）を増加させる必要があ
る。
【００１１】しかしながら、上述のような従来のＤＢＦ
アンテナ装置の場合には、同時形成ビーム数の増加に比
例してハードウェアの回路規模も増加してしまうという
問題があった。
アンテナ装置の場合には、同時形成ビーム数の増加に比
例してハードウェアの回路規模も増加してしまうという
問題があった。
【００１２】
【発明が解決しようとする課題】以上述べたように、従
来のＤＢＦアンテナ装置では、同時形成ビーム数を増加
させるとハードウェアの回路規模が比例して増加すると
いう問題がある。本発明は上記の課題を解決するために
なされたもので、ハードウェアの回路規模を増大させる
ことなく、同時形成ビーム数の増加を実現できるＤＢＦ
アンテナ装置を提供することを目的とする。
来のＤＢＦアンテナ装置では、同時形成ビーム数を増加
させるとハードウェアの回路規模が比例して増加すると
いう問題がある。本発明は上記の課題を解決するために
なされたもので、ハードウェアの回路規模を増大させる
ことなく、同時形成ビーム数の増加を実現できるＤＢＦ
アンテナ装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るＤＢＦアンテナ装置は、以下のように構
成される。 （１）電波を受信する複数のアンテナ素子、これら複数
のアンテナ素子毎に設けられ、対応するアンテナ素子の
受信信号を周波数変換した後、デジタル化して位相検波
する複数の信号処理回路、これらの信号処理回路の検波
出力を加算合成してサブアレイビームを形成するビーム
形成手段を備える複数のサブアレイと、前記複数のサブ
アレイの各サブアレイビーム出力信号を加算合成して合
成ビームを形成する合成ビーム形成手段とを具備する。
に本発明に係るＤＢＦアンテナ装置は、以下のように構
成される。 （１）電波を受信する複数のアンテナ素子、これら複数
のアンテナ素子毎に設けられ、対応するアンテナ素子の
受信信号を周波数変換した後、デジタル化して位相検波
する複数の信号処理回路、これらの信号処理回路の検波
出力を加算合成してサブアレイビームを形成するビーム
形成手段を備える複数のサブアレイと、前記複数のサブ
アレイの各サブアレイビーム出力信号を加算合成して合
成ビームを形成する合成ビーム形成手段とを具備する。
【００１４】（２）（１）の構成において、前記複数の
サブアレイのビーム形成手段は、それぞれ前記複数の信
号処理回路の出力を、シストリックアレイ方式により順
次伝送遅延時間だけ信号遅延して重み付け加算すること
でサブアレイビームを形成する。
サブアレイのビーム形成手段は、それぞれ前記複数の信
号処理回路の出力を、シストリックアレイ方式により順
次伝送遅延時間だけ信号遅延して重み付け加算すること
でサブアレイビームを形成する。
【００１５】（３）（１）の構成において、前記複数の
サブアレイのビーム形成手段は、前記複数の信号処理回
路の出力を複数系統に分配して、各系統の分配出力をそ
れぞれ独立に重み付け加算することにより、各サブアレ
イにおいて複数のサブアレイビームを形成し、前記合成
ビーム形成手段は、前記複数のサブアレイで得られる複
数のサブアレイビーム出力信号を系統別に加算合成して
複数の合成ビームを形成する。
サブアレイのビーム形成手段は、前記複数の信号処理回
路の出力を複数系統に分配して、各系統の分配出力をそ
れぞれ独立に重み付け加算することにより、各サブアレ
イにおいて複数のサブアレイビームを形成し、前記合成
ビーム形成手段は、前記複数のサブアレイで得られる複
数のサブアレイビーム出力信号を系統別に加算合成して
複数の合成ビームを形成する。
【００１６】（４）（１）の構成において、前記合成ビ
ーム形成手段は、前記複数のサブアレイのサブアレイビ
ーム出力信号を次段のサブアレイのビーム形成手段に入
力し、最終段のサブアレイの出力を合成ビーム出力信号
とする。
ーム形成手段は、前記複数のサブアレイのサブアレイビ
ーム出力信号を次段のサブアレイのビーム形成手段に入
力し、最終段のサブアレイの出力を合成ビーム出力信号
とする。
【００１７】（５）（４）の構成において、前記合成ビ
ーム形成手段は、前記複数のサブアレイ毎に設けられ、
外部からの合成ビーム形成指示入力に応じて自段のサブ
アレイのサブアレイビーム出力信号を次段のサブアレイ
のビーム形成手段に切換入力して合成ビームの形成に共
する。
ーム形成手段は、前記複数のサブアレイ毎に設けられ、
外部からの合成ビーム形成指示入力に応じて自段のサブ
アレイのサブアレイビーム出力信号を次段のサブアレイ
のビーム形成手段に切換入力して合成ビームの形成に共
する。
【００１８】（６）（１）の構成において、前記合成ビ
ーム形成手段は、前記複数のサブアレイのサブアレイビ
ーム出力信号を分配し、その分配出力を加算合成するこ
とで合成ビームを形成する。
ーム形成手段は、前記複数のサブアレイのサブアレイビ
ーム出力信号を分配し、その分配出力を加算合成するこ
とで合成ビームを形成する。
【００１９】（７）（６）の構成において、前記合成ビ
ーム形成手段は、前記分配出力をシストリックアレイ方
式により順次伝送遅延時間だけ信号遅延してから加算合
成する。
ーム形成手段は、前記分配出力をシストリックアレイ方
式により順次伝送遅延時間だけ信号遅延してから加算合
成する。
【００２０】（８）（６）の構成において、前記合成ビ
ーム形成手段は、前記複数のサブアレイの各出力をそれ
ぞれ重み付け加算して合成ビームを形成する。 （９）（６）の構成において、前記合成ビーム形成手段
は、合成ビーム形成時に複数のサブアレイにおけるビー
ム形成手段のウェイトを所望の合成ビームに合わせて制
御し、各サブアレイのサブアレイビーム出力信号を加算
合成する。
ーム形成手段は、前記複数のサブアレイの各出力をそれ
ぞれ重み付け加算して合成ビームを形成する。 （９）（６）の構成において、前記合成ビーム形成手段
は、合成ビーム形成時に複数のサブアレイにおけるビー
ム形成手段のウェイトを所望の合成ビームに合わせて制
御し、各サブアレイのサブアレイビーム出力信号を加算
合成する。
【００２１】
【発明の実施の形態】以下、図１乃至図４を参照して本
発明の実施の形態を詳細に説明する。 （第１の実施形態）図１は本発明に係るＤＢＦアンテナ
装置（フェーズドアレイアンテナ）の第１の実施形態の
構成を示すものである。但し、図１において図５と同一
部分には同一符号を付して示し、ここでは異なる部分を
中心に説明する。
発明の実施の形態を詳細に説明する。 （第１の実施形態）図１は本発明に係るＤＢＦアンテナ
装置（フェーズドアレイアンテナ）の第１の実施形態の
構成を示すものである。但し、図１において図５と同一
部分には同一符号を付して示し、ここでは異なる部分を
中心に説明する。
【００２２】図１において、サブアレイＳＢ１〜ＳＢｋ
はｎ系統のアンテナ受信系をｋ分割したもので、各サブ
アレイＳＢ１〜ＳＢｋはそれぞれｉ系統のアンテナ受信
系を備える。図では第１番目のサブアレイＳＢ１のみそ
の内部構成を代表して示しているが、他のサブアレイＳ
Ｂ２〜ＳＢｋも全く同一の構成である。
はｎ系統のアンテナ受信系をｋ分割したもので、各サブ
アレイＳＢ１〜ＳＢｋはそれぞれｉ系統のアンテナ受信
系を備える。図では第１番目のサブアレイＳＢ１のみそ
の内部構成を代表して示しているが、他のサブアレイＳ
Ｂ２〜ＳＢｋも全く同一の構成である。
【００２３】サブアレイＳＢ１において、各アンテナ受
信系のアンテナ素子１１，１２，…，１ｉで受信された
信号は受信モジュール２１，２２，…，２ｉで低雑音増
幅され、周波数変換器３１，３２，…，３ｉでＩＦ信号
に周波数変換された後、Ａ／Ｄ変換器４１，４２，…，
４ｉでデジタル信号に変換される。そして、デジタル位
相検波器５１，５２，…，５ｉでＩ／Ｑ直交検波されて
複素形式のＩ／Ｑ信号に変換され、遅延回路６１，６
２，…，６ｉでτ，２τ，…，ｉτだけ遅延される。
信系のアンテナ素子１１，１２，…，１ｉで受信された
信号は受信モジュール２１，２２，…，２ｉで低雑音増
幅され、周波数変換器３１，３２，…，３ｉでＩＦ信号
に周波数変換された後、Ａ／Ｄ変換器４１，４２，…，
４ｉでデジタル信号に変換される。そして、デジタル位
相検波器５１，５２，…，５ｉでＩ／Ｑ直交検波されて
複素形式のＩ／Ｑ信号に変換され、遅延回路６１，６
２，…，６ｉでτ，２τ，…，ｉτだけ遅延される。
【００２４】それぞれの遅延出力は、さらにｍ個のビー
ム合成回路７１１〜７１ｍ，７２１〜７２ｍ，…，７ｉ
１〜７ｉｍに分配され、重み付け加算により前段のビー
ム合成出力と加算される。ここで、ビーム合成回路７１
１〜７１ｍ，７２１〜７２ｍ，…，７ｉ１〜７ｉｍの構
成は、図６に示したものと同様であり、ここでの説明は
省略する。
ム合成回路７１１〜７１ｍ，７２１〜７２ｍ，…，７ｉ
１〜７ｉｍに分配され、重み付け加算により前段のビー
ム合成出力と加算される。ここで、ビーム合成回路７１
１〜７１ｍ，７２１〜７２ｍ，…，７ｉ１〜７ｉｍの構
成は、図６に示したものと同様であり、ここでの説明は
省略する。
【００２５】このようにして最終段のビーム合成回路７
ｉ１〜７ｉｍからアンテナ素子数ｉ個分だけ重み付け加
算されて出力されるｍ系統のＩ／Ｑ信号は、サブアレイ
ＳＢ１のビーム出力としてそれぞれサブアレイビーム出
力回路８１１〜８１ｍに供給される。
ｉ１〜７ｉｍからアンテナ素子数ｉ個分だけ重み付け加
算されて出力されるｍ系統のＩ／Ｑ信号は、サブアレイ
ＳＢ１のビーム出力としてそれぞれサブアレイビーム出
力回路８１１〜８１ｍに供給される。
【００２６】これらのサブアレイビーム出力回路８１１
〜８１ｍは、図２（ａ）に示すように、切換スイッチＳ
１，Ｓ２を外部からの制御信号に応じて切り替えること
で、サブアレイＳＢ１からのデジタルＩ／Ｑ信号ＩIN，
ＱINをそれぞれサブアレイビーム出力ＩSUB，ＱSUB（＃
１１〜＃１ｍ）とするか、合成ビームを生成するために
バイパスしてその出力ＩOUT，ＱOUTを次段のサブアレイ
ＳＢ２の初段のビーム合成回路に送るかを選択するもの
である。
〜８１ｍは、図２（ａ）に示すように、切換スイッチＳ
１，Ｓ２を外部からの制御信号に応じて切り替えること
で、サブアレイＳＢ１からのデジタルＩ／Ｑ信号ＩIN，
ＱINをそれぞれサブアレイビーム出力ＩSUB，ＱSUB（＃
１１〜＃１ｍ）とするか、合成ビームを生成するために
バイパスしてその出力ＩOUT，ＱOUTを次段のサブアレイ
ＳＢ２の初段のビーム合成回路に送るかを選択するもの
である。
【００２７】２段以降のサブアレイＳＢ２〜ＳＢｋの出
力も同様であり、それぞれｍ系統のＩ／Ｑ信号はサブア
レイビーム出力回路８２１〜８２ｍ，８３１〜８３ｍ，
…，８ｋ１〜８ｋｍに供給され、選択的にサブアレイビ
ーム出力＃２１〜＃２ｍ，＃３１〜＃３ｍ，…，＃ｋ１
〜＃ｋｍまたは合成ビーム出力＃１〜＃ｍとなる。
力も同様であり、それぞれｍ系統のＩ／Ｑ信号はサブア
レイビーム出力回路８２１〜８２ｍ，８３１〜８３ｍ，
…，８ｋ１〜８ｋｍに供給され、選択的にサブアレイビ
ーム出力＃２１〜＃２ｍ，＃３１〜＃３ｍ，…，＃ｋ１
〜＃ｋｍまたは合成ビーム出力＃１〜＃ｍとなる。
【００２８】すなわち、本実施形態のアンテナ装置は、
複数のアンテナ素子１１〜１ｉから構成されるサブアレ
イＳＢをｋ個配列することによりアレイアンテナを構成
している。各サブアレイＳＢ１〜ＳＢｋで合成したｍ個
のディジタルＩ／Ｑ信号はサブアレイビーム出力回路８
１１〜８１ｍ，…，８ｋ１〜８ｋｍに入力され、サブア
レイビーム＃１１〜＃１ｍ，…，＃ｋ１〜＃ｋｍが形成
される。サブアレイビーム出力回路８１１〜８１ｍ，
…，８（ｋ−１）１〜８（ｋ−１）ｍは次段のサブアレ
イにデータをバイパスする機能も有しており、全てのア
ンテナ素子１１〜１ｎを用いた合成ビームをｋ番目のサ
ブアレイＳＢｋから出力することができる。
複数のアンテナ素子１１〜１ｉから構成されるサブアレ
イＳＢをｋ個配列することによりアレイアンテナを構成
している。各サブアレイＳＢ１〜ＳＢｋで合成したｍ個
のディジタルＩ／Ｑ信号はサブアレイビーム出力回路８
１１〜８１ｍ，…，８ｋ１〜８ｋｍに入力され、サブア
レイビーム＃１１〜＃１ｍ，…，＃ｋ１〜＃ｋｍが形成
される。サブアレイビーム出力回路８１１〜８１ｍ，
…，８（ｋ−１）１〜８（ｋ−１）ｍは次段のサブアレ
イにデータをバイパスする機能も有しており、全てのア
ンテナ素子１１〜１ｎを用いた合成ビームをｋ番目のサ
ブアレイＳＢｋから出力することができる。
【００２９】上記構成において、サブアレイビーム出力
回路８１１〜８１ｍ，…，８ｋ１〜８ｋｍに切換制御信
号によりサブアレイビーム出力を選択させた場合には、
各サブアレイＳＢ１〜ＳＢｋからｍ個のビームが得られ
るため、合計ｍ×ｋ個のサブアレイビーム出力が得られ
る。また、上記の切換制御信号により合成ビーム出力を
選択した場合はｍ個の合成ビームが得られる。
回路８１１〜８１ｍ，…，８ｋ１〜８ｋｍに切換制御信
号によりサブアレイビーム出力を選択させた場合には、
各サブアレイＳＢ１〜ＳＢｋからｍ個のビームが得られ
るため、合計ｍ×ｋ個のサブアレイビーム出力が得られ
る。また、上記の切換制御信号により合成ビーム出力を
選択した場合はｍ個の合成ビームが得られる。
【００３０】したがって、本実施形態によるＤＢＦアン
テナ装置は、図５に示した従来構成と比較してわかるよ
うに、ハードウェアの回路規模を増大させることなく、
同時形成ビーム数の増加を実現することができる。
テナ装置は、図５に示した従来構成と比較してわかるよ
うに、ハードウェアの回路規模を増大させることなく、
同時形成ビーム数の増加を実現することができる。
【００３１】尚、上記実施形態において、ビーム合成時
には、全てのサブアレイＳＢ１〜ＳＢｋ中でアンテナ素
子１１〜１ｎの受信出力に対する遅延時間を、第１番目
から順にτずつ増加させる必要がある。
には、全てのサブアレイＳＢ１〜ＳＢｋ中でアンテナ素
子１１〜１ｎの受信出力に対する遅延時間を、第１番目
から順にτずつ増加させる必要がある。
【００３２】また、各サブアレイＳＢ１〜ＳＢｋのビー
ム出力は、第１段目から順にｉτずつずれている。この
ため、サブアレイビーム出力回路８１１〜８１ｍ，…，
８ｋ１〜８ｋｍの内部において、図２（ｂ）に示すよう
に、スイッチＳ１，Ｓ２のサブアレイビーム出力経路に
遅延回路Ｄを設け、第１段目から順に（ｋ−１）ｉτ，
（ｋ−２）ｉτ，…，（ｋ−ｎ）ｉτだけサブアレイビ
ーム出力を遅延させれば、全段のサブアレイビームを同
時に出力することができ、後段の信号処理の軽減を図る
ことができる。
ム出力は、第１段目から順にｉτずつずれている。この
ため、サブアレイビーム出力回路８１１〜８１ｍ，…，
８ｋ１〜８ｋｍの内部において、図２（ｂ）に示すよう
に、スイッチＳ１，Ｓ２のサブアレイビーム出力経路に
遅延回路Ｄを設け、第１段目から順に（ｋ−１）ｉτ，
（ｋ−２）ｉτ，…，（ｋ−ｎ）ｉτだけサブアレイビ
ーム出力を遅延させれば、全段のサブアレイビームを同
時に出力することができ、後段の信号処理の軽減を図る
ことができる。
【００３３】（第２の実施形態）図３は本発明に係るＤ
ＢＦアンテナ装置の第２の実施形態の構成をしめすもの
である。尚、図３において、図１と同一部分には同一符
号を付して示し、ここでは異なる部分について説明す
る。
ＢＦアンテナ装置の第２の実施形態の構成をしめすもの
である。尚、図３において、図１と同一部分には同一符
号を付して示し、ここでは異なる部分について説明す
る。
【００３４】まず、本実施形態のＤＢＦアンテナ装置
は、第１の実施形態と同様に、ｎ系統のアンテナ受信系
をｋ分割したサブアレイＳＢ１〜ＳＢｋを備える。各サ
ブアレイＳＢ１〜ＳＢｋの構成は第１の実施形態の構成
と同じであるが、各サブアレイ内のアンテナ受信系の遅
延時間は第１番目から順にτ，２τ，３τ，…，ｉτと
する。また、各サブアレイＳＢ１〜ＳＢｋ内の初段のビ
ーム合成回路における加算器には、初期値としてＩ／Ｑ
とも“０”が入力される。
は、第１の実施形態と同様に、ｎ系統のアンテナ受信系
をｋ分割したサブアレイＳＢ１〜ＳＢｋを備える。各サ
ブアレイＳＢ１〜ＳＢｋの構成は第１の実施形態の構成
と同じであるが、各サブアレイ内のアンテナ受信系の遅
延時間は第１番目から順にτ，２τ，３τ，…，ｉτと
する。また、各サブアレイＳＢ１〜ＳＢｋ内の初段のビ
ーム合成回路における加算器には、初期値としてＩ／Ｑ
とも“０”が入力される。
【００３５】各サブアレイＳＢ１〜ＳＢｋのｍ系統のＩ
／Ｑ出力はそれぞれ信号分配回路９１１〜９１ｍ，９２
１〜９２ｍ，９３１〜９３ｍ，…，９ｋ１〜９ｋｍによ
って２系統に分配され、一方はサブアレイビーム＃１１
〜＃１ｍ，＃２１〜＃２ｍ，＃３１〜＃３ｍ，…，＃ｋ
１〜＃ｋｍとして出力され、他方は遅延回路１０１１〜
１０１ｍ，１０２１〜１０２ｍ，１０３１〜１０３ｍ，
…，１０ｋ１〜１０ｋｍによりそれぞれτ，２τ，３
τ，…，ｋτだけ遅延された後、ビーム合成回路１１１
１〜１１１ｍ，１１２１〜１１２ｍ，１１３１〜１１３
ｍ，…，１１ｋ１〜１１ｋｍに供給される。
／Ｑ出力はそれぞれ信号分配回路９１１〜９１ｍ，９２
１〜９２ｍ，９３１〜９３ｍ，…，９ｋ１〜９ｋｍによ
って２系統に分配され、一方はサブアレイビーム＃１１
〜＃１ｍ，＃２１〜＃２ｍ，＃３１〜＃３ｍ，…，＃ｋ
１〜＃ｋｍとして出力され、他方は遅延回路１０１１〜
１０１ｍ，１０２１〜１０２ｍ，１０３１〜１０３ｍ，
…，１０ｋ１〜１０ｋｍによりそれぞれτ，２τ，３
τ，…，ｋτだけ遅延された後、ビーム合成回路１１１
１〜１１１ｍ，１１２１〜１１２ｍ，１１３１〜１１３
ｍ，…，１１ｋ１〜１１ｋｍに供給される。
【００３６】各ビーム合成回路はいずれも図６に示した
ものと同構成でよく、自段のサブアレイビーム出力を複
素ウェイトで重み付けし、前段のビーム合成回路の出力
（初段は“０”）と加算する。最終段のビーム合成回路
１１ｋ１〜１１ｋｍの出力は合成ビーム＃１〜＃ｍとし
て取り出される。
ものと同構成でよく、自段のサブアレイビーム出力を複
素ウェイトで重み付けし、前段のビーム合成回路の出力
（初段は“０”）と加算する。最終段のビーム合成回路
１１ｋ１〜１１ｋｍの出力は合成ビーム＃１〜＃ｍとし
て取り出される。
【００３７】ここで、前述の遅延回路１０１１〜１０１
ｍ，１０２１〜１０２ｍ，１０３１〜１０３ｍ，…，１
０ｋ１〜１０ｋｍはパイプライン式に信号が送られるこ
とによる処理遅延時間を補正するためのものである。ま
た、初段のサブアレイＳＢ１に対応するビーム合成回路
１１１１〜１１１ｍの加算器には初期値としてＩ／Ｑと
も“０”が入力される。
ｍ，１０２１〜１０２ｍ，１０３１〜１０３ｍ，…，１
０ｋ１〜１０ｋｍはパイプライン式に信号が送られるこ
とによる処理遅延時間を補正するためのものである。ま
た、初段のサブアレイＳＢ１に対応するビーム合成回路
１１１１〜１１１ｍの加算器には初期値としてＩ／Ｑと
も“０”が入力される。
【００３８】本実施形態の構成の場合、図１の第１の実
施形態の構成に比べ、回路構成は複雑であるものの、サ
ブアレイビーム出力（ｍ×ｋ個）と合成ビーム出力（ｍ
個）を切換制御することなく常時に得られるようにな
る。
施形態の構成に比べ、回路構成は複雑であるものの、サ
ブアレイビーム出力（ｍ×ｋ個）と合成ビーム出力（ｍ
個）を切換制御することなく常時に得られるようにな
る。
【００３９】また、第１の実施形態の回路構成では、合
成ビームが得られるまでの遅延時間が、次段に信号を転
送することに要する基準遅延時間をτとすると、 ｎτ＝（ｋ×ｉ）τ で示され、アンテナ素子数（ｎ＝ｋ×ｉ）に依存する。
成ビームが得られるまでの遅延時間が、次段に信号を転
送することに要する基準遅延時間をτとすると、 ｎτ＝（ｋ×ｉ）τ で示され、アンテナ素子数（ｎ＝ｋ×ｉ）に依存する。
【００４０】これに対して、本実施形態の場合には、サ
ブアレイ内の素子数（ｉ）とサブアレイの数（ｋ）の和
に依存し、 （ｋ＋ｉ）τ となる。したがって、本実施形態の構成によれば、合成
ビームが得られるまでの遅延時間を短縮することができ
る。
ブアレイ内の素子数（ｉ）とサブアレイの数（ｋ）の和
に依存し、 （ｋ＋ｉ）τ となる。したがって、本実施形態の構成によれば、合成
ビームが得られるまでの遅延時間を短縮することができ
る。
【００４１】尚、本実施形態の構成では、ビーム合成回
路１１１１〜１１１ｍ，１１２１〜１１２ｍ，１１３１
〜１１３ｍ，…，１１ｋ１〜１１ｋｍにおいて、自段の
Ｉ／Ｑ信号を重み付けするようにしたが、各サブアレイ
ＳＢ１〜ＳＢｋ側でまとめて複素ウェィトを掛けるよう
にすれば、複素乗算回路が不要となり、前段のビーム合
成出力と加算するための複素加算器だけで構成すること
も可能である。
路１１１１〜１１１ｍ，１１２１〜１１２ｍ，１１３１
〜１１３ｍ，…，１１ｋ１〜１１ｋｍにおいて、自段の
Ｉ／Ｑ信号を重み付けするようにしたが、各サブアレイ
ＳＢ１〜ＳＢｋ側でまとめて複素ウェィトを掛けるよう
にすれば、複素乗算回路が不要となり、前段のビーム合
成出力と加算するための複素加算器だけで構成すること
も可能である。
【００４２】（他の実施形態）以上の実施形態における
構成例では、全てのアンテナ素子で得られた受信信号を
周波数変換及びデジタル変換し、ＤＢＦ処理を行ったフ
ルＤＢＦ方式を例に挙げたが、複数のアンテナ素子をＲ
Ｆ合成した後、周波数変換及びデジタル変換し、同様の
処理を行う場合においても適応できる。
構成例では、全てのアンテナ素子で得られた受信信号を
周波数変換及びデジタル変換し、ＤＢＦ処理を行ったフ
ルＤＢＦ方式を例に挙げたが、複数のアンテナ素子をＲ
Ｆ合成した後、周波数変換及びデジタル変換し、同様の
処理を行う場合においても適応できる。
【００４３】また、アンテナ素子の配列は１次元に配列
された場合でも、２次元に配列された場合でも適応でき
る。特に、２次元配列の場合には、例えば縦方向に配列
されたアンテナ素子列をサブアレイとし、サブアレイビ
ームを形成する等、サブアレイを形成するエリアの構成
方法に依存せず適応することができる。
された場合でも、２次元に配列された場合でも適応でき
る。特に、２次元配列の場合には、例えば縦方向に配列
されたアンテナ素子列をサブアレイとし、サブアレイビ
ームを形成する等、サブアレイを形成するエリアの構成
方法に依存せず適応することができる。
【００４４】また、アンテナ開口はプラナー形状である
必要性はなく、任意形状でも実現できる。また、以上の
実施形態では受信系についてのみ記載したが、受信モジ
ュールの代わりに送信機能を有した送受信モジュールを
用いた場合においても同様に適応可能である。
必要性はなく、任意形状でも実現できる。また、以上の
実施形態では受信系についてのみ記載したが、受信モジ
ュールの代わりに送信機能を有した送受信モジュールを
用いた場合においても同様に適応可能である。
【００４５】（実施例）本発明では、回路規模を増加さ
せることなくサブアレイビームを形成することにより、
同時形成ビーム数をサブアレイ分割数（ｋ）倍に増加さ
せることができる。
せることなくサブアレイビームを形成することにより、
同時形成ビーム数をサブアレイ分割数（ｋ）倍に増加さ
せることができる。
【００４６】図４にサブアレイビームを形成したときの
ビーム形成イメージを示す。簡単のため、合成ビーム数
ｍ＝１の場合を示している。サブアレイを形成するアン
テナ開口は、合成ビームを形成するアンテナ開口に比べ
て開口面積が小さい。
ビーム形成イメージを示す。簡単のため、合成ビーム数
ｍ＝１の場合を示している。サブアレイを形成するアン
テナ開口は、合成ビームを形成するアンテナ開口に比べ
て開口面積が小さい。
【００４７】図４に示したようなリニアアレイの場合で
は、概算的にサブアレイビームは合成ビームに対してビ
ーム幅がｋ倍（但し、アンテナ利得は１／ｋ）となる。
また、同時に形成できるビーム数については、サブアレ
イビームは合成ビームのｋ倍となる。したがって、サブ
アレイビームを異なる角度に形成することにより、到来
する受信信号を検出できる領域は合成ビームで形成する
領域に対して、おおよそｋ2倍（ビーム幅×同時形成ビ
ーム数）の角度幅となる。
は、概算的にサブアレイビームは合成ビームに対してビ
ーム幅がｋ倍（但し、アンテナ利得は１／ｋ）となる。
また、同時に形成できるビーム数については、サブアレ
イビームは合成ビームのｋ倍となる。したがって、サブ
アレイビームを異なる角度に形成することにより、到来
する受信信号を検出できる領域は合成ビームで形成する
領域に対して、おおよそｋ2倍（ビーム幅×同時形成ビ
ーム数）の角度幅となる。
【００４８】合成ビームで所望の角度領域を捜索する場
合には、その角度領域をビーム走査するため、多くの捜
索時間を要する。これに対し、サブアレイビームで所望
の角度範囲を捜索する場合には、捜索時間は合成ビーム
の１／ｋ2となり、高いデータレートが得られる。
合には、その角度領域をビーム走査するため、多くの捜
索時間を要する。これに対し、サブアレイビームで所望
の角度範囲を捜索する場合には、捜索時間は合成ビーム
の１／ｋ2となり、高いデータレートが得られる。
【００４９】例えば、目標を高いデータレート（短い目
標検出時間）で検出する必要がある場合には、同時形成
されたｋ個のサブアレイビームで目標検出し、さらに目
標の位置を精度良く検出するには、検出されたサブアレ
イビーム内の領域（１／ｋに捜索領域を制限された領
域）を合成ビームで捜索すればよい。この場合、総合的
な目標検出時間は、合成ビームで捜索した場合の（１／
ｋ2＋１／ｋ）倍となり、高いデータレートが得られ
る。
標検出時間）で検出する必要がある場合には、同時形成
されたｋ個のサブアレイビームで目標検出し、さらに目
標の位置を精度良く検出するには、検出されたサブアレ
イビーム内の領域（１／ｋに捜索領域を制限された領
域）を合成ビームで捜索すればよい。この場合、総合的
な目標検出時間は、合成ビームで捜索した場合の（１／
ｋ2＋１／ｋ）倍となり、高いデータレートが得られ
る。
【００５０】
【発明の効果】以上のように本発明によれば、回路規模
を増大させることなく、同時形成ビーム数を増加させる
ことができるＤＢＦアンテナ装置を提供することができ
る。
を増大させることなく、同時形成ビーム数を増加させる
ことができるＤＢＦアンテナ装置を提供することができ
る。
【図１】 本発明に係るＤＢＦアンテナ装置の第１の実
施形態を示すブロック構成図。
施形態を示すブロック構成図。
【図２】 第１の実施形態の主要構成品であるサブアレ
イビーム出力回路の具体的な構成を示すブロック構成
図。
イビーム出力回路の具体的な構成を示すブロック構成
図。
【図３】 本発明に係るＤＢＦアンテナ装置の第２の実
施形態を示すブロック構成図。
施形態を示すブロック構成図。
【図４】 本発明に係るＤＢＦアンテナ装置の作用を説
明するためにアンテナ開口とビームパターンの例を示す
説明図。
明するためにアンテナ開口とビームパターンの例を示す
説明図。
【図５】 従来のＤＢＦアンテナ装置の構成を示すブロ
ック構成図。
ック構成図。
【図６】 図５に示すＤＢＦアンテナ装置の主要構成品
であるビーム合成回路の具体的な構成例を示すブロック
構成図。
であるビーム合成回路の具体的な構成例を示すブロック
構成図。
ＳＢ１〜ＳＢｋ…サブアレイ １１〜１ｎ…アンテナ素子 ２１〜２ｎ…受信モジュール ３１〜３ｎ…周波数変換器 ４１〜４ｎ…Ａ／Ｄ変換器 ５１〜５ｎ…ディジタル位相検波器 ６１〜６ｎ…遅延回路 ７１１〜７ｎｍ…ビーム合成回路 Ａ１…複素乗算器 Ａ２，Ａ３…複素加算器 ８１１〜８ｋｍ…サブアレイビーム出力回路 Ｓ１〜Ｓ２…切換スイッチ ９１１〜９ｋｍ…信号分配回路 １０１１〜１０ｋｍ…遅延回路 １１１１〜１１ｋｍ…ビーム合成回路
Claims (9)
- 【請求項１】 電波を受信する複数のアンテナ素子、こ
れら複数のアンテナ素子毎に設けられ、対応するアンテ
ナ素子の受信信号を周波数変換した後、デジタル化して
位相検波する複数の信号処理回路、これらの信号処理回
路の検波出力を加算合成してサブアレイビームを形成す
るビーム形成手段を備える複数のサブアレイと、 前記複数のサブアレイの各サブアレイビーム出力信号を
加算合成して合成ビームを形成する合成ビーム形成手段
とを具備することを特徴とするＤＢＦアンテナ装置。 - 【請求項２】 前記複数のサブアレイのビーム形成手段
は、それぞれ前記複数の信号処理回路の出力を、シスト
リックアレイ方式により順次伝送遅延時間だけ信号遅延
して重み付け加算することでサブアレイビームを形成す
ることを特徴とする請求項１に記載のＤＢＦアンテナ装
置。 - 【請求項３】 前記複数のサブアレイのビーム形成手段
は、前記複数の信号処理回路の出力を複数系統に分配し
て、各系統の分配出力をそれぞれ独立に重み付け加算す
ることにより、各サブアレイにおいて複数のサブアレイ
ビームを形成し、 前記合成ビーム形成手段は、前記複数のサブアレイで得
られる複数のサブアレイビーム出力信号を系統別に加算
合成して複数の合成ビームを形成することを特徴とする
請求項１に記載のＤＢＦアンテナ装置。 - 【請求項４】 前記合成ビーム形成手段は、前記複数の
サブアレイのサブアレイビーム出力信号を次段のサブア
レイのビーム形成手段に入力し、最終段のサブアレイの
出力を合成ビーム出力信号とすることを特徴とする請求
項１に記載のＤＢＦアンテナ装置。 - 【請求項５】 前記合成ビーム形成手段は、前記複数の
サブアレイ毎に設けられ、外部からの合成ビーム形成指
示入力に応じて自段のサブアレイのサブアレイビーム出
力信号を次段のサブアレイのビーム形成手段に切換入力
して合成ビームの形成に共することを特徴とする請求項
４に記載のＤＢＦアンテナ装置。 - 【請求項６】 前記合成ビーム形成手段は、前記複数の
サブアレイのサブアレイビーム出力信号を分配し、その
分配出力を加算合成することで合成ビームを形成するこ
とを特徴とする請求項１に記載のＤＢＦアンテナ装置。 - 【請求項７】 前記合成ビーム形成手段は、前記分配出
力をシストリックアレイ方式により順次伝送遅延時間だ
け信号遅延してから加算合成するようにしたことを特徴
とする請求項６に記載のＤＢＦアンテナ装置。 - 【請求項８】 前記合成ビーム形成手段は、前記複数の
サブアレイの各出力をそれぞれ重み付け加算して合成ビ
ームを形成することを特徴とする請求項６に記載のＤＢ
Ｆアンテナ装置。 - 【請求項９】 前記合成ビーム形成手段は、合成ビーム
形成時に複数のサブアレイにおけるビーム形成手段のウ
ェイトを所望の合成ビームに合わせて制御し、各サブア
レイのサブアレイビーム出力信号を加算合成することを
特徴とする請求項６に記載のＤＢＦアンテナ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9013993A JP3068481B2 (ja) | 1997-01-28 | 1997-01-28 | Ｄｂｆアンテナ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9013993A JP3068481B2 (ja) | 1997-01-28 | 1997-01-28 | Ｄｂｆアンテナ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209750A true JPH10209750A (ja) | 1998-08-07 |
| JP3068481B2 JP3068481B2 (ja) | 2000-07-24 |
Family
ID=11848766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9013993A Expired - Fee Related JP3068481B2 (ja) | 1997-01-28 | 1997-01-28 | Ｄｂｆアンテナ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3068481B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004279146A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | アンテナ装置 |
| JP2004279147A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | アンテナ装置 |
| JP2008190873A (ja) * | 2007-01-31 | 2008-08-21 | Toshiba Corp | レーダシステム |
| JP2009514345A (ja) * | 2005-10-31 | 2009-04-02 | ザ・ボーイング・カンパニー | フェーズドアレイアンテナシステムおよび方法 |
| JP2009246547A (ja) * | 2008-03-28 | 2009-10-22 | Toshiba Corp | アレイアンテナ |
| JP2010514371A (ja) * | 2006-12-21 | 2010-04-30 | レイセオン カンパニー | アンテナ・アレイの偏波制御システム及び方法 |
| JP2011124937A (ja) * | 2009-12-14 | 2011-06-23 | Toshiba Corp | アレーアンテナ、アンテナユニット及びバスユニット |
| JP2012231446A (ja) * | 2011-03-15 | 2012-11-22 | Intel Corp | 偏光ダイバーシティを有するｍｍ波の多入力多出力アンテナシステム |
| JP2013539022A (ja) * | 2010-09-01 | 2013-10-17 | トヨタ モーター エンジニアリング アンド マニュファクチャリング ノース アメリカ，インコーポレイティド | マルチレンジ・レーダシステム |
| JP2017003280A (ja) * | 2015-06-04 | 2017-01-05 | 三菱電機株式会社 | アンテナ装置およびレーダ装置 |
-
1997
- 1997-01-28 JP JP9013993A patent/JP3068481B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004279146A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | アンテナ装置 |
| JP2004279147A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | アンテナ装置 |
| JP2009514345A (ja) * | 2005-10-31 | 2009-04-02 | ザ・ボーイング・カンパニー | フェーズドアレイアンテナシステムおよび方法 |
| JP2010514371A (ja) * | 2006-12-21 | 2010-04-30 | レイセオン カンパニー | アンテナ・アレイの偏波制御システム及び方法 |
| JP2008190873A (ja) * | 2007-01-31 | 2008-08-21 | Toshiba Corp | レーダシステム |
| JP2009246547A (ja) * | 2008-03-28 | 2009-10-22 | Toshiba Corp | アレイアンテナ |
| JP2011124937A (ja) * | 2009-12-14 | 2011-06-23 | Toshiba Corp | アレーアンテナ、アンテナユニット及びバスユニット |
| JP2013539022A (ja) * | 2010-09-01 | 2013-10-17 | トヨタ モーター エンジニアリング アンド マニュファクチャリング ノース アメリカ，インコーポレイティド | マルチレンジ・レーダシステム |
| DE112011102901B4 (de) | 2010-09-01 | 2021-08-12 | Toyota Motor Engineering & Manufacturing North America, Inc. | Mehrbereich-Radarsystem |
| JP2012231446A (ja) * | 2011-03-15 | 2012-11-22 | Intel Corp | 偏光ダイバーシティを有するｍｍ波の多入力多出力アンテナシステム |
| US10116065B2 (en) | 2011-03-15 | 2018-10-30 | Intel Corporation | MM-Wave multiple-input multiple-output antenna system with polarization diversity |
| US11394127B2 (en) | 2011-03-15 | 2022-07-19 | Intel Corporation | MM-Wave multiple-input multiple-output antenna system with polarization diversity |
| JP2017003280A (ja) * | 2015-06-04 | 2017-01-05 | 三菱電機株式会社 | アンテナ装置およびレーダ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3068481B2 (ja) | 2000-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8547275B2 (en) | Active electronically scanned array antenna for hemispherical scan coverage | |
| JPH1164485A (ja) | レーダ装置 | |
| JP2020106294A (ja) | 電子装置、レーダー装置およびレーダー制御方法 | |
| JP3068481B2 (ja) | Ｄｂｆアンテナ装置 | |
| JP4371124B2 (ja) | アンテナ装置 | |
| WO2007040635A1 (en) | Improved thinned array antenna system | |
| JP3216713B2 (ja) | フェーズドアレイレーダ | |
| JP3456167B2 (ja) | 多機能アンテナ装置 | |
| JPH1168443A (ja) | ディジタルビームフォーミングアンテナ装置 | |
| JP6602681B2 (ja) | アンテナ装置及びレーダ装置 | |
| JP3818898B2 (ja) | アンテナ装置 | |
| US5252983A (en) | Method for reducing side lobes in antenna patterns | |
| US6255990B1 (en) | Processor for two-dimensional array antenna | |
| JP2010068482A (ja) | アレイアンテナ装置 | |
| JP3181415B2 (ja) | レーダ装置 | |
| JP2018155678A (ja) | レーダ装置 | |
| JPH04220003A (ja) | デジタルビーム形成回路網を備えた拡大されたフェイズドアレイ | |
| KR100457180B1 (ko) | 능동 위상 배열 안테나 시스템의 신호 결합 장치 | |
| US20030006932A1 (en) | Hyper-scanning digital beam former | |
| JP3960600B2 (ja) | 方向探知装置 | |
| JP3432941B2 (ja) | アダプティブアレイアンテナ装置 | |
| JP2000244223A (ja) | アダプティブアンテナ装置 | |
| JP3290847B2 (ja) | Ｓｒａアンテナ装置 | |
| JP2007096975A (ja) | 円筒型アンテナ装置 | |
| JP3024418B2 (ja) | レーダ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140519 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |