JP3432941B2 - アダプティブアレイアンテナ装置 - Google Patents
アダプティブアレイアンテナ装置Info
- Publication number
- JP3432941B2 JP3432941B2 JP07646795A JP7646795A JP3432941B2 JP 3432941 B2 JP3432941 B2 JP 3432941B2 JP 07646795 A JP07646795 A JP 07646795A JP 7646795 A JP7646795 A JP 7646795A JP 3432941 B2 JP3432941 B2 JP 3432941B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- output
- digital signal
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、アンテナアレイに入
力される不要信号を自動的に抑圧するアダプティブアレ
イアンテナ装置に関する。
力される不要信号を自動的に抑圧するアダプティブアレ
イアンテナ装置に関する。
【０００２】
【従来の技術】従来の１次元のデジタルビームフォーミ
ング（以下、ＤＢＦと記す）を行うアレイアンテナ装置
は、放射素子出力のうち仰角方向もしくは方位方向のい
ずれか一方の信号をアナログ合成し、その出力に対して
周波数変換及びデジタル変換を行った後、デジタルビー
ムを形成するように構成される。
ング（以下、ＤＢＦと記す）を行うアレイアンテナ装置
は、放射素子出力のうち仰角方向もしくは方位方向のい
ずれか一方の信号をアナログ合成し、その出力に対して
周波数変換及びデジタル変換を行った後、デジタルビー
ムを形成するように構成される。
【０００３】図１６はその具体的な構成を示すもので、
各アンテナ素子１１〜ＭＮの仰角方向出力はアナログビ
ーム形成回路２１〜２Ｍでアナログ合成される。この
際、アナログビーム形成回路２１〜２Ｍにおいて、上下
に開口２分割してアナログビーム形成回路２１〜２Ｍの
一部であるＲＦハイブリッド回路を用いて各アナログ合
成出力の和と差をとることにより、モノパルスビームで
用いる和ビームΣ１〜ΣＭと差ビームΔ１〜ΔＭとが得
られる。
各アンテナ素子１１〜ＭＮの仰角方向出力はアナログビ
ーム形成回路２１〜２Ｍでアナログ合成される。この
際、アナログビーム形成回路２１〜２Ｍにおいて、上下
に開口２分割してアナログビーム形成回路２１〜２Ｍの
一部であるＲＦハイブリッド回路を用いて各アナログ合
成出力の和と差をとることにより、モノパルスビームで
用いる和ビームΣ１〜ΣＭと差ビームΔ１〜ΔＭとが得
られる。
【０００４】和ビームΣ１〜ΣＭの出力と差ビームΔ１
〜ΔＭの出力は、それぞれ周波数変換器３１、３２で周
波数変換され、アナログ／デジタル（以下Ａ／Ｄと記
す）変換器４１、４２でデジタル信号に変換された後、
主ビーム形成回路５１、５２によりデジタルビーム形成
される。主ビーム形成回路５１は、方位方向に開口２分
割して仰角方向の和ビームΣ１〜ΣＭの和と差をとって
和ビームΣと方位ビームΔＡＺを得る。また、主ビーム
形成回路５２は、仰角方向の差ビームΔ１〜ΔＭを方位
方向に加算して仰角ビームΔＥＬを得る。
〜ΔＭの出力は、それぞれ周波数変換器３１、３２で周
波数変換され、アナログ／デジタル（以下Ａ／Ｄと記
す）変換器４１、４２でデジタル信号に変換された後、
主ビーム形成回路５１、５２によりデジタルビーム形成
される。主ビーム形成回路５１は、方位方向に開口２分
割して仰角方向の和ビームΣ１〜ΣＭの和と差をとって
和ビームΣと方位ビームΔＡＺを得る。また、主ビーム
形成回路５２は、仰角方向の差ビームΔ１〜ΔＭを方位
方向に加算して仰角ビームΔＥＬを得る。
【０００５】上記１次元ＤＢＦ方式のアレイアンテナ装
置において、主ビーム形成回路５１、５２に含まれる不
要波を抑圧する方式として、例えばＡ／Ｄ変換器４１、
４２のデジタルの和ビーム及び差ビームのうちいずれか
一方（図１６では差ビームの場合を示している）を制御
チャンネルｂ１〜ｂＭとしてアダプティブビーム形成回
路７０に入力し、このアダプティブビーム形成回路７０
に設けられたプリプロセッサ回路及びキャンセレーショ
ン回路を用いて、不要波を抑圧する方式がある（特許第
１８１６５４８号参照）。
置において、主ビーム形成回路５１、５２に含まれる不
要波を抑圧する方式として、例えばＡ／Ｄ変換器４１、
４２のデジタルの和ビーム及び差ビームのうちいずれか
一方（図１６では差ビームの場合を示している）を制御
チャンネルｂ１〜ｂＭとしてアダプティブビーム形成回
路７０に入力し、このアダプティブビーム形成回路７０
に設けられたプリプロセッサ回路及びキャンセレーショ
ン回路を用いて、不要波を抑圧する方式がある（特許第
１８１６５４８号参照）。
【０００６】ここで、プリプロセッサ回路は制御チャン
ネルに含まれる複数の不要信号成分を分解する機能を持
ち、キャンセレーション回路は分割された不要信号成分
を用いてビーム出力に含まれる不要信号成分を抑圧する
機能を持つ。
ネルに含まれる複数の不要信号成分を分解する機能を持
ち、キャンセレーション回路は分割された不要信号成分
を用いてビーム出力に含まれる不要信号成分を抑圧する
機能を持つ。
【０００７】上述の不要波抑圧方式について、図１７か
ら図２１を参照してその処理動作と問題点を説明する。
まず、和ビームΣ１〜ΣＭを制御チャンネルとする場合
について説明する。図１７に制御チャンネルを選択する
列の例を示し、図１８に和ビームΣ１〜ΣＭの制御チャ
ンネルパターンを示す。
ら図２１を参照してその処理動作と問題点を説明する。
まず、和ビームΣ１〜ΣＭを制御チャンネルとする場合
について説明する。図１７に制御チャンネルを選択する
列の例を示し、図１８に和ビームΣ１〜ΣＭの制御チャ
ンネルパターンを示す。
【０００８】今、図１９に示す方向から不要波が到来す
る場合を考える。この場合、アダプテーションを行うこ
とにより、不要波方向にアンテナのヌルが形成される
が、方位方向の１次元に配置された制御チャンネルを用
いてアダプテーションを行っているため、１次元の軸
（図ではｙ軸）に対称な円錐状のヌルが形成されること
になる。
る場合を考える。この場合、アダプテーションを行うこ
とにより、不要波方向にアンテナのヌルが形成される
が、方位方向の１次元に配置された制御チャンネルを用
いてアダプテーションを行っているため、１次元の軸
（図ではｙ軸）に対称な円錐状のヌルが形成されること
になる。
【０００９】したがって、不要波は抑圧できるが、不要
波方向以外の円錐状のヌルの方向には主ビームを形成で
きないことになる。これは、主ビーム形成方向に制約を
与えることになり、例えばレーダシステムとしては好ま
しくない。
波方向以外の円錐状のヌルの方向には主ビームを形成で
きないことになる。これは、主ビーム形成方向に制約を
与えることになり、例えばレーダシステムとしては好ま
しくない。
【００１０】次に、差ビームΔ１〜ΔＭを制御チャンネ
ルとする場合について説明する。制御チャンネルを選択
する列の例は図１７と同様である。図２０に差ビームΔ
１〜ΔＭの制御チャンネルパターンを示す。
ルとする場合について説明する。制御チャンネルを選択
する列の例は図１７と同様である。図２０に差ビームΔ
１〜ΔＭの制御チャンネルパターンを示す。
【００１１】今、図２１に示す方向から不要波が到来す
る場合を考える。この場合、アダプテーションを行って
も、主ビーム方向にレスポンスを有しない制御チャンネ
ルを用いているため、主ビームには影響を与えない。但
し、差ビームを制御チャンネルとしているため、差ビー
ムのヌル方向から不要波が到来すると、この不要波を抑
圧できないことになる。
る場合を考える。この場合、アダプテーションを行って
も、主ビーム方向にレスポンスを有しない制御チャンネ
ルを用いているため、主ビームには影響を与えない。但
し、差ビームを制御チャンネルとしているため、差ビー
ムのヌル方向から不要波が到来すると、この不要波を抑
圧できないことになる。
【００１２】また、制御チャンネルとするサブアレイの
位相中心は、図１７に示すように１次元の軸に並んでい
る。このため、制御チャンネルとして和ビームまたは差
ビームのみを選択する場合には、１次元の軸に直交する
方向に自由度がなく、その方向から到来する複数の不要
波を抑圧することができない。
位相中心は、図１７に示すように１次元の軸に並んでい
る。このため、制御チャンネルとして和ビームまたは差
ビームのみを選択する場合には、１次元の軸に直交する
方向に自由度がなく、その方向から到来する複数の不要
波を抑圧することができない。
【００１３】
【発明が解決しようとする課題】以上述べたように従来
のアダプティブアレイアンテナ装置では、和ビームまた
は差ビームのいずれか一方を制御チャンネルとして用い
ているため、主ビーム形成方向ならびに不要波抑圧方向
に制約を与えるという問題があった。
のアダプティブアレイアンテナ装置では、和ビームまた
は差ビームのいずれか一方を制御チャンネルとして用い
ているため、主ビーム形成方向ならびに不要波抑圧方向
に制約を与えるという問題があった。
【００１４】この発明は上記の課題を解決するためにな
されたもので、主ビーム方向ならびに不要波抑圧方向に
制約を与えないＤＢＦ方式のアダプティブアレイアンテ
ナ装置を提供することを目的とする。
されたもので、主ビーム方向ならびに不要波抑圧方向に
制約を与えないＤＢＦ方式のアダプティブアレイアンテ
ナ装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】本願第１の発明に係るア
ダプティブアレイアンテナ装置は、特定方向に沿って複
数列に配置され、各列でアンテナ開口長が異なる面アレ
イを形成する複数のアンテナ素子と、これら複数のアン
テナ素子の出力信号を列毎に開口２分割し、それぞれの
列で分割開口毎にアナログ合成して列毎に第１、第２の
Σビームを形成するアナログビーム形成手段と、前記列
毎の第１、第２のΣビーム出力をそれぞれチャンネル入
力し、直接または周波数変換した後デジタル信号に変換
する信号処理手段と、前記信号処理手段から前記チャン
ネル毎に出力される第１、第２のΣビームデジタル信号
の和と差をとることにより前記チャンネル毎の和ビーム
と差ビームを形成するハイブリッド合成手段と、前記ハ
イブリッド合成手段から前記チャンネル毎に出力される
和ビーム、差ビームそれぞれのデジタル信号を用いてデ
ジタルビーム形成を行うことによりΣビーム、ΔＡＺビ
ーム、ΔＥＬビームのデジタル信号を得る主ビーム形成
手段と、前記信号処理手段から出力されるチャンネル毎
の第１、第２のΣビームデジタル信号、前記ハイブリッ
ド合成手段から出力されるチャンネル毎の和ビーム、差
ビームそれぞれのデジタル信号の一部または全部を組み
合わせて任意の方向に対してレスポンスを持ち、かつ任
意の軸に対して位相中心が複数の自由度を持つ複数の制
御チャンネルを選択する制御チャンネル選択手段と、前
記制御チャンネル選択手段で選択された複数の制御チャ
ンネルの信号に基づいて前記主ビーム形成手段で得られ
るΣビーム、ΔＡＺビーム、ΔＥＬビームのデジタル信
号それぞれについてアダプテーション処理を行って各ビ
ームのデジタル信号に含まれる不要信号成分を抑圧する
アダプティブビーム形成手段とを具備することを特徴と
する。
ダプティブアレイアンテナ装置は、特定方向に沿って複
数列に配置され、各列でアンテナ開口長が異なる面アレ
イを形成する複数のアンテナ素子と、これら複数のアン
テナ素子の出力信号を列毎に開口２分割し、それぞれの
列で分割開口毎にアナログ合成して列毎に第１、第２の
Σビームを形成するアナログビーム形成手段と、前記列
毎の第１、第２のΣビーム出力をそれぞれチャンネル入
力し、直接または周波数変換した後デジタル信号に変換
する信号処理手段と、前記信号処理手段から前記チャン
ネル毎に出力される第１、第２のΣビームデジタル信号
の和と差をとることにより前記チャンネル毎の和ビーム
と差ビームを形成するハイブリッド合成手段と、前記ハ
イブリッド合成手段から前記チャンネル毎に出力される
和ビーム、差ビームそれぞれのデジタル信号を用いてデ
ジタルビーム形成を行うことによりΣビーム、ΔＡＺビ
ーム、ΔＥＬビームのデジタル信号を得る主ビーム形成
手段と、前記信号処理手段から出力されるチャンネル毎
の第１、第２のΣビームデジタル信号、前記ハイブリッ
ド合成手段から出力されるチャンネル毎の和ビーム、差
ビームそれぞれのデジタル信号の一部または全部を組み
合わせて任意の方向に対してレスポンスを持ち、かつ任
意の軸に対して位相中心が複数の自由度を持つ複数の制
御チャンネルを選択する制御チャンネル選択手段と、前
記制御チャンネル選択手段で選択された複数の制御チャ
ンネルの信号に基づいて前記主ビーム形成手段で得られ
るΣビーム、ΔＡＺビーム、ΔＥＬビームのデジタル信
号それぞれについてアダプテーション処理を行って各ビ
ームのデジタル信号に含まれる不要信号成分を抑圧する
アダプティブビーム形成手段とを具備することを特徴と
する。
【００１６】また、第１の発明において、前記アナログ
ビーム形成手段は、前記主ビーム形成手段の入力チャン
ネルのうち制御チャンネルとして選択しない入力に対応
する列の出力について、前記ハイブリッド合成手段の代
わりに和ビームと差ビームを形成するようにしたことを
特徴とする。
ビーム形成手段は、前記主ビーム形成手段の入力チャン
ネルのうち制御チャンネルとして選択しない入力に対応
する列の出力について、前記ハイブリッド合成手段の代
わりに和ビームと差ビームを形成するようにしたことを
特徴とする。
【００１７】本願第２の発明に係るアダプティブアレイ
アンテナ装置は、第１の方向に沿って複数列に配置され
て面アレイを形成する複数のアンテナ素子と、これら複
数のアンテナ素子の出力信号を前記複数列のうちから選
択した複数列を開口２分割し、それぞれの列で分割開口
毎にアナログ合成して第１のΣビーム及びΔビームを形
成する第１のアナログビーム形成手段と、この手段の選
択列以外の複数列で互いに位相中心が異なる位置にサブ
アレイを形成し、各サブアレイのアンテナ素子出力をそ
れぞれアナログ合成して第２のΣビームを形成すると共
に前記サブアレイ形成列のサブアレイ以外の領域のアン
テナ素子出力を加算して第３のΣビームを形成する第２
のアナログビーム形成手段と、前記列毎の第１、第２の
Σビーム出力をそれぞれチャンネル入力し、直接または
周波数変換した後デジタル信号に変換する第１の信号処
理手段と、前記列毎の第３のΣビーム出力及び前記Δビ
ーム出力をそれぞれチャンネル入力し、直接または周波
数変換した後デジタル信号に変換する第２の信号処理手
段と、前記第１の信号処理手段から前記チャンネル毎に
出力される第２のΣビームデジタル信号と前記第２の信
号処理手段から前記チャンネル毎に出力される第３のΣ
ビームデジタル信号を加算する加算手段と、この手段か
ら前記チャンネル毎に出力されるΣビームデジタル信号
と前記第１の信号処理手段から前記チャンネル毎に出力
される第１のΣビームデジタル信号とを用いてデジタル
ビーム形成を行うことによりΣビームデジタル信号及び
ΔＡＺビームデジタル信号を得る第１の主ビーム形成手
段と、前記第２の信号処理手段から前記チャンネル毎に
出力されるΔビームデジタル信号を用いてデジタルビー
ム形成を行うことによりΔＥＬビームデジタル信号を得
る第２の主ビーム形成手段と、前記第１の信号処理手段
から前記チャンネル毎に出力される第２のΣビームデジ
タル信号の一部または全部を組み合わせて任意の方向に
対してレスポンスを持ち、かつ任意の軸に対して位相中
心が複数の自由度を持つ複数の制御チャンネルを選択す
る制御チャンネル選択手段と、前記制御チャンネル選択
手段で選択された複数の制御チャンネルの信号に基づい
て前記第１、第２の主ビーム形成手段で得られるΣビー
ム、ΔＡＺビーム、ΔＥＬビームのデジタル信号それぞ
れについてアダプテーション処理を行って各ビームのデ
ジタル信号に含まれる不要信号成分を抑圧するアダプテ
ィブビーム形成手段とを具備することを特徴とする。ま
た、第１、第２の発明において、前記アダプティブビー
ム形成手段は、前記選択された複数の制御チャンネルの
信号にリミッタをかけるようにしたことを特徴とする。
アンテナ装置は、第１の方向に沿って複数列に配置され
て面アレイを形成する複数のアンテナ素子と、これら複
数のアンテナ素子の出力信号を前記複数列のうちから選
択した複数列を開口２分割し、それぞれの列で分割開口
毎にアナログ合成して第１のΣビーム及びΔビームを形
成する第１のアナログビーム形成手段と、この手段の選
択列以外の複数列で互いに位相中心が異なる位置にサブ
アレイを形成し、各サブアレイのアンテナ素子出力をそ
れぞれアナログ合成して第２のΣビームを形成すると共
に前記サブアレイ形成列のサブアレイ以外の領域のアン
テナ素子出力を加算して第３のΣビームを形成する第２
のアナログビーム形成手段と、前記列毎の第１、第２の
Σビーム出力をそれぞれチャンネル入力し、直接または
周波数変換した後デジタル信号に変換する第１の信号処
理手段と、前記列毎の第３のΣビーム出力及び前記Δビ
ーム出力をそれぞれチャンネル入力し、直接または周波
数変換した後デジタル信号に変換する第２の信号処理手
段と、前記第１の信号処理手段から前記チャンネル毎に
出力される第２のΣビームデジタル信号と前記第２の信
号処理手段から前記チャンネル毎に出力される第３のΣ
ビームデジタル信号を加算する加算手段と、この手段か
ら前記チャンネル毎に出力されるΣビームデジタル信号
と前記第１の信号処理手段から前記チャンネル毎に出力
される第１のΣビームデジタル信号とを用いてデジタル
ビーム形成を行うことによりΣビームデジタル信号及び
ΔＡＺビームデジタル信号を得る第１の主ビーム形成手
段と、前記第２の信号処理手段から前記チャンネル毎に
出力されるΔビームデジタル信号を用いてデジタルビー
ム形成を行うことによりΔＥＬビームデジタル信号を得
る第２の主ビーム形成手段と、前記第１の信号処理手段
から前記チャンネル毎に出力される第２のΣビームデジ
タル信号の一部または全部を組み合わせて任意の方向に
対してレスポンスを持ち、かつ任意の軸に対して位相中
心が複数の自由度を持つ複数の制御チャンネルを選択す
る制御チャンネル選択手段と、前記制御チャンネル選択
手段で選択された複数の制御チャンネルの信号に基づい
て前記第１、第２の主ビーム形成手段で得られるΣビー
ム、ΔＡＺビーム、ΔＥＬビームのデジタル信号それぞ
れについてアダプテーション処理を行って各ビームのデ
ジタル信号に含まれる不要信号成分を抑圧するアダプテ
ィブビーム形成手段とを具備することを特徴とする。ま
た、第１、第２の発明において、前記アダプティブビー
ム形成手段は、前記選択された複数の制御チャンネルの
信号にリミッタをかけるようにしたことを特徴とする。
【００１８】
【作用】本願第１、第２の発明においては、異なる指向
性形状を持ち、かつ任意の軸に対して複数の自由度を持
つ制御チャンネルが構成でき、任意の方向からの複数の
不要波を抑圧することができる。ここで、制御チャンネ
ルはリミッタがかけられ、主ビームの乱れは少なくでき
る。
性形状を持ち、かつ任意の軸に対して複数の自由度を持
つ制御チャンネルが構成でき、任意の方向からの複数の
不要波を抑圧することができる。ここで、制御チャンネ
ルはリミッタがかけられ、主ビームの乱れは少なくでき
る。
【００１９】
【実施例】以下、図１から図１５を参照してこの発明の
実施例について詳細に説明する。まず、図１乃至図１０
を用いてこの発明に係る第１の実施例について説明す
る。尚、図１において図１６と同一部分には同一符号を
付して説明する。
実施例について詳細に説明する。まず、図１乃至図１０
を用いてこの発明に係る第１の実施例について説明す
る。尚、図１において図１６と同一部分には同一符号を
付して説明する。
【００２０】図１は１次元ＦＢＦ方式のアダプティブア
レイアンテナ装置の構成を示すブロック図である。図１
において、各アンテナ素子１１〜ＭＮに入力された信号
は、アナログビーム形成回路２１〜２Ｍにより仰角方向
に合成される。アナログビーム形成回路２１〜２Ｍの開
口２分割された和ビーム出力Σ１１〜Σ１Ｍ及びΣ２１
〜Σ２Ｍの高周波信号（ＲＦ信号）は、直接またはそれ
ぞれ周波数変換器３１、３２により中間周波数信号（Ｉ
Ｆ信号）に変換された後、Ａ／Ｄ変換器４１、４２によ
りＩ信号（同相成分）とＱ信号（直交成分）のデジタル
信号に変換される。
レイアンテナ装置の構成を示すブロック図である。図１
において、各アンテナ素子１１〜ＭＮに入力された信号
は、アナログビーム形成回路２１〜２Ｍにより仰角方向
に合成される。アナログビーム形成回路２１〜２Ｍの開
口２分割された和ビーム出力Σ１１〜Σ１Ｍ及びΣ２１
〜Σ２Ｍの高周波信号（ＲＦ信号）は、直接またはそれ
ぞれ周波数変換器３１、３２により中間周波数信号（Ｉ
Ｆ信号）に変換された後、Ａ／Ｄ変換器４１、４２によ
りＩ信号（同相成分）とＱ信号（直交成分）のデジタル
信号に変換される。
【００２１】各チャンネルのデジタル信号は、それぞれ
ハイブリッド回路８１〜８Ｍに入力される。ハイブリッ
ド回路８１〜８Ｍは具体的には図２に示すように構成さ
れ、入力Ａ、ＢについてＡ＋Ｂ、Ａ−Ｂを演算出力す
る。すなわち、ハイブリッド回路８１〜８Ｍからは、Σ
１ｉ′とΣ２ｉ′（ｉ＝１〜Ｍ）の和と差の演算よりそ
れぞれΣ１〜ΣＭ及びΔ１〜ΔＭが出力される。これら
の信号はさらに主ビーム形成回路５１、５２に入力され
る。
ハイブリッド回路８１〜８Ｍに入力される。ハイブリッ
ド回路８１〜８Ｍは具体的には図２に示すように構成さ
れ、入力Ａ、ＢについてＡ＋Ｂ、Ａ−Ｂを演算出力す
る。すなわち、ハイブリッド回路８１〜８Ｍからは、Σ
１ｉ′とΣ２ｉ′（ｉ＝１〜Ｍ）の和と差の演算よりそ
れぞれΣ１〜ΣＭ及びΔ１〜ΔＭが出力される。これら
の信号はさらに主ビーム形成回路５１、５２に入力され
る。
【００２２】主ビーム形成回路５１、５２は一般に図３
に示すように構成されている。ここでは主ビーム形成回
路５１を代表して説明する。図３において、入力された
デジタルの和ビームΣ１〜ΣＭは、それぞれ順次遅延時
間の異なる遅延回路５１１で所定の遅延が与えられた
後、演算セルＡ（５１２１１〜５１２Ｍ１）に入力され
ると共に演算セルＡ（５１２１２〜５１２Ｍ２）に入力
される。
に示すように構成されている。ここでは主ビーム形成回
路５１を代表して説明する。図３において、入力された
デジタルの和ビームΣ１〜ΣＭは、それぞれ順次遅延時
間の異なる遅延回路５１１で所定の遅延が与えられた
後、演算セルＡ（５１２１１〜５１２Ｍ１）に入力され
ると共に演算セルＡ（５１２１２〜５１２Ｍ２）に入力
される。
【００２３】演算セルＡ（５１２１１〜５１２Ｍ１、５
１２１２〜５１２Ｍ２）は、図４に示すように乗算器Ａ
１及び加算器Ａ２で構成され、以下の演算を行う。 Ｙout ＝Ｙin＋Ｗ・Ｘin Ｗ；振幅、位相ウェイト（複素ウェイト） つまり、素子入力Ｘinに複素ウェイトＷを乗じて隣接セ
ルからの信号Ｙinを加算して出力Ｙout とする。
１２１２〜５１２Ｍ２）は、図４に示すように乗算器Ａ
１及び加算器Ａ２で構成され、以下の演算を行う。 Ｙout ＝Ｙin＋Ｗ・Ｘin Ｗ；振幅、位相ウェイト（複素ウェイト） つまり、素子入力Ｘinに複素ウェイトＷを乗じて隣接セ
ルからの信号Ｙinを加算して出力Ｙout とする。
【００２４】演算セルＡ（５１２１１〜５１２Ｍ１、５
１２１２〜５１２Ｍ２）はシストリックアレイ状に接続
され、これにより一方端から主ビーム出力が得られる。
この際、主ビーム形成回路５１において方位方向に開口
２分割して仰角方向の和ビームΣ１〜ΣＭの和と差をと
ることにより、ビーム和出力Σとビーム方位出力ΔＡＺ
が得られる。一方、主ビーム形成回路５２においては、
仰角方向の差ビームΔ１〜ΔＭを方位方向に加算するこ
とにより、仰角出力ΔＥＬが得られる。
１２１２〜５１２Ｍ２）はシストリックアレイ状に接続
され、これにより一方端から主ビーム出力が得られる。
この際、主ビーム形成回路５１において方位方向に開口
２分割して仰角方向の和ビームΣ１〜ΣＭの和と差をと
ることにより、ビーム和出力Σとビーム方位出力ΔＡＺ
が得られる。一方、主ビーム形成回路５２においては、
仰角方向の差ビームΔ１〜ΔＭを方位方向に加算するこ
とにより、仰角出力ΔＥＬが得られる。
【００２５】ここで、不要波を抑圧するため、図１に示
すように、Σ１ｉ′、Σ２ｉ′及びΣｉ、Δｉの一部ま
たは全部を組み合わせて不要波が到来する方向に対して
レスポンスをもつように、かつ任意の軸に対して制御チ
ャンネルの位相中心が複数の自由度を持つように、Ｌ個
の制御チャンネルｂ１〜ｂＬを選択して、アダプティブ
ビーム形成回路７０に入力する。この制御チャンネルの
選択及び選択された制御チャンネルのアンテナパターン
の例をそれぞれ図８及び図９に示す。
すように、Σ１ｉ′、Σ２ｉ′及びΣｉ、Δｉの一部ま
たは全部を組み合わせて不要波が到来する方向に対して
レスポンスをもつように、かつ任意の軸に対して制御チ
ャンネルの位相中心が複数の自由度を持つように、Ｌ個
の制御チャンネルｂ１〜ｂＬを選択して、アダプティブ
ビーム形成回路７０に入力する。この制御チャンネルの
選択及び選択された制御チャンネルのアンテナパターン
の例をそれぞれ図８及び図９に示す。
【００２６】図５はアダプティブビーム形成回路７０の
内部構成を示すもので、制御チャンネルはそれぞれプリ
プロセッサ回路７１０に入力され、順次遅延時間の異な
る遅延回路７１１でタイミングが合わされた後、演算セ
ルＢ（７１２１〜７１２Ｌ）及び演算セルＣ（７１３２
１〜７１３Ｌ１、７１３３２〜７１３Ｌ２、７１３４３
〜７１３Ｌ３、…、７１３Ｌ（Ｌ−１））で以下の演算
が行われる。
内部構成を示すもので、制御チャンネルはそれぞれプリ
プロセッサ回路７１０に入力され、順次遅延時間の異な
る遅延回路７１１でタイミングが合わされた後、演算セ
ルＢ（７１２１〜７１２Ｌ）及び演算セルＣ（７１３２
１〜７１３Ｌ１、７１３３２〜７１３Ｌ２、７１３４３
〜７１３Ｌ３、…、７１３Ｌ（Ｌ−１））で以下の演算
が行われる。
【００２７】演算セルＢ
Ｙout1 (ｎ) ＝Ｘin (ｎ)
Ｙout2 (ｎ) ＝Ｘin* (ｎ) ／｜Ｘin (ｎ) ｜
演算セルＣ
Ｗ (ｎ) ＝ａ・Ｗ (ｎ−１) ＋ｇ・Ｘout(ｎ−１) ・Ｙ
in2(ｎ−１) Ｘout(ｎ−１) ＝Ｘin (ｎ−１) −Ｙin1(ｎ−１) ・Ｗ
(ｎ−１) ａ；定数 ｎ；サンプリング時間 ＊；複素共役 ｇ；定数 演算セルＢは、図６に示すように、規格化部Ｂ１及び複
素共役化部Ｂ２で構成されるもので、素子入力Ｘinを出
力Ｙout1とすると共に、素子入力Ｘinを規格化部Ｂ１及
び複素共役化部Ｂ２を直列に介して出力Ｙout2とする。
in2(ｎ−１) Ｘout(ｎ−１) ＝Ｘin (ｎ−１) −Ｙin1(ｎ−１) ・Ｗ
(ｎ−１) ａ；定数 ｎ；サンプリング時間 ＊；複素共役 ｇ；定数 演算セルＢは、図６に示すように、規格化部Ｂ１及び複
素共役化部Ｂ２で構成されるもので、素子入力Ｘinを出
力Ｙout1とすると共に、素子入力Ｘinを規格化部Ｂ１及
び複素共役化部Ｂ２を直列に介して出力Ｙout2とする。
【００２８】演算セルＣは、図７に示すように、乗算器
Ｃ３、加算器Ｃ４、サンプル遅延器Ｃ５、係数器Ｃ６、
係数器Ｃ７及びリミッタＣ８を用いて現サンプルの複素
ウェイトＷ (ｎ) とすると共に、乗算器Ｃ２で１サンプ
ル前の出力Ｙout1 (ｎ−１)と１サンプル前の複素ウェ
イトＷ (ｎ−１) とを乗じ、これを減算器Ｃ１で１サン
プル前の素子入力Ｘin (ｎ−１) から減じて出力Ｘout
(ｎ−１) とする。
Ｃ３、加算器Ｃ４、サンプル遅延器Ｃ５、係数器Ｃ６、
係数器Ｃ７及びリミッタＣ８を用いて現サンプルの複素
ウェイトＷ (ｎ) とすると共に、乗算器Ｃ２で１サンプ
ル前の出力Ｙout1 (ｎ−１)と１サンプル前の複素ウェ
イトＷ (ｎ−１) とを乗じ、これを減算器Ｃ１で１サン
プル前の素子入力Ｘin (ｎ−１) から減じて出力Ｘout
(ｎ−１) とする。
【００２９】つまり、演算セルＢは入力電力の規格化を
行い、演算セルＣは入力Ｘinの成分のうちＹinと相関を
もつ信号成分を取り除くものである。これらの演算セル
Ｂ、Ｃを図５のプリプロセッサ回路７１０に示すように
シストリックアレイ状に接続すると、各段はグラムシュ
ミットの直交化を用いて入力信号を分解した場合と同様
の出力が得られる。これらの分解された信号は、図５に
示すキャンセレーション回路７２０に入力される。
行い、演算セルＣは入力Ｘinの成分のうちＹinと相関を
もつ信号成分を取り除くものである。これらの演算セル
Ｂ、Ｃを図５のプリプロセッサ回路７１０に示すように
シストリックアレイ状に接続すると、各段はグラムシュ
ミットの直交化を用いて入力信号を分解した場合と同様
の出力が得られる。これらの分解された信号は、図５に
示すキャンセレーション回路７２０に入力される。
【００３０】このキャンセレーション回路７２０に入力
された分解信号は、順次時間の異なる遅延回路７２１を
介してシストリックアレイ状に接続された演算セルＣ
（７２２１１〜７２２３１、７２２１２〜７２２３２、
…、７２２１Ｌ〜７２２３Ｌ）に入力される。
された分解信号は、順次時間の異なる遅延回路７２１を
介してシストリックアレイ状に接続された演算セルＣ
（７２２１１〜７２２３１、７２２１２〜７２２３２、
…、７２２１Ｌ〜７２２３Ｌ）に入力される。
【００３１】すなわち、このキャンセレーション回路７
２０は、主ビーム形成回路５１、５２の各出力に含まれ
る不要信号をプリプロセッサ回路７１０の分解信号を用
いて抑圧するものである。つまり、主ビーム形成回路５
１、５２の和ビームΣ、方位ビームΔＡＺ及び仰角ビー
ムΔＥＬがそれぞれ各列に入力され、これらのビーム出
力うち大電力を有する成分が順次除去され、最終段の演
算セルＣ（７２２１Ｌ〜７２２３Ｌ）にはアダプテーシ
ョンが行われたビーム出力が得られる。
２０は、主ビーム形成回路５１、５２の各出力に含まれ
る不要信号をプリプロセッサ回路７１０の分解信号を用
いて抑圧するものである。つまり、主ビーム形成回路５
１、５２の和ビームΣ、方位ビームΔＡＺ及び仰角ビー
ムΔＥＬがそれぞれ各列に入力され、これらのビーム出
力うち大電力を有する成分が順次除去され、最終段の演
算セルＣ（７２２１Ｌ〜７２２３Ｌ）にはアダプテーシ
ョンが行われたビーム出力が得られる。
【００３２】上記構成において、不要波を抑圧する場合
の処理動作を説明する。不要波を抑圧する際には、制御
チャンネルのうち不要波方向にレスポンスをもつチャン
ネルが動作する。したがって、複数の方向をもつ不要波
の場合には、それぞれの不要波方向にレスポンスをもつ
制御チャンネルが動作することになる。
の処理動作を説明する。不要波を抑圧する際には、制御
チャンネルのうち不要波方向にレスポンスをもつチャン
ネルが動作する。したがって、複数の方向をもつ不要波
の場合には、それぞれの不要波方向にレスポンスをもつ
制御チャンネルが動作することになる。
【００３３】ここで、和ビーム制御チャンネルでは、ア
ダプティブビーム形成回路７０の演算セルＣに設けられ
たリミッタＣ８で複素ウェイトＷを制限し、アダプテー
ションによって主ビームを乱さないようにしている。リ
ミッタＣ８でのリミット値は、主ビームのサイドローブ
を抑圧できる程度に選択すればよい。
ダプティブビーム形成回路７０の演算セルＣに設けられ
たリミッタＣ８で複素ウェイトＷを制限し、アダプテー
ションによって主ビームを乱さないようにしている。リ
ミッタＣ８でのリミット値は、主ビームのサイドローブ
を抑圧できる程度に選択すればよい。
【００３４】したがって、上記構成によるアダプティブ
アレイアンテナ装置は、異なる指向性形状を持ち、かつ
任意の軸に対して複数の自由度を持つ制御チャンネルが
構成できるので、任意の方向からの複数の不要波を抑圧
することができる。また、制御チャンネルに対してリミ
ッタをかけるようにしているので、主ビームの乱れを少
なくすることができる。
アレイアンテナ装置は、異なる指向性形状を持ち、かつ
任意の軸に対して複数の自由度を持つ制御チャンネルが
構成できるので、任意の方向からの複数の不要波を抑圧
することができる。また、制御チャンネルに対してリミ
ッタをかけるようにしているので、主ビームの乱れを少
なくすることができる。
【００３５】尚、上記実施例では、アダプティブビーム
形成回路７０の構成として、プリプロセッサ回路７１０
とキャンセレーション回路７２０を用いたオープンルー
プ方式の場合について述べたが、クローズドループ方式
等の場合についても適用できる。
形成回路７０の構成として、プリプロセッサ回路７１０
とキャンセレーション回路７２０を用いたオープンルー
プ方式の場合について述べたが、クローズドループ方式
等の場合についても適用できる。
【００３６】図１０はその構成を示すもので、キャンセ
レーション回路７２０１〜７２０３を用いたクローズド
ループ方式としている。各制御チャンネルｂ１〜ｂＬは
各キャンセレーション回路７２０１〜７２０３の演算セ
ルＣを構成する乗算器Ｃ２、Ｃ３に入力され、図７で説
明した場合と同様の演算が行われる。
レーション回路７２０１〜７２０３を用いたクローズド
ループ方式としている。各制御チャンネルｂ１〜ｂＬは
各キャンセレーション回路７２０１〜７２０３の演算セ
ルＣを構成する乗算器Ｃ２、Ｃ３に入力され、図７で説
明した場合と同様の演算が行われる。
【００３７】ここで、７２０１の回路において、各乗算
器Ｃ２の出力は加算器Ｃ９で加算された後、減算器Ｃ１
で和ビームΣから減算され、これによってアダプティブ
ビームΣが得られる。以下、アダプティブビームΔＡ
Ｚ、ΔＥＬについても他のキャンセレーション回路７２
０２、７２０３によって同様にして得られる。
器Ｃ２の出力は加算器Ｃ９で加算された後、減算器Ｃ１
で和ビームΣから減算され、これによってアダプティブ
ビームΣが得られる。以下、アダプティブビームΔＡ
Ｚ、ΔＥＬについても他のキャンセレーション回路７２
０２、７２０３によって同様にして得られる。
【００３８】以上、単ビームの場合について説明した
が、図１１に示すようにマルチビーム形成にも適用でき
る。この構成は図１の構成を複数（図では２系統）にし
たもので、他の構成については全く同じである。尚、図
１１において、図１と同一部分には同一符号を付して示
し、また、拡張された系統の同一部分には同一符号
に「′」を付して示し、それぞれの説明を省略する。
が、図１１に示すようにマルチビーム形成にも適用でき
る。この構成は図１の構成を複数（図では２系統）にし
たもので、他の構成については全く同じである。尚、図
１１において、図１と同一部分には同一符号を付して示
し、また、拡張された系統の同一部分には同一符号
に「′」を付して示し、それぞれの説明を省略する。
【００３９】尚、上記実施例では、仰角方向にアナログ
ビームを形成し、方位方向にＤＢＦを行う場合について
説明したが、方位方向にアナログビームを形成し、仰角
方向にＤＢＦを行う場合にも適用できることは勿論であ
る。また、和ビームΣ、方位ビームΔＡＺ及び仰角ビー
ムΔＥＬのモノパルスビームを形成する場合について述
べたが、和ビームΣのみ形成する場合についても同様の
方式が適用できる。
ビームを形成し、方位方向にＤＢＦを行う場合について
説明したが、方位方向にアナログビームを形成し、仰角
方向にＤＢＦを行う場合にも適用できることは勿論であ
る。また、和ビームΣ、方位ビームΔＡＺ及び仰角ビー
ムΔＥＬのモノパルスビームを形成する場合について述
べたが、和ビームΣのみ形成する場合についても同様の
方式が適用できる。
【００４０】続いて、図１２から図１５を用いてこの発
明に係る第２の実施例を説明する。尚、図１２において
図１と同一部分には同一符号を付して説明する。図１２
は１次元ＦＢＦ方式のアダプティブアレイアンテナ装置
の構成を示すブロック図である。
明に係る第２の実施例を説明する。尚、図１２において
図１と同一部分には同一符号を付して説明する。図１２
は１次元ＦＢＦ方式のアダプティブアレイアンテナ装置
の構成を示すブロック図である。
【００４１】図１２において、各アンテナ素子１１〜Ｍ
Ｎに入力された信号は、アナログビーム形成回路２１〜
２Ｍにより仰角方向にモノパルス合成されてΣｊとΔｊ
（ｊ＝１〜Ｍ−Ｌ）を得る。ここで、アナログビーム形
成回路のうち、一部の列からは制御チャンネル信号を取
り出すためのサブアレイ出力Σｓｉ（ｉ＝１〜Ｌ）とそ
れ以外の信号が取り出され、後者の信号はアナログ合成
器９１〜９Ｌにより合成されてΣｏｉ（ｉ＝１〜Ｌ）を
得る。
Ｎに入力された信号は、アナログビーム形成回路２１〜
２Ｍにより仰角方向にモノパルス合成されてΣｊとΔｊ
（ｊ＝１〜Ｍ−Ｌ）を得る。ここで、アナログビーム形
成回路のうち、一部の列からは制御チャンネル信号を取
り出すためのサブアレイ出力Σｓｉ（ｉ＝１〜Ｌ）とそ
れ以外の信号が取り出され、後者の信号はアナログ合成
器９１〜９Ｌにより合成されてΣｏｉ（ｉ＝１〜Ｌ）を
得る。
【００４２】これらの信号は直接または周波数変換器３
１、３２により中間周波数信号（ＩＦ信号）に変換され
た後、Ａ／Ｄ変換器４１、４２によりＩ信号（同相成
分）とＱ信号（直交成分）のデジタル信号Σｊ′、Δ
ｊ′（ｊ＝１〜Ｍ−Ｌ）とΣｓｉ′、Σｏｉ′（ｉ＝１
〜Ｌ）に変換される。ここで、「′」はアナログ信号を
デジタル信号に変換したことを表す。
１、３２により中間周波数信号（ＩＦ信号）に変換され
た後、Ａ／Ｄ変換器４１、４２によりＩ信号（同相成
分）とＱ信号（直交成分）のデジタル信号Σｊ′、Δ
ｊ′（ｊ＝１〜Ｍ−Ｌ）とΣｓｉ′、Σｏｉ′（ｉ＝１
〜Ｌ）に変換される。ここで、「′」はアナログ信号を
デジタル信号に変換したことを表す。
【００４３】これらの信号のうちΣｓｉ′とΣｏｉ′は
デジタル加算器１０１〜１０Ｌに入力される。これらの
デジタル加算器１０１〜１０Ｌは図１３に示すように入
力Ａ、Ｂを加算してＡ＋Ｂとして出力するものである。
すなわち、Σｓｉ′とΣｏｉ′はデジタル加算器１０１
〜１０Ｌにより加算され、これによりΣｓｏｉ′（ｉ＝
１〜Ｌ）が得られる。
デジタル加算器１０１〜１０Ｌに入力される。これらの
デジタル加算器１０１〜１０Ｌは図１３に示すように入
力Ａ、Ｂを加算してＡ＋Ｂとして出力するものである。
すなわち、Σｓｉ′とΣｏｉ′はデジタル加算器１０１
〜１０Ｌにより加算され、これによりΣｓｏｉ′（ｉ＝
１〜Ｌ）が得られる。
【００４４】デジタル信号Σｊ′、Δｊ′、Σｓｏｉ′
はさらに主ビーム形成回路５１、５２に入力される。主
ビーム形成回路５１、５２は図３に示した構成と同様で
ある。主ビーム形成回路５１において、入力デジタル信
号Σｊ′（ｊ＝１〜Ｍ−Ｌ）とΣｓｏｉ′（ｉ＝１〜
Ｌ）は、それぞれ順次遅延時間の異なる遅延回路５１１
で所望の遅延が与えられた後、演算セルＡ（５１２１１
〜５１２Ｍ１）に入力されると共に演算セルＡ（５１２
１２〜５１２Ｍ２）に入力されて、前述の演算処理が行
われる。
はさらに主ビーム形成回路５１、５２に入力される。主
ビーム形成回路５１、５２は図３に示した構成と同様で
ある。主ビーム形成回路５１において、入力デジタル信
号Σｊ′（ｊ＝１〜Ｍ−Ｌ）とΣｓｏｉ′（ｉ＝１〜
Ｌ）は、それぞれ順次遅延時間の異なる遅延回路５１１
で所望の遅延が与えられた後、演算セルＡ（５１２１１
〜５１２Ｍ１）に入力されると共に演算セルＡ（５１２
１２〜５１２Ｍ２）に入力されて、前述の演算処理が行
われる。
【００４５】すなわち、方位方向に開口２分割して仰角
方向の和ビームΣｊ（ｊ＝１〜Ｍ−Ｌ）とΣｓｏｉ′
（ｉ＝１〜Ｌ）の和と差をとることにより、ビーム和出
力Σとビーム方位出力ΔＡＺが得られる。同様に、主ビ
ーム形成回路５２において、仰角方向の差ビームΔｊ
（ｊ＝１〜Ｍ−Ｌ）を方位方向に加算することにより仰
角出力ΔＥＬが得られる。
方向の和ビームΣｊ（ｊ＝１〜Ｍ−Ｌ）とΣｓｏｉ′
（ｉ＝１〜Ｌ）の和と差をとることにより、ビーム和出
力Σとビーム方位出力ΔＡＺが得られる。同様に、主ビ
ーム形成回路５２において、仰角方向の差ビームΔｊ
（ｊ＝１〜Ｍ−Ｌ）を方位方向に加算することにより仰
角出力ΔＥＬが得られる。
【００４６】ここで、不要波を抑圧するため、図１２に
示すように、不要波が到来する方向に対してレスポンス
をもつように、かつ任意の軸に対して位相中心が複数の
自由度を持つように制御チャンネルΣｓｉ′（ｉ＝１〜
Ｌ）を選択して、アダプティブビーム形成回路７０に入
力する。この制御チャンネルの選択及び制御チャンネル
のパターンの例をそれぞれ図１４及び図１５に示す。
示すように、不要波が到来する方向に対してレスポンス
をもつように、かつ任意の軸に対して位相中心が複数の
自由度を持つように制御チャンネルΣｓｉ′（ｉ＝１〜
Ｌ）を選択して、アダプティブビーム形成回路７０に入
力する。この制御チャンネルの選択及び制御チャンネル
のパターンの例をそれぞれ図１４及び図１５に示す。
【００４７】尚、アダプティブビーム形成回路７０の内
部構成は図５または図１０に示したものと全く同構成で
あるので、ここではその説明を省略する。すなわち、上
記構成によっても、位相中心が制御チャンネル毎に異な
っているため、不要波を抑圧する際には、制御チャンネ
ルのうち不要波方向にレスポンスをもつチャンネルが動
作する。したがって、複数の方向をもつ不要波の場合に
は、それぞれの不要波方向にレスポンスをもつ制御チャ
ンネルが動作することになり、任意の方向からの複数の
不要波を抑圧することができる。
部構成は図５または図１０に示したものと全く同構成で
あるので、ここではその説明を省略する。すなわち、上
記構成によっても、位相中心が制御チャンネル毎に異な
っているため、不要波を抑圧する際には、制御チャンネ
ルのうち不要波方向にレスポンスをもつチャンネルが動
作する。したがって、複数の方向をもつ不要波の場合に
は、それぞれの不要波方向にレスポンスをもつ制御チャ
ンネルが動作することになり、任意の方向からの複数の
不要波を抑圧することができる。
【００４８】ここで、第１の実施例と同様に、和ビーム
制御チャンネルについて、アダプティブビーム形成回路
７０の演算セルＣを設けられたリミッタＣ８で複素ウェ
イトＷを制限することで、アダプテーションによって主
ビームを乱さないようにすることができる。
制御チャンネルについて、アダプティブビーム形成回路
７０の演算セルＣを設けられたリミッタＣ８で複素ウェ
イトＷを制限することで、アダプテーションによって主
ビームを乱さないようにすることができる。
【００４９】
【発明の効果】以上説明したようにこの発明によれば、
主ビーム形成方向ならびに不要波抑圧方向に制約を与え
ないＤＢＦ方式のアダプティブアレイアンテナ装置を提
供することができる。
主ビーム形成方向ならびに不要波抑圧方向に制約を与え
ないＤＢＦ方式のアダプティブアレイアンテナ装置を提
供することができる。
【図１】 この発明に係る第１の実施例としての１次元
ＤＢＦ方式のアダプティブアレイアンテナ装置の構成図
である。
ＤＢＦ方式のアダプティブアレイアンテナ装置の構成図
である。
【図２】 図１に示したハイブリッド回路の具体例を示
す構成図である。
す構成図である。
【図３】 図１に示した主ビーム形成回路をシストリッ
クアレイ方式により実現する場合の構成図である。
クアレイ方式により実現する場合の構成図である。
【図４】 図３に示した主ビーム形成回路の演算セルＡ
の具体例を示す構成図である。
の具体例を示す構成図である。
【図５】 図１に示したアダプティブビーム形成回路を
シストリックアレイ方式により実現する場合の構成図で
ある。
シストリックアレイ方式により実現する場合の構成図で
ある。
【図６】 図４に示したアダプティブビーム形成回路の
演算セルＢの具体例を示す構成図である。
演算セルＢの具体例を示す構成図である。
【図７】 図４に示したアダプティブビーム形成回路の
演算セルＣの具体例を示す構成図である。
演算セルＣの具体例を示す構成図である。
【図８】 同実施例の制御チャンネルの選択を示す図で
ある。
ある。
【図９】 同実施例の制御チャンネルのアンテナパター
ンを示す図である。
ンを示す図である。
【図１０】 図１に示したアダプティブビーム形成回路
をクローズドループのシストリックアレイ方式により実
現する場合の実施例を示す構成図である。
をクローズドループのシストリックアレイ方式により実
現する場合の実施例を示す構成図である。
【図１１】 この発明をマルチビーム形成へ応用した場
合の構成図である。
合の構成図である。
【図１２】 この発明に係る第２の実施例を示す構成図
である。
である。
【図１３】 図１２に示した加算回路の具体例を示す構
成図である。
成図である。
【図１４】 同実施例の制御チャンネルの選択を示す図
である。
である。
【図１５】 同実施例の制御チャンネルのアンテナパタ
ーンを示す図である。
ーンを示す図である。
【図１６】 従来の１次元ＤＢＦ方式アダプティブアレ
イアンテナ装置の構成図である。
イアンテナ装置の構成図である。
【図１７】 従来の不要波抑圧方式において、和ビーム
または差ビームのみを選択する場合の制御チャンネルの
列の例を示す図である。
または差ビームのみを選択する場合の制御チャンネルの
列の例を示す図である。
【図１８】 図１７の例における和ビームを制御チャン
ネルとして選択した場合のアンテナパターンを示す図で
ある。
ネルとして選択した場合のアンテナパターンを示す図で
ある。
【図１９】 従来の不要波抑圧方式において、和ビーム
を制御チャンネルとした場合の問題点を説明するための
図である。
を制御チャンネルとした場合の問題点を説明するための
図である。
【図２０】 図１７の例における差ビームを制御チャン
ネルとして選択した場合のアンテナパターンを示す図で
ある。
ネルとして選択した場合のアンテナパターンを示す図で
ある。
【図２１】 従来の不要波抑圧方式において、差ビーム
を制御チャンネルとした場合の問題点を説明するための
図である。
を制御チャンネルとした場合の問題点を説明するための
図である。
１１〜ＭＮ…アンテナ素子
２１〜２Ｍ…アナログビーム形成回路
３１，３２…周波数変換器
４１，４２…アナログ／デジタル変換器
５１，５２…主ビーム形成回路
７０…アダプティブビーム形成回路
８１〜８Ｍ…ハイブリッド回路
９１〜９Ｌ…アナログ合成器
１０１〜１０Ｌ…デジタル加算器
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−54708（ＪＰ，Ａ)
特開 昭58−133046（ＪＰ，Ａ)
特開 平１−220503（ＪＰ，Ａ)
特開 昭61−82504（ＪＰ，Ａ)
特公 平５−25311（ＪＰ，Ｂ２)
特公 平５−25310（ＪＰ，Ｂ２)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01Q 3/26
H01Q 25/02
G01S 7/02
G01S 7/36
Claims (8)
- 【請求項１】特定方向に沿って複数列に配置され、各列
でアンテナ開口長が異なる面アレイを形成する複数のア
ンテナ素子と、 これら複数のアンテナ素子の出力信号を列毎に開口２分
割し、それぞれの列で分割開口毎にアナログ合成して列
毎に第１、第２のΣビームを形成するアナログビーム形
成手段と、 前記列毎の第１、第２のΣビーム出力をそれぞれチャン
ネル入力し、直接または周波数変換した後デジタル信号
に変換する信号処理手段と、前記信号処理手段から前記チャンネル毎に出力される第
１、第２のΣビームデジタル信号の和と差をとることに
より前記チャンネル毎の和ビームと差ビームを形成する
ハイブリッド合成手段と、 前記ハイブリッド合成 手段から前記チャンネル毎に出力
される和ビーム、差ビームそれぞれのデジタル信号を用
いてデジタルビーム形成を行うことによりΣビーム、Δ
ＡＺビーム、ΔＥＬビームのデジタル信号を得る主ビー
ム形成手段と、前記信号処理手段から出力されるチャンネル毎の第１、
第２のΣビームデジタル信号、前記ハイブリッド合成手
段から出力されるチャンネル毎の和ビーム、差ビームそ
れぞれのデジタル信号の一部または全部を組み合わせて
任意の方向に対してレスポンスを持ち、かつ任意の軸に
対して位相中心が複数の自由度を持つ複数の制御チャン
ネルを選択する制御チャンネル選択手段と、 前記制御チャンネル選択手段で選択された複数の制御チ
ャンネルの信号 に基づいて前記主ビーム形成手段で得ら
れるΣビーム、ΔＡＺビーム、ΔＥＬビームのデジタル
信号それぞれについてアダプテーション処理を行って各
ビームのデジタル信号に含まれる不要信号成分を抑圧す
るアダプティブビーム形成手段とを具備することを特徴
とするアダプティブアレイアンテナ装置。 - 【請求項２】前記アナログビーム形成手段は、前記主ビ
ーム形成手段の入力チャンネルのうち制御チャンネルと
して選択しない入力に対応する列の出力について、前記
ハイブリッド合成手段の代わりに和ビームと差ビームを
形成するようにしたことを特徴とする請求項１記載のア
ダプティブアレイアンテナ装置。 - 【請求項３】前記アダプティブビーム形成手段は、前記
制御チャンネル選択手段で選択された複数の制御チャン
ネルの信号に含まれる複数の不要信号成分を分解するプ
リプロセッサ回路、及び前記プリプロセッサ回路で得ら
れた複数の不要信号成分に基づいて前記主ビーム形成手
段で得られたΣビーム、ΔＡＺビーム、ΔＥＬビームの
デジタル信号それぞれの不要信号成分を抑圧するキャン
セレーション回路を備えることを特徴とする請求項１記
載のアダプティブアレイアンテナ装置。 - 【請求項４】前記アダプティブビーム形成手段は、前記
制御チャンネル選択手段で選択された複数の制御チャン
ネルそれぞれの信号から不要信号成分を分解して前記主
ビーム形成手段で得られたΣビーム、ΔＡＺビーム、Δ
ＥＬビームのデジタル信号それぞれから減算することに
より各ビームのデジタル信号に含まれる不要信号成分を
抑圧することを特徴とする請求項１記載のアダプティブ
アレイアンテナ装置。 - 【請求項５】第１の方向に沿って複数列に配置されて面
アレイを形成する複数のアンテナ素子と、 これら複数のアンテナ素子の出力信号を前記複数列のう
ちから選択した複数列を開口２分割し、それぞれの列で
分割開口毎にアナログ合成して第１のΣビーム及びΔビ
ームを形成する第１のアナログビーム形成手段と、 この手段の選択列以外の複数列で互いに位相中心が異な
る位置にサブアレイを形成し、各サブアレイのアンテナ
素子出力をそれぞれアナログ合成して第２のΣビームを
形成すると共に前記サブアレイ形成列のサブアレイ以外
の領域のアンテナ素子出力を加算して第３のΣビームを
形成する第２のアナログビーム形成手段と、 前記列毎の第１、第２のΣビーム出力をそれぞれチャン
ネル入力し、直接または周波数変換した後デジタル信号
に変換する第１の信号処理手段と、 前記列毎の第３のΣビーム出力及び前記Δビーム出力を
それぞれチャンネル入力し、直接または周波数変換した
後デジタル信号に変換する第２の信号処理手段と、 前記第１の信号処理手段から前記チャンネル毎に出力さ
れる第２のΣビームデジタル信号と前記第２の信号処理
手段から前記チャンネル毎に出力される第３のΣビーム
デジタル信号を加算する加算手段と、 この手段から前記チャンネル毎に出力されるΣビームデ
ジタル信号と前記第１の信号処理手段から前記チャンネ
ル毎に出力される第１のΣビームデジタル信号とを用い
てデジタルビーム形成を行うことによりΣビームデジタ
ル信号及びΔＡＺビームデジタル信号を得る第１の主ビ
ーム形成手段と、 前記第２の信号処理手段から前記チャンネル毎に出力さ
れるΔビームデジタル信号を用いてデジタルビーム形成
を行うことによりΔＥＬビームデジタル信号を得る第２
の主ビーム形成手段と、 前記第１の信号処理手段から前記チャンネル毎に出力さ
れる第２のΣビームデジタル信号の一部または全部を組
み合わせて任意の方向に対してレスポンスを持ち、かつ
任意の軸に対して位相中心が複数の自由度を持つ複数の
制御チャンネルを選択する制御チャンネル選択手段と、 前記制御チャンネル選択手段で選択された複数の制御チ
ャンネルの信号 に基づいて前記第１、第２の主ビーム形
成手段で得られるΣビーム、ΔＡＺビーム、ΔＥＬビー
ムのデジタル信号それぞれについてアダプテーション処
理を行って各ビームのデジタル信号に含まれる不要信号
成分を抑圧するアダプティブビーム形成手段とを具備す
ることを特徴とするアダプティブアレイアンテナ装置。 - 【請求項６】前記アダプティブビーム形成手段は、前記
制御チャンネル選択手段で選択された複数の制御チャン
ネルの信号に含まれる複数の不要信号成分を分解するプ
リプロセッサ回路、及び前記プリプロセッサ回路で得ら
れた複数の不要信号成分に基づいて前記第１、第２の主
ビーム形成手段で得られたΣビーム、ΔＡＺビーム、Δ
ＥＬビームのデジタル信号それぞれの不要信号成分を抑
圧するキャンセレーション回路を備えることを特徴とす
る請求項５記載のアダプティブアレイアンテナ装置。 - 【請求項７】前記アダプティブビーム形成手段は、前記
制御チャンネル選択手段で選択された複数の制御チャン
ネルそれぞれの信号から不要信号成分を分解して前記第
１、第２の主ビーム形成手段で得られるΣビーム、ΔＡ
Ｚビーム、ΔＥＬビームのデジタル信号それぞれから減
算することにより各ビームのデジタル信号に含まれる不
要信号成分を抑圧することを特徴とする請求項５記載の
アダプティブアレイアンテナ装置。 - 【請求項８】前記アダプティブビーム形成手段は、前記
選択された複数の制御チャンネルの信号にリミッタをか
けるようにしたことを特徴とする請求項１、５いずれか
記載のアダプティブアレイアンテナ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07646795A JP3432941B2 (ja) | 1995-03-31 | 1995-03-31 | アダプティブアレイアンテナ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07646795A JP3432941B2 (ja) | 1995-03-31 | 1995-03-31 | アダプティブアレイアンテナ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274530A JPH08274530A (ja) | 1996-10-18 |
| JP3432941B2 true JP3432941B2 (ja) | 2003-08-04 |
Family
ID=13605980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07646795A Expired - Fee Related JP3432941B2 (ja) | 1995-03-31 | 1995-03-31 | アダプティブアレイアンテナ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3432941B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004257761A (ja) * | 2003-02-24 | 2004-09-16 | Toshiba Corp | レーダ信号処理装置およびレーダ信号処理方法 |
| JP4909867B2 (ja) * | 2007-10-12 | 2012-04-04 | 株式会社東芝 | レーダ装置 |
| EP2403067A1 (en) * | 2010-06-23 | 2012-01-04 | Astrium Limited | An antenna |
-
1995
- 1995-03-31 JP JP07646795A patent/JP3432941B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08274530A (ja) | 1996-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10979117B2 (en) | Method, system and apparatus for beam forming in a radio frequency transceiver with reduced complexity | |
| US4338605A (en) | Antenna array with adaptive sidelobe cancellation | |
| US4720712A (en) | Adaptive beam forming apparatus | |
| JP2000049524A (ja) | アレイアンテナ | |
| Gabriel | Adaptive processing array systems | |
| GB2267783A (en) | Digital signal processing for beam forming | |
| US4146889A (en) | Method and apparatus for sidelobe reduction in radar | |
| JP3432941B2 (ja) | アダプティブアレイアンテナ装置 | |
| JP3068481B2 (ja) | Ｄｂｆアンテナ装置 | |
| JP5193455B2 (ja) | レーダ信号処理装置 | |
| JP4468203B2 (ja) | レーダ装置 | |
| CN108828536B (zh) | 基于二阶锥规划的宽带发射数字波束形成干扰设计方法 | |
| US6255990B1 (en) | Processor for two-dimensional array antenna | |
| JP6622118B2 (ja) | アンテナ装置及びレーダ装置 | |
| JP2008157679A (ja) | レーダ信号処理装置 | |
| JP2003168912A (ja) | アンテナ装置 | |
| JPH04220003A (ja) | デジタルビーム形成回路網を備えた拡大されたフェイズドアレイ | |
| JPH10200320A (ja) | アンテナ装置 | |
| JP3505301B2 (ja) | 反射鏡型アダプティブアンテナ装置 | |
| JP3290847B2 (ja) | Ｓｒａアンテナ装置 | |
| JPS63166305A (ja) | アンテナ装置 | |
| Techau et al. | Hardware and processing architecture impacts on adaptive beamforming in digital phased arrays | |
| USH57H (en) | Partially adaptive array using bootlace lens | |
| JP2982740B2 (ja) | 受波指向性合成装置 | |
| Djigan | Rectangular Partially Adaptive Antenna Array in Real-Valued Arithmetic |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |