JPH10209197A - パワーデバイスおよびその製造方法 - Google Patents
パワーデバイスおよびその製造方法Info
- Publication number
- JPH10209197A JPH10209197A JP9023134A JP2313497A JPH10209197A JP H10209197 A JPH10209197 A JP H10209197A JP 9023134 A JP9023134 A JP 9023134A JP 2313497 A JP2313497 A JP 2313497A JP H10209197 A JPH10209197 A JP H10209197A
- Authority
- JP
- Japan
- Prior art keywords
- plate
- electrode conductor
- electrode
- power device
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Abstract
(57)【要約】
【課題】パワーデバイスの端子導体から見たデバイス内
部の構造に付随するインダクタンスを低減することがで
きるパワーデバイスの新規な構造を提供する。 【解決手段】放熱板１０上にＶ溝１６を挟んで対向する
位置に絶縁板１２、１８を固定し、絶縁板１２上にＶ溝
１６に近接してコレクタ電極導体板１４を固定し、絶縁
板１８上にＶ溝１６に近接してエミッタ電極導体板１９
を固定する。コレクタ電極導体板１４上に複数のチップ
１５を、その一面にあるコレクタ電極がコレクタ電極導
体板１４に接するように、かつＶ溝１６に平行に配置さ
れるように固定する。各チップ１５の他面にあるエミッ
タ電極とエミッタ電極導体板１９との間のワイヤボンデ
ィングを行った後、放熱板１０を、両電極導体板１４，
１９が外側に来る方向に折り重ねる。絶縁板を介在して
対向配置したコレクタおよびエミッタ端子導体４３，４
１をそれぞれ両電極導体板１４，１９に対して接続す
る。
部の構造に付随するインダクタンスを低減することがで
きるパワーデバイスの新規な構造を提供する。 【解決手段】放熱板１０上にＶ溝１６を挟んで対向する
位置に絶縁板１２、１８を固定し、絶縁板１２上にＶ溝
１６に近接してコレクタ電極導体板１４を固定し、絶縁
板１８上にＶ溝１６に近接してエミッタ電極導体板１９
を固定する。コレクタ電極導体板１４上に複数のチップ
１５を、その一面にあるコレクタ電極がコレクタ電極導
体板１４に接するように、かつＶ溝１６に平行に配置さ
れるように固定する。各チップ１５の他面にあるエミッ
タ電極とエミッタ電極導体板１９との間のワイヤボンデ
ィングを行った後、放熱板１０を、両電極導体板１４，
１９が外側に来る方向に折り重ねる。絶縁板を介在して
対向配置したコレクタおよびエミッタ端子導体４３，４
１をそれぞれ両電極導体板１４，１９に対して接続す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、パワーデバイスに
係り、特に、高速大電流の電力制御が可能なパワーデバ
イスに関する。
係り、特に、高速大電流の電力制御が可能なパワーデバ
イスに関する。
【０００２】
【従来の技術】このようなパワーデバイスとしては、パ
ワーＭＯＳＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar
Transistor）等が知られている。現在、例えば、ＩＧ
ＢＴでは、耐圧６００Ｖ以上、電流１０Ａ以上、周波数
１ｋＨｚ以上の領域のアプリケーション（産業用モー
タ、インバータ、カメラのストロボフラッシュ等）に利
用されている。
ワーＭＯＳＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar
Transistor）等が知られている。現在、例えば、ＩＧ
ＢＴでは、耐圧６００Ｖ以上、電流１０Ａ以上、周波数
１ｋＨｚ以上の領域のアプリケーション（産業用モー
タ、インバータ、カメラのストロボフラッシュ等）に利
用されている。
【０００３】ＩＧＢＴやパワーＭＯＳＦＥＴでは、チッ
プを複数個単位で１パッケージに封入したモジュール型
の製品も利用されている。
プを複数個単位で１パッケージに封入したモジュール型
の製品も利用されている。
【０００４】図８に、従来のＩＧＢＴモジュールの概略
構成の一例を示す。大電流化のために、複数（ｎ）個の
半導体チップ８５を並列接続する構成となっている。す
なわち、図８（ａ）および（ｂ）に示すように、ＩＧＢ
Ｔモジュール８００は、銅などの放熱板を構成するベー
ス板８０上に、セラミック等の絶縁板８２を介してコレ
クタ電極導体板８４が固定され、さらにこの上に複数個
の半導体チップ８５が配置されている。絶縁板８２上に
は、コレクタ電極導体板８４の両側部に並行してそれぞ
れゲート電極導体板８１およびエミッタ電極導体板８９
が配置されている。各半導体チップ８５上のエミッタ電
極とエミッタ電極導体板８９との間にはボンディングワ
イヤ８７が接続されている。同様に、各半導体チップ８
５上のゲート電極とゲート電極導体板８１との間にはボ
ンディングワイヤ８３が接続されている。ゲート電極導
体板８１には、外部との電気的接続のための端子導体
（Ｇ）９５が接続されている。同様に、コレクタ電極導
体板８４およびエミッタ電極導体板８９にも、それぞ
れ、端子導体（Ｃ）９３および端子導体（Ｅ）９１が接
続されている。図８（ｃ）に示すように、このＩＧＢＴ
モジュール８００は、ハウジング９０内に収納され、端
子導体９５、９３、９１は、絶縁板９１、９２を介して
外部に露出される。
構成の一例を示す。大電流化のために、複数（ｎ）個の
半導体チップ８５を並列接続する構成となっている。す
なわち、図８（ａ）および（ｂ）に示すように、ＩＧＢ
Ｔモジュール８００は、銅などの放熱板を構成するベー
ス板８０上に、セラミック等の絶縁板８２を介してコレ
クタ電極導体板８４が固定され、さらにこの上に複数個
の半導体チップ８５が配置されている。絶縁板８２上に
は、コレクタ電極導体板８４の両側部に並行してそれぞ
れゲート電極導体板８１およびエミッタ電極導体板８９
が配置されている。各半導体チップ８５上のエミッタ電
極とエミッタ電極導体板８９との間にはボンディングワ
イヤ８７が接続されている。同様に、各半導体チップ８
５上のゲート電極とゲート電極導体板８１との間にはボ
ンディングワイヤ８３が接続されている。ゲート電極導
体板８１には、外部との電気的接続のための端子導体
（Ｇ）９５が接続されている。同様に、コレクタ電極導
体板８４およびエミッタ電極導体板８９にも、それぞ
れ、端子導体（Ｃ）９３および端子導体（Ｅ）９１が接
続されている。図８（ｃ）に示すように、このＩＧＢＴ
モジュール８００は、ハウジング９０内に収納され、端
子導体９５、９３、９１は、絶縁板９１、９２を介して
外部に露出される。
【０００５】なお、パワーデバイスの詳細については、
例えば「トランジスタ技術」１９９６年３月号、ｐｐ２
４４−２４７に開示されている。
例えば「トランジスタ技術」１９９６年３月号、ｐｐ２
４４−２４７に開示されている。
【０００６】
【発明が解決しようとする課題】ところで、パワーデバ
イスにおいては、高電流を高速スイッチングすることに
伴って、ライン配線のインダクタンス（Ｌ）によるスパ
イク電圧が発生するという問題がある。このスパイク電
圧の大きさは、インダクタンスＬと電流の変化率（ｄｉ
／ｄｔ）とに比例する。このようなスパイク電圧は、半
導体素子を破壊したり、誤動作の原因となったりするた
め、インダクタンスの低減が重要となる。
イスにおいては、高電流を高速スイッチングすることに
伴って、ライン配線のインダクタンス（Ｌ）によるスパ
イク電圧が発生するという問題がある。このスパイク電
圧の大きさは、インダクタンスＬと電流の変化率（ｄｉ
／ｄｔ）とに比例する。このようなスパイク電圧は、半
導体素子を破壊したり、誤動作の原因となったりするた
め、インダクタンスの低減が重要となる。
【０００７】従来、ライン配線のインダクタンスを低減
するため、電力経路に太い配線（例えば銅板）を利用し
たり、積層配線を利用したりすることが行われている
（トランジスタ技術１９９６年３月号ｐｐ２７８−２７
９参照）。
するため、電力経路に太い配線（例えば銅板）を利用し
たり、積層配線を利用したりすることが行われている
（トランジスタ技術１９９６年３月号ｐｐ２７８−２７
９参照）。
【０００８】しかしながら、従来のインダクタンスの低
減は、いずれもパワーデバイスの端子導体から外側につ
いてのライン配線の改善であり、パワーデバイス自体
（その内部）に対しては考慮されていないというのが現
状である。
減は、いずれもパワーデバイスの端子導体から外側につ
いてのライン配線の改善であり、パワーデバイス自体
（その内部）に対しては考慮されていないというのが現
状である。
【０００９】本発明は、パワーデバイスの端子導体から
見たデバイス内部の構造に付随するインダクタンスを低
減することができるパワーデバイスの新規な構造を提供
することを目的とする。
見たデバイス内部の構造に付随するインダクタンスを低
減することができるパワーデバイスの新規な構造を提供
することを目的とする。
【００１０】
【課題を解決するための手段】本発明によるパワーデバ
イスは、第１および第２の電極間に主電流が流れるチッ
プを有するパワーデバイスにおいて、前記チップの第１
の電極が接続される第１の電極導体板と、前記チップの
第２の電極が接続される第２の電極導体板と、前記第１
の電極導体板に接続された第１の端子導体と、前記第２
の電極導体板に接続された第２の端子導体と、少なくと
も前記第１および第２の電極導体板の間に介在する絶縁
手段とを備え、前記第１および第２の電極導体板の面同
士が前記絶縁手段を介して対向配置されたことを特徴と
する。
イスは、第１および第２の電極間に主電流が流れるチッ
プを有するパワーデバイスにおいて、前記チップの第１
の電極が接続される第１の電極導体板と、前記チップの
第２の電極が接続される第２の電極導体板と、前記第１
の電極導体板に接続された第１の端子導体と、前記第２
の電極導体板に接続された第２の端子導体と、少なくと
も前記第１および第２の電極導体板の間に介在する絶縁
手段とを備え、前記第１および第２の電極導体板の面同
士が前記絶縁手段を介して対向配置されたことを特徴と
する。
【００１１】この構成において、パワーデバイスを流れ
る主電流は、第１および第２の端子導体の一方から流入
し、第１および第２の電極導体板の一方を経由し、チッ
プ内を流れ、さらに第１および第２の電極導体板の他方
を経由して、第１および第２の端子導体の他方から流れ
出る。少なくとも前記第１および第２の電極導体板の各
部を流れる電流は、絶縁手段を挟んで近接し、かつ対向
する部位において逆方向に流れる。したがって、逆方向
に流れる電流により生じる磁束が互いに打ち消し合う向
きとなり、結果として外部から見たデバイス内部のイン
ダクタンスが低減される。
る主電流は、第１および第２の端子導体の一方から流入
し、第１および第２の電極導体板の一方を経由し、チッ
プ内を流れ、さらに第１および第２の電極導体板の他方
を経由して、第１および第２の端子導体の他方から流れ
出る。少なくとも前記第１および第２の電極導体板の各
部を流れる電流は、絶縁手段を挟んで近接し、かつ対向
する部位において逆方向に流れる。したがって、逆方向
に流れる電流により生じる磁束が互いに打ち消し合う向
きとなり、結果として外部から見たデバイス内部のイン
ダクタンスが低減される。
【００１２】なお、第１および第２の電極間の主電流を
制御する第３の電極が接続される第３の電極導体板は都
合の良い任意の位置に設けることができる。
制御する第３の電極が接続される第３の電極導体板は都
合の良い任意の位置に設けることができる。
【００１３】本パワーデバイスは、好ましくは、前記第
１および第２の端子導体も絶縁手段を介して対向配置さ
れる。この絶縁手段は、前記前記第１および第２の電極
導体板の間に介在する絶縁手段と同じであっても、ある
いは異なってもよい。
１および第２の端子導体も絶縁手段を介して対向配置さ
れる。この絶縁手段は、前記前記第１および第２の電極
導体板の間に介在する絶縁手段と同じであっても、ある
いは異なってもよい。
【００１４】前記パワーデバイスの一つの形態として、
前記パワーデバイスはベース板上に形成され、前記第１
および第２の電極導体板は、それぞれ、前記ベース板の
対向する平行平面上に前記絶縁手段としての第１および
第２の絶縁板を介して配置され、前記チップの該当する
電極から前記第２の電極導体板にワイヤボンディングが
なされる。
前記パワーデバイスはベース板上に形成され、前記第１
および第２の電極導体板は、それぞれ、前記ベース板の
対向する平行平面上に前記絶縁手段としての第１および
第２の絶縁板を介して配置され、前記チップの該当する
電極から前記第２の電極導体板にワイヤボンディングが
なされる。
【００１５】この構成によれば、放熱板としても機能す
るベース板を第１および第２の電極導体板の中間に挟む
ので、放熱効率が良く、多数個のチップの並列接続によ
る大電流化が容易となる。
るベース板を第１および第２の電極導体板の中間に挟む
ので、放熱効率が良く、多数個のチップの並列接続によ
る大電流化が容易となる。
【００１６】前記ベース板は、例えば、１枚のベース板
を半分に折り重ねたものである。その場合の「対向する
平行平面」はベース板の同一の主面により形成されるこ
とになる。これは、後述するパワーデバイスの製造方法
により製造された場合の結果物としての構造である。但
し、本発明はこれに限定されるものではなく、予め分離
された２枚のベース板を重ね合わせてもよく、あるい
は、可能であれば、１枚のベース板の表面および裏面を
利用してもよい。
を半分に折り重ねたものである。その場合の「対向する
平行平面」はベース板の同一の主面により形成されるこ
とになる。これは、後述するパワーデバイスの製造方法
により製造された場合の結果物としての構造である。但
し、本発明はこれに限定されるものではなく、予め分離
された２枚のベース板を重ね合わせてもよく、あるい
は、可能であれば、１枚のベース板の表面および裏面を
利用してもよい。
【００１７】前記パワーデバイスは、好ましくは、前記
端子導体を外部に露出させた状態でハウジングに収納さ
れる。
端子導体を外部に露出させた状態でハウジングに収納さ
れる。
【００１８】本発明によるパワーデバイスは、積層型の
デバイスとしても構成することができる。この場合に
は、前記の基本構成に加えて、ベース板と、前記絶縁手
段としての第１および第２の絶縁板とを備え、前記第１
の電極導体板は、前記ベース板上に前記第１の絶縁板を
介して配置され、前記第２の絶縁板は前記第１の電極導
体板上に被覆され、前記第２の絶縁板に設けられた開口
を介して前記チップが、その一面にある第１の電極を前
記第１の電極導体板に接するように前記第１の電極導体
板上に固定され、前記第２の電極導体板は、前記チップ
の他面にある第２の電極に接触するように前記チップの
上に配置され、前記第１および第２の電極導体板はそれ
ぞれそれらの一部が突出して前記第１および第２の端子
導体を構成するとともに、前記第２の絶縁板の一部が突
出して、前記第１および第２の端子導体の間に、前記絶
縁手段として介在する。ベース板は放熱板としても機能
しうる。
デバイスとしても構成することができる。この場合に
は、前記の基本構成に加えて、ベース板と、前記絶縁手
段としての第１および第２の絶縁板とを備え、前記第１
の電極導体板は、前記ベース板上に前記第１の絶縁板を
介して配置され、前記第２の絶縁板は前記第１の電極導
体板上に被覆され、前記第２の絶縁板に設けられた開口
を介して前記チップが、その一面にある第１の電極を前
記第１の電極導体板に接するように前記第１の電極導体
板上に固定され、前記第２の電極導体板は、前記チップ
の他面にある第２の電極に接触するように前記チップの
上に配置され、前記第１および第２の電極導体板はそれ
ぞれそれらの一部が突出して前記第１および第２の端子
導体を構成するとともに、前記第２の絶縁板の一部が突
出して、前記第１および第２の端子導体の間に、前記絶
縁手段として介在する。ベース板は放熱板としても機能
しうる。
【００１９】この構成により、ボンディングワイヤのよ
うな配線手段を用いることなく、積層構造によるコンパ
クトなパワーデバイスを形成することができる。
うな配線手段を用いることなく、積層構造によるコンパ
クトなパワーデバイスを形成することができる。
【００２０】この積層型のパワーデバイスにおいては、
前記ベース板および前記端子導体を除く部分が絶縁部材
によりモールドすることが好ましい。これにより、デバ
イスの取り扱いが容易になる。
前記ベース板および前記端子導体を除く部分が絶縁部材
によりモールドすることが好ましい。これにより、デバ
イスの取り扱いが容易になる。
【００２１】前記いずれの型のパワーデバイスにおいて
も、前記第１および第２の端子導体は、１つの雄型コネ
クタを構成することができる。これによって、端子導体
に付随するインダクタンスを低減することが可能とな
る。
も、前記第１および第２の端子導体は、１つの雄型コネ
クタを構成することができる。これによって、端子導体
に付随するインダクタンスを低減することが可能とな
る。
【００２２】より大電流化のためには、前記チップとし
て、前記第１の電極導体板の上に複数のチップを配置す
ることが好ましい。
て、前記第１の電極導体板の上に複数のチップを配置す
ることが好ましい。
【００２３】この場合、前記第１および第２の端子導体
は、それぞれ前記第１および第２の電極導体板に対し
て、前記複数のチップからの距離のバラツキがほぼ最小
となる位置に取り付けることが好ましい。これにより、
前記距離のバラツキに伴う各チップのオンオフ時間のず
れを最小限に押さえることができる。
は、それぞれ前記第１および第２の電極導体板に対し
て、前記複数のチップからの距離のバラツキがほぼ最小
となる位置に取り付けることが好ましい。これにより、
前記距離のバラツキに伴う各チップのオンオフ時間のず
れを最小限に押さえることができる。
【００２４】本発明によるパワーデバイスの製造方法
は、第１および第２の電極間に主電流が流れるチップを
有するパワーデバイスの製造方法において、ベース板の
ほぼ中央部に前記ベース板の折り曲げを容易にする加工
を行い、前記ベース板上に折り曲げ線を挟んで対向する
位置に第１および第２の絶縁板を固定し、前記第１の絶
縁板上に前記折り曲げ線に近接して第１の電極導体板を
固定し、前記第２の絶縁板上に前記折り曲げ線に近接し
て第２の電極導体板を固定し、前記第１の電極導体板上
に前記チップを、その一面にある第１の電極が前記第１
の電極導体板に接するように、固定し、前記チップの他
面にある第２の電極と前記第２の電極導体板との間のワ
イヤボンディングを行い、前記ベース板を、前記折り曲
げ線に沿って、前記第１および第２の電極導体板が外側
に来る方向に折り曲げ、該折り曲げたベース板を重ね合
わせ、第１および第２の端子導体をそれぞれ前記第１お
よび第２の電極導体板に対して接続することを特徴とす
る。
は、第１および第２の電極間に主電流が流れるチップを
有するパワーデバイスの製造方法において、ベース板の
ほぼ中央部に前記ベース板の折り曲げを容易にする加工
を行い、前記ベース板上に折り曲げ線を挟んで対向する
位置に第１および第２の絶縁板を固定し、前記第１の絶
縁板上に前記折り曲げ線に近接して第１の電極導体板を
固定し、前記第２の絶縁板上に前記折り曲げ線に近接し
て第２の電極導体板を固定し、前記第１の電極導体板上
に前記チップを、その一面にある第１の電極が前記第１
の電極導体板に接するように、固定し、前記チップの他
面にある第２の電極と前記第２の電極導体板との間のワ
イヤボンディングを行い、前記ベース板を、前記折り曲
げ線に沿って、前記第１および第２の電極導体板が外側
に来る方向に折り曲げ、該折り曲げたベース板を重ね合
わせ、第１および第２の端子導体をそれぞれ前記第１お
よび第２の電極導体板に対して接続することを特徴とす
る。
【００２５】なお、これらの各工程は、必ずしも記載の
順序どおりに行われる必要はない。物理的な制約により
順序を逆にすることが困難な場合（例えば、ワイヤボン
ディングはその対象物が配置された後でなければ困難）
を除き、実行順序は任意である。
順序どおりに行われる必要はない。物理的な制約により
順序を逆にすることが困難な場合（例えば、ワイヤボン
ディングはその対象物が配置された後でなければ困難）
を除き、実行順序は任意である。
【００２６】この製造方法により、平面的な組立工程後
に単にベース板を折り曲げるだけで、本発明によるパワ
ーデバイスの立体構造化を実現することができる。すな
わち、製造が容易となるとともに、従来の製造ラインを
そのまま、または若干の変更で利用することができる。
に単にベース板を折り曲げるだけで、本発明によるパワ
ーデバイスの立体構造化を実現することができる。すな
わち、製造が容易となるとともに、従来の製造ラインを
そのまま、または若干の変更で利用することができる。
【００２７】この製造方法において、好ましくは、前記
第１および第２の端子導体も絶縁板を介在して対向配置
させる。これにより、インダクタンス値がさらに低減さ
れる。
第１および第２の端子導体も絶縁板を介在して対向配置
させる。これにより、インダクタンス値がさらに低減さ
れる。
【００２８】また、前記製造方法において、前記折り曲
げ線に平行な前記ベース板の両側端部を前記チップの搭
載面側に直角に折り曲げておき、前記ベース板の折り曲
げ後に前記両側端部が１つの平面を構成するようにし、
該両側端部の平面を放熱板上に当接させるように取り付
けることができる。これにより、チップ等を搭載したベ
ース板を別の放熱板に取付可能となるので、チップ等を
搭載したベース板の厚さを薄くすることができ、第１お
よび第２の電極導体板の距離をより近接させることが可
能となる。その結果として、一層のインダクタンス低減
を図ることができる。
げ線に平行な前記ベース板の両側端部を前記チップの搭
載面側に直角に折り曲げておき、前記ベース板の折り曲
げ後に前記両側端部が１つの平面を構成するようにし、
該両側端部の平面を放熱板上に当接させるように取り付
けることができる。これにより、チップ等を搭載したベ
ース板を別の放熱板に取付可能となるので、チップ等を
搭載したベース板の厚さを薄くすることができ、第１お
よび第２の電極導体板の距離をより近接させることが可
能となる。その結果として、一層のインダクタンス低減
を図ることができる。
【００２９】
【発明の実施の形態】以下、本発明の好適な実施の形態
について、詳細に説明する。
について、詳細に説明する。
【００３０】まず、図１〜図４により、本発明によるパ
ワーデバイスの第１の実施の形態について説明する。こ
の実施の形態は、モジュール型のパワーデバイスに本発
明を適用したものである。
ワーデバイスの第１の実施の形態について説明する。こ
の実施の形態は、モジュール型のパワーデバイスに本発
明を適用したものである。
【００３１】図１は、モジュール型のパワーデバイス１
００を立体構造化する前の構成を示す。（ａ）はその平
面図、（ｂ）はＡ−Ａ線から見たその正面断面図であ
る。
００を立体構造化する前の構成を示す。（ａ）はその平
面図、（ｂ）はＡ−Ａ線から見たその正面断面図であ
る。
【００３２】銅またはアルミなどの熱伝導率の比較的高
い材料（ここでは非磁性体）からなる放熱板として機能
するベース板１０を用いる。ベース板１０の両側端部２
０は、後述する他の放熱板（図２の２９）への取付部を
構成するために、垂直に折り曲げられている。本実施の
形態では、この折り曲げは、以下に説明するチップの搭
載の前に行っているが、後に行なってもよい。両側端部
２０の中間には、両側端部２０に平行な断面Ｖ字状の溝
１６（折り曲げ線）が形成されている。この溝１６は、
後述する立体構造化のためにベース板１０をほぼ中央で
折り曲げる際に、折り曲げの位置を決めると共に折り曲
げ動作を容易にするためのものである。このような目的
を達成できれば、溝の形成の代わりに任意の加工を行っ
てよい。例えば、断続的なスリットを設けてもよい。溝
１６の中央部には、長方形の開口２１が設けられてい
る。これは、後述する絶縁板４２（図４）を貫通させる
ためのものである。
い材料（ここでは非磁性体）からなる放熱板として機能
するベース板１０を用いる。ベース板１０の両側端部２
０は、後述する他の放熱板（図２の２９）への取付部を
構成するために、垂直に折り曲げられている。本実施の
形態では、この折り曲げは、以下に説明するチップの搭
載の前に行っているが、後に行なってもよい。両側端部
２０の中間には、両側端部２０に平行な断面Ｖ字状の溝
１６（折り曲げ線）が形成されている。この溝１６は、
後述する立体構造化のためにベース板１０をほぼ中央で
折り曲げる際に、折り曲げの位置を決めると共に折り曲
げ動作を容易にするためのものである。このような目的
を達成できれば、溝の形成の代わりに任意の加工を行っ
てよい。例えば、断続的なスリットを設けてもよい。溝
１６の中央部には、長方形の開口２１が設けられてい
る。これは、後述する絶縁板４２（図４）を貫通させる
ためのものである。
【００３３】このようなベース板１０の上において、溝
１６の両側にこれに平行に絶縁板１２，１８が固定され
る。絶縁板１２，１８は例えばセラミックのような絶縁
材料により形成することができる。
１６の両側にこれに平行に絶縁板１２，１８が固定され
る。絶縁板１２，１８は例えばセラミックのような絶縁
材料により形成することができる。
【００３４】絶縁板１２上には、溝１６に近接してこれ
に平行に伸びた長方形のコレクタ電極導体板１４が固定
される。このコレクタ電極導体板１４の上には複数個
（図では４個）のトランジスタチップ１５が溝１６に沿
って配置される。コレクタ電極導体板１４の中央部に
は、後述するコレクタ端子導体の取付部２５が設けられ
る。コレクタ電極導体板１４の外側にはゲート電極導体
板１１が設けられる。このゲート電極導体板１１は、コ
レクタ電極導体板１４の周囲に沿ってＬ字状に折れ曲が
り、その先端部にゲート端子導体の取付部２７が設けら
れる。
に平行に伸びた長方形のコレクタ電極導体板１４が固定
される。このコレクタ電極導体板１４の上には複数個
（図では４個）のトランジスタチップ１５が溝１６に沿
って配置される。コレクタ電極導体板１４の中央部に
は、後述するコレクタ端子導体の取付部２５が設けられ
る。コレクタ電極導体板１４の外側にはゲート電極導体
板１１が設けられる。このゲート電極導体板１１は、コ
レクタ電極導体板１４の周囲に沿ってＬ字状に折れ曲が
り、その先端部にゲート端子導体の取付部２７が設けら
れる。
【００３５】一方、絶縁板１８の上には、溝１６に近接
してこれに平行に伸びる長方形のエミッタ電極導体板１
９が固定される。このエミッタ電極導体板１９のほぼ中
央部において、前記コレクタ端子導体取付部２５に対応
する位置に、エミッタ端子導体取付部２３が設けられ
る。
してこれに平行に伸びる長方形のエミッタ電極導体板１
９が固定される。このエミッタ電極導体板１９のほぼ中
央部において、前記コレクタ端子導体取付部２５に対応
する位置に、エミッタ端子導体取付部２３が設けられ
る。
【００３６】各トランジスタチップ１５の表面にあるゲ
ート電極とゲート電極導体板１１との間は、ボンディン
グワイヤ１３により電気的に接続される。同様に、各ト
ランジスタチップ１５の表面にあるエミッタ電極とエミ
ッタ電極導体板１９との間は、ボンディングワイヤ１７
により電気的に接続される。ボンディングワイヤ１７
は、後述するベース板１０の折り曲げ工程に備えて、そ
の長さに若干の余裕をもたせて接続される。従来と同
様、大電流化および低インダクタンス化のために、１つ
のトランジスタチップ１５から複数本のボンディングワ
イヤ１７がエミッタ電極導体板に接続されている。な
お、トランジスタチップ１５のコレクタ電極はその裏面
にあり、コレクタ電極導体板１４と直接接触して接続さ
れている。
ート電極とゲート電極導体板１１との間は、ボンディン
グワイヤ１３により電気的に接続される。同様に、各ト
ランジスタチップ１５の表面にあるエミッタ電極とエミ
ッタ電極導体板１９との間は、ボンディングワイヤ１７
により電気的に接続される。ボンディングワイヤ１７
は、後述するベース板１０の折り曲げ工程に備えて、そ
の長さに若干の余裕をもたせて接続される。従来と同
様、大電流化および低インダクタンス化のために、１つ
のトランジスタチップ１５から複数本のボンディングワ
イヤ１７がエミッタ電極導体板に接続されている。な
お、トランジスタチップ１５のコレクタ電極はその裏面
にあり、コレクタ電極導体板１４と直接接触して接続さ
れている。
【００３７】さて、このようにして製造された、図１に
示したパワーデバイス１００の構造体に対して、ベース
板１０を、その中央部の溝１６において、矢印２８の方
向に折り曲げて重ね合わせる工程を行う。その結果、図
２に示すような立体構造化されたパワーデバイス１００
が得られる。このような折り曲げ工程の結果、両側端部
２０が結合して底部平面を構成する。この底部平面は別
の放熱板２９に取り付けられる。これにより出来上がっ
た構造体の斜視図を図４（ａ）に示す。別の放熱板２９
を結合することにより、チップ等を搭載する放熱板１０
自体の厚さは薄くてよく、これによって、コレクタ電極
導体板１４およびエミッタ電極導体板１９の間の距離を
より近接させることができる。放熱板２９はまた機械的
に構造体１００を支持する働きをする。
示したパワーデバイス１００の構造体に対して、ベース
板１０を、その中央部の溝１６において、矢印２８の方
向に折り曲げて重ね合わせる工程を行う。その結果、図
２に示すような立体構造化されたパワーデバイス１００
が得られる。このような折り曲げ工程の結果、両側端部
２０が結合して底部平面を構成する。この底部平面は別
の放熱板２９に取り付けられる。これにより出来上がっ
た構造体の斜視図を図４（ａ）に示す。別の放熱板２９
を結合することにより、チップ等を搭載する放熱板１０
自体の厚さは薄くてよく、これによって、コレクタ電極
導体板１４およびエミッタ電極導体板１９の間の距離を
より近接させることができる。放熱板２９はまた機械的
に構造体１００を支持する働きをする。
【００３８】図４（ａ）の構造体では、前記のエミッタ
端子導体取付部（図１の２３）にエミッタ端子導体４１
を取り付けると共に、コレクタ端子導体取付部（図１の
２５）にコレクタ端子導体４３を取り付けている。両端
子導体４１，４３の間には、絶縁板４２を固定、介在さ
せている。また、ゲート端子導体取付部（図１の２７）
にゲート端子導体４５を取り付けている。これらの端子
導体４１，４２，４５の先端は、それぞれ直角に折り曲
げられ、ネジ穴を有している。また、放熱板２９の短辺
側部近傍には固定用の穴４７が設けられている。
端子導体取付部（図１の２３）にエミッタ端子導体４１
を取り付けると共に、コレクタ端子導体取付部（図１の
２５）にコレクタ端子導体４３を取り付けている。両端
子導体４１，４３の間には、絶縁板４２を固定、介在さ
せている。また、ゲート端子導体取付部（図１の２７）
にゲート端子導体４５を取り付けている。これらの端子
導体４１，４２，４５の先端は、それぞれ直角に折り曲
げられ、ネジ穴を有している。また、放熱板２９の短辺
側部近傍には固定用の穴４７が設けられている。
【００３９】図４（ａ）に示した構造体を、図示しない
ハウジングに収納し、ハウジング外部に端子導体４１，
４２，４３の端部を露出させる。好ましくは、ハウジン
グ内部には、シリコーンのような流動性の絶縁材が充填
される。このようにして、本実施の形態によるモジュー
ル型のパワーデバイスが完成する。
ハウジングに収納し、ハウジング外部に端子導体４１，
４２，４３の端部を露出させる。好ましくは、ハウジン
グ内部には、シリコーンのような流動性の絶縁材が充填
される。このようにして、本実施の形態によるモジュー
ル型のパワーデバイスが完成する。
【００４０】図４（ａ）から分かるように、本実施の形
態によれば、コレクタ端子導体４３とエミッタ端子導体
４１とが絶縁板４２を挟んで近接対向配置され、かつ、
コレクタ電極導体板１４とエミッタ電極導体板１９もベ
ース板１０および絶縁板１２，１８を挟んで、近接対向
配置される。トランジスタにおける主電流はコレクタと
エミッタの間を流れる。ゲートに流れる電流は、スパイ
ク電圧の発生の観点からは無視できるほど小さい。した
がって、トランジスタチップを複数個並列接続したパワ
ーデバイスにおいても大電流が流れるのは、エミッタ端
子導体４１とコレクタ端子導体４３との間であり、ゲー
ト端子導体４５に流れる電流は無視できる。
態によれば、コレクタ端子導体４３とエミッタ端子導体
４１とが絶縁板４２を挟んで近接対向配置され、かつ、
コレクタ電極導体板１４とエミッタ電極導体板１９もベ
ース板１０および絶縁板１２，１８を挟んで、近接対向
配置される。トランジスタにおける主電流はコレクタと
エミッタの間を流れる。ゲートに流れる電流は、スパイ
ク電圧の発生の観点からは無視できるほど小さい。した
がって、トランジスタチップを複数個並列接続したパワ
ーデバイスにおいても大電流が流れるのは、エミッタ端
子導体４１とコレクタ端子導体４３との間であり、ゲー
ト端子導体４５に流れる電流は無視できる。
【００４１】その結果、図４（ｂ）に示すように、コレ
クタ端子導体４３を流れる電流とエミッタ端子導体４１
を流れる電流はほぼ等しく、かつその流れる方向が逆方
向となる。また、コレクタ電極導体板１４とエミッタ電
極導体板１９の内部の各部を流れる電流の向きも、対向
する部分毎に逆となる。その結果、両電流により発生す
る磁束が打ち消し合うために、モジュール全体を外部か
ら見た場合のインダクタンスが低減する。往復線路を近
接配置することによりインダクタンスを低減しうること
は、例えば、「トランジスタ技術」１９９４年９月号ｐ
２４９に開示されている。
クタ端子導体４３を流れる電流とエミッタ端子導体４１
を流れる電流はほぼ等しく、かつその流れる方向が逆方
向となる。また、コレクタ電極導体板１４とエミッタ電
極導体板１９の内部の各部を流れる電流の向きも、対向
する部分毎に逆となる。その結果、両電流により発生す
る磁束が打ち消し合うために、モジュール全体を外部か
ら見た場合のインダクタンスが低減する。往復線路を近
接配置することによりインダクタンスを低減しうること
は、例えば、「トランジスタ技術」１９９４年９月号ｐ
２４９に開示されている。
【００４２】したがって、大電流のスイッチングにより
発生するスパイク電圧が低減されることになる。さら
に、１個のチップに、より大きな電流を流すことが許容
され、これによって並列化のチップ個数を減らすことが
でき、モジュールの小型化を図ることも可能となる。ボ
ンディングワイヤの接続は、従来と同様に平面に対して
行うことができるので、従来の製造ラインをそのまま、
または若干の変更により利用することができる。
発生するスパイク電圧が低減されることになる。さら
に、１個のチップに、より大きな電流を流すことが許容
され、これによって並列化のチップ個数を減らすことが
でき、モジュールの小型化を図ることも可能となる。ボ
ンディングワイヤの接続は、従来と同様に平面に対して
行うことができるので、従来の製造ラインをそのまま、
または若干の変更により利用することができる。
【００４３】また、コレクタ端子導体４３およびエミッ
タ端子導体４１を複数のトランジスタチップの中間点に
配置したので、両端子導体と各チップ１５との間の距離
のバラツキが小さくなり、各トランジスタのオンオフの
タイミングのずれによる不都合を低減することができ
る。
タ端子導体４１を複数のトランジスタチップの中間点に
配置したので、両端子導体と各チップ１５との間の距離
のバラツキが小さくなり、各トランジスタのオンオフの
タイミングのずれによる不都合を低減することができ
る。
【００４４】なお、図４のパワーデバイス１００におい
て、エミッタ端子導体４１およびコレクタ端子導体４３
に代えて、図３に示すような端子導体３３，３５を用い
てもよい。これは、ネジによる電気接続ではなく、後述
する雌コネクタ７０に対して着脱可能な雄コネクタとし
て機能するものである。これによって、端子導体に、ネ
ジ止めのための直角折り曲げ部分がなくなるので、さら
にインダクタンスの低減化を図ることができる。
て、エミッタ端子導体４１およびコレクタ端子導体４３
に代えて、図３に示すような端子導体３３，３５を用い
てもよい。これは、ネジによる電気接続ではなく、後述
する雌コネクタ７０に対して着脱可能な雄コネクタとし
て機能するものである。これによって、端子導体に、ネ
ジ止めのための直角折り曲げ部分がなくなるので、さら
にインダクタンスの低減化を図ることができる。
【００４５】次に、図５〜図７により、本発明によるパ
ワーデバイスの第２の実施の形態について説明する。こ
の実施の形態は、第１の実施の形態と異なり、ボンディ
ングワイヤを用いることなく、積層構造で構成した例を
示す。
ワーデバイスの第２の実施の形態について説明する。こ
の実施の形態は、第１の実施の形態と異なり、ボンディ
ングワイヤを用いることなく、積層構造で構成した例を
示す。
【００４６】図５（ａ）は、この実施の形態のパワーデ
バイス５００の内部構造の平面図、（ｂ）は（ａ）のＢ
−Ｂ線断面図、（ｃ）は（ａ）のＣ−Ｃ線断面図であ
る。
バイス５００の内部構造の平面図、（ｂ）は（ａ）のＢ
−Ｂ線断面図、（ｃ）は（ａ）のＣ−Ｃ線断面図であ
る。
【００４７】図から分かるように、放熱板である長方形
のベース板６０の上に長方形の絶縁板５９が被着され、
この上にコレクタ電極導体板５７が設けられる。コレク
タ電極導体板５７（図５（ｃ）参照）は横長の凸型形状
をしており、凸部の上端（図では左側）が雄型コネクタ
の端子導体５８となる。さらに、コレクタ電極導体板５
７の上に絶縁板５０が載置される。絶縁板５０は、コレ
クタ電極導体板５７の全体を覆い隠すサイズの横長凸型
形状をしており、凸部先端５６を有する。絶縁板５０に
は、その長手方向に沿って、互いに隔離配置された複数
個のチップ５１の裏面がコレクタ電極導体板５７に接触
できるような開口が設けられる。
のベース板６０の上に長方形の絶縁板５９が被着され、
この上にコレクタ電極導体板５７が設けられる。コレク
タ電極導体板５７（図５（ｃ）参照）は横長の凸型形状
をしており、凸部の上端（図では左側）が雄型コネクタ
の端子導体５８となる。さらに、コレクタ電極導体板５
７の上に絶縁板５０が載置される。絶縁板５０は、コレ
クタ電極導体板５７の全体を覆い隠すサイズの横長凸型
形状をしており、凸部先端５６を有する。絶縁板５０に
は、その長手方向に沿って、互いに隔離配置された複数
個のチップ５１の裏面がコレクタ電極導体板５７に接触
できるような開口が設けられる。
【００４８】各トランジスタチップ５１の表面には、そ
のエミッタ電極に接触するように、長手方向に沿って横
長に伸びたほぼ凸型形状のエミッタ電極導体板５２が設
けられる。エミッタ電極導体板５２の凸型先端部５５
は、絶縁板５０の先端部５６を介して、前記コレクタ電
極導体板５７の端子導体５８と対向する位置に突出す
る。さらに、各トランジスタチップ５１の表面のゲート
電極にはゲート電極導体板５４が接続される。ゲート電
極導体板５４は絶縁板５０の長手方向に沿って伸びる本
体部分５４ａと、この本体部分５４ａから各チップ５１
のゲート電極まで伸びる枝状部分５４ｂと、本体部分５
４ａの一端において直角に曲がり、外部方向へ突出した
端子導体５３の部分からなる。ゲート電極導体板５４の
本体部分５４ａは、エミッタ電極導体板５２の端子導体
５５との干渉を避けるために、チップ表面位置から浮き
上がるように、枝状部分が階段状に折れ曲げられている
（図５（ｂ）参照）。本実施の形態では、エミッタ電極
導体板５２は、ある程度の電極導体板の幅を確保すると
同時に、ゲート電極導体板５４との干渉を避けるため
に、ゲート電極導体板５４の枝状部分５４ｂを回避する
ような凹部を有している。
のエミッタ電極に接触するように、長手方向に沿って横
長に伸びたほぼ凸型形状のエミッタ電極導体板５２が設
けられる。エミッタ電極導体板５２の凸型先端部５５
は、絶縁板５０の先端部５６を介して、前記コレクタ電
極導体板５７の端子導体５８と対向する位置に突出す
る。さらに、各トランジスタチップ５１の表面のゲート
電極にはゲート電極導体板５４が接続される。ゲート電
極導体板５４は絶縁板５０の長手方向に沿って伸びる本
体部分５４ａと、この本体部分５４ａから各チップ５１
のゲート電極まで伸びる枝状部分５４ｂと、本体部分５
４ａの一端において直角に曲がり、外部方向へ突出した
端子導体５３の部分からなる。ゲート電極導体板５４の
本体部分５４ａは、エミッタ電極導体板５２の端子導体
５５との干渉を避けるために、チップ表面位置から浮き
上がるように、枝状部分が階段状に折れ曲げられている
（図５（ｂ）参照）。本実施の形態では、エミッタ電極
導体板５２は、ある程度の電極導体板の幅を確保すると
同時に、ゲート電極導体板５４との干渉を避けるため
に、ゲート電極導体板５４の枝状部分５４ｂを回避する
ような凹部を有している。
【００４９】図５（ａ）に示した構造体は、一点鎖線の
枠で示したように、外部へ突出した端子導体およびベー
ス板６０を除いて、全体が前縁材料（例えばエポキシ樹
脂）によりモールド成形される。
枠で示したように、外部へ突出した端子導体およびベー
ス板６０を除いて、全体が前縁材料（例えばエポキシ樹
脂）によりモールド成形される。
【００５０】このようにして、図６に示したような概略
の外観のパワーデバイスが出来上がる。前述した第１の
実施の形態の場合と同様、本実施の形態においても、コ
レクタ端子導体５８とエミッタ端子導体５５との間を流
れる電流が図４（ｂ）に示したように流れるために、デ
バイス全体を外部から見た場合の内部のインダクタンス
が低減されることになる。本実施例では、積層型である
ため各部の配線長が第１の実施の形態に比べて短くな
り、かつ、両電極導体板５２，５７がより近接するの
で、第１の実施の形態に比べてさらに小さいインダクタ
ンス値が得られる。
の外観のパワーデバイスが出来上がる。前述した第１の
実施の形態の場合と同様、本実施の形態においても、コ
レクタ端子導体５８とエミッタ端子導体５５との間を流
れる電流が図４（ｂ）に示したように流れるために、デ
バイス全体を外部から見た場合の内部のインダクタンス
が低減されることになる。本実施例では、積層型である
ため各部の配線長が第１の実施の形態に比べて短くな
り、かつ、両電極導体板５２，５７がより近接するの
で、第１の実施の形態に比べてさらに小さいインダクタ
ンス値が得られる。
【００５１】前述したように、エミッタ端子導体５５お
よびコレクタ端子導体５８（図６では絶縁板５６の下に
隠れている）は、１つの雄型のコネクタ６１を構成す
る。
よびコレクタ端子導体５８（図６では絶縁板５６の下に
隠れている）は、１つの雄型のコネクタ６１を構成す
る。
【００５２】図７に、この雄型のコネクタ６１と着脱可
能に接続される雌型コネクタ７１の構成例を示す。雌型
コネクタ７１は、雄型コネクタ６１を受容する空洞７０
を形成する本体部７２と、この本体部７２の空洞７０内
に配置された弾性導電体７３を有する。弾性導電体７３
はこの例では、金属製板バネにより構成しているが、雌
型コネクタ７１に挿入された雄型コネクタ６１の端子導
体５５，５８と電気的に良好に接続できれば、他の構造
または材質の接続手段であってもよい。
能に接続される雌型コネクタ７１の構成例を示す。雌型
コネクタ７１は、雄型コネクタ６１を受容する空洞７０
を形成する本体部７２と、この本体部７２の空洞７０内
に配置された弾性導電体７３を有する。弾性導電体７３
はこの例では、金属製板バネにより構成しているが、雌
型コネクタ７１に挿入された雄型コネクタ６１の端子導
体５５，５８と電気的に良好に接続できれば、他の構造
または材質の接続手段であってもよい。
【００５３】図７の構成により、パワーデバイスの外部
との電気的接続においても、不用意にインダクタンスを
増加させることのない外部接続構造を実現することがで
きる。
との電気的接続においても、不用意にインダクタンスを
増加させることのない外部接続構造を実現することがで
きる。
【００５４】以上、本発明の好適な実施の形態について
説明したが、本発明の要旨を逸脱することなく、種々の
変形・変更を行うことが可能である。例えば、本発明に
よるパワーデバイスにおいて使用するトランジスタチッ
プの個数は図示したものに限定されるものではなく、１
個であっても、あるいは４個以外の個数であってもよ
い。また、トランジスタチップ以外の素子（例えばダイ
オード）を含んでもよい。
説明したが、本発明の要旨を逸脱することなく、種々の
変形・変更を行うことが可能である。例えば、本発明に
よるパワーデバイスにおいて使用するトランジスタチッ
プの個数は図示したものに限定されるものではなく、１
個であっても、あるいは４個以外の個数であってもよ
い。また、トランジスタチップ以外の素子（例えばダイ
オード）を含んでもよい。
【００５５】さらに、第１の実施の形態において、１枚
のベース板を折り曲げる構造としたが、Ｖ溝１６の位置
で初めから分離された２枚のベース板を、相互の位置関
係を維持しながら保持して用いるようにしてもよい。
のベース板を折り曲げる構造としたが、Ｖ溝１６の位置
で初めから分離された２枚のベース板を、相互の位置関
係を維持しながら保持して用いるようにしてもよい。
【００５６】
【発明の効果】本発明のパワーデバイスによれば、その
端子導体から見たデバイス内部の構造に付随するインダ
クタンスを低減することができ、大電流スイッチングに
伴うインダクタンスによるスパイク電圧を抑圧すること
ができる。その結果、より大電流のパワーデバイス、あ
るいは、より小型のパワーデバイスを実現することが可
能になる。
端子導体から見たデバイス内部の構造に付随するインダ
クタンスを低減することができ、大電流スイッチングに
伴うインダクタンスによるスパイク電圧を抑圧すること
ができる。その結果、より大電流のパワーデバイス、あ
るいは、より小型のパワーデバイスを実現することが可
能になる。
【００５７】
【図１】本発明によるパワーデバイスの第１の実施の形
態の立体構造化前の構成を示す平面図（ａ）および正面
断面図である。
態の立体構造化前の構成を示す平面図（ａ）および正面
断面図である。
【図２】図１の構成の立体構造化の説明図である。
【図３】図１の実施の形態における外部接続のための雄
型コネクタの概略構成の斜視図である。
型コネクタの概略構成の斜視図である。
【図４】図２の立体構造化されたパワーデバイスに外部
接続のための端子導体を接続した構造を示す斜視図
（ａ）およびコレクタ・エミッタ間の電流の流れを示す
説明図（ｂ）である。
接続のための端子導体を接続した構造を示す斜視図
（ａ）およびコレクタ・エミッタ間の電流の流れを示す
説明図（ｂ）である。
【図５】本発明によるパワーデバイスの第２の実施の形
態の説明するための図であり、その平面図（ａ）、およ
びＢ−Ｂ線断面図（ｂ）、およびＣ−Ｃ線断面図（ｃ）
である。
態の説明するための図であり、その平面図（ａ）、およ
びＢ−Ｂ線断面図（ｂ）、およびＣ−Ｃ線断面図（ｃ）
である。
【図６】第２の実施の形態のパワーデバイスの概略の外
観図である。
観図である。
【図７】第２の実施の形態のコレクタ端子導体およびエ
ミッタ端子導体からなる雄型コネクタと、これが着脱さ
れる雌型コネクタの説明図である。
ミッタ端子導体からなる雄型コネクタと、これが着脱さ
れる雌型コネクタの説明図である。
【図８】従来のモジュール型のパワーデバイスを説明す
るための図であり、その内部構成の概略斜視図（ａ）、
側面図（ｂ）、および外観の斜視図（ｃ）である。
るための図であり、その内部構成の概略斜視図（ａ）、
側面図（ｂ）、および外観の斜視図（ｃ）である。
１０，６０ ベース板 １１，５４ ゲート電極導体板 １２，１８，５０，５９ 絶縁板 １３，１７ ボンディングワイヤ １４，５７ コレクタ電極導体板 １５，５１ トランジスタチップ １６ Ｖ溝 １９，５２ エミッタ電極導体板 ２０ 側端部 ２１ 開口 ２３ エミッタ端子導体取付部 ２５ コレクタ端子導体取付部 ２７ ゲート端子導体取付部 ３３，４１，５５ エミッタ端子導体 ３５，４３，５８ コレクタ端子導体 ４５，５３ ゲート端子導体 １００，５００ パワーデバイス
Claims (13)
- 【請求項１】第１および第２の電極間に主電流が流れる
チップを有するパワーデバイスにおいて、 前記チップの第１の電極が接続される第１の電極導体板
と、 前記チップの第２の電極が接続される第２の電極導体板
と、 前記第１の電極導体板に接続された第１の端子導体と、 前記第２の電極導体板に接続された第２の端子導体と、 少なくとも前記第１および第２の電極導体板の間に介在
する絶縁手段とを備え、 前記第１および第２の電極導体板の面同士が前記絶縁手
段を介して対向配置されたことを特徴とするパワーデバ
イス。 - 【請求項２】前記第１および第２の端子導体も絶縁手段
を介して対向配置されたことを特徴とする請求項１記載
のパワーデバイス。 - 【請求項３】前記パワーデバイスはベース板上に形成さ
れ、 前記第１および第２の電極導体板は、それぞれ、前記ベ
ース板の対向する平行平面上に前記絶縁手段としての第
１および第２の絶縁板を介して配置され、 前記チップの該当する電極から前記第２の電極導体板に
ワイヤボンディングがなされたことを特徴とする請求項
１または２記載のパワーデバイス。 - 【請求項４】前記ベース板は、１枚のベース板を半分に
折り重ねたものである請求項３記載のパワーデバイス。 - 【請求項５】前記パワーデバイスは、前記端子導体を外
部に露出させた状態でハウジングに収納されたことを特
徴とする請求項１〜４のいずれかに記載のパワーデバイ
ス。 - 【請求項６】ベース板と、 前記絶縁手段としての第１および第２の絶縁板とを備
え、 前記第１の電極導体板は、前記ベース板上に前記第１の
絶縁板を介して配置され、 前記第２の絶縁板は前記第１の電極導体板上に被覆さ
れ、 前記第２の絶縁板に設けられた開口を介して前記チップ
が、その一面にある第１の電極を前記第１の電極導体板
に接するように前記第１の電極導体板上に固定され、 前記第２の電極導体板は、前記チップの他面にある第２
の電極に接触するように前記チップの上に配置され、 前記第１および第２の電極導体板はそれぞれそれらの一
部が突出して前記第１および第２の端子導体を構成する
とともに、 前記第２の絶縁板の一部が突出して、前記第１および第
２の端子導体の間に、前記絶縁手段として介在すること
を特徴とする請求項１記載のパワーデバイス。 - 【請求項７】前記ベース板および前記端子導体を除く部
分が絶縁部材によりモールドされたことを特徴とする請
求項６記載のパワーデバイス。 - 【請求項８】前記第１および第２の端子導体は、１つの
雄型コネクタを構成することを特徴とする請求項１〜７
のいずれかに記載のパワーデバイス。 - 【請求項９】前記チップとして、前記第１の電極導体板
の上に複数のチップが配置されたことを特徴とする請求
項１〜８のいずれかに記載のパワーデバイス。 - 【請求項１０】前記第１および第２の端子導体は、それ
ぞれ前記第１および第２の電極導体板に対して、前記複
数のチップからの距離のバラツキがほぼ最小となる位置
に取り付けられたことを特徴とする請求項９記載のパワ
ーデバイス。 - 【請求項１１】第１および第２の電極間に主電流が流れ
るチップを有するパワーデバイスの製造方法において、 ベース板のほぼ中央部に前記ベース板の折り曲げを容易
にする加工を行い、 前記ベース板上に折り曲げ線を挟んで対向する位置に第
１および第２の絶縁板を固定し、 前記第１の絶縁板上に前記折り曲げ線に近接して第１の
電極導体板を固定し、 前記第２の絶縁板上に前記折り曲げ線に近接して第２の
電極導体板を固定し、 前記第１の電極導体板上に前記チップを、その一面にあ
る第１の電極が前記第１の電極導体板に接するように、
固定し、 前記チップの他面にある第２の電極と前記第２の電極導
体板との間のワイヤボンディングを行い、 前記ベース板を、前記折り曲げ線に沿って、前記第１お
よび第２の電極導体板が外側に来る方向に折り曲げ、該
折り曲げたベース板を重ね合わせ、 第１および第２の端子導体をそれぞれ前記第１および第
２の電極導体板に対して接続することを特徴とするパワ
ーデバイスの製造方法。 - 【請求項１２】前記第１および第２の端子導体を絶縁板
を介在して対向配置することを特徴とする請求項１１記
載のパワーデバイスの製造方法。 - 【請求項１３】前記折り曲げ線に平行な前記ベース板の
両側端部を前記チップの搭載面側に直角に折り曲げてお
き、前記ベース板の折り曲げ後に前記両側端部が１つの
平面を構成するようにし、該両側端部の平面を放熱板上
に当接させるように取り付けることを特徴とする請求項
１１または１２記載のパワーデバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9023134A JPH10209197A (ja) | 1997-01-22 | 1997-01-22 | パワーデバイスおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9023134A JPH10209197A (ja) | 1997-01-22 | 1997-01-22 | パワーデバイスおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209197A true JPH10209197A (ja) | 1998-08-07 |
Family
ID=12102075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9023134A Withdrawn JPH10209197A (ja) | 1997-01-22 | 1997-01-22 | パワーデバイスおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209197A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6870253B1 (en) | 2003-09-05 | 2005-03-22 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
-
1997
- 1997-01-22 JP JP9023134A patent/JPH10209197A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6870253B1 (en) | 2003-09-05 | 2005-03-22 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2202792B1 (en) | Semiconductor device | |
| JP3396566B2 (ja) | 半導体装置 | |
| US9202765B2 (en) | Semiconductor device | |
| JP2004047850A (ja) | パワー半導体装置 | |
| JP7393387B2 (ja) | 積層された端子を有する半導体デバイス | |
| JP2006222149A (ja) | 半導体モジュール | |
| US11469160B2 (en) | Power module with active elements and intermediate electrode that connects conductors | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| JP2003289130A (ja) | 半導体装置 | |
| JP6058353B2 (ja) | 半導体装置 | |
| US6747342B1 (en) | Flip-chip packaging | |
| US20230146272A1 (en) | Semiconductor apparatus | |
| JPH10209197A (ja) | パワーデバイスおよびその製造方法 | |
| JPH11251508A (ja) | 絶縁物封止型電子装置及びその製造方法 | |
| JPH08125116A (ja) | 電力用半導体装置 | |
| JP2004022968A (ja) | 半導体装置およびその製造方法 | |
| JP6226365B2 (ja) | 半導体装置 | |
| WO2023093562A1 (zh) | 功率模块和电器设备 | |
| JP7118204B1 (ja) | 半導体装置 | |
| CN211629106U (zh) | 一种功率模块上下桥芯片叠层布局结构以及功率模块 | |
| WO2021015050A1 (ja) | 電気回路装置 | |
| JPS5935001Y2 (ja) | 光双方向性サイリスタ | |
| JP3995618B2 (ja) | 半導体装置 | |
| JP3467605B2 (ja) | 箔フレームダイオードを用いた複合モジュール | |
| JP2024013924A (ja) | 半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040406 |