JPH10200386A - クロック検出装置及びクロック周波数弁別装置 - Google Patents

Abstract

(57)【要約】 【課題】 同期式通信おいて、入力クロックの検出及び
入力クロックの周波数の弁別を簡易な回路構成で実現す
ること。 【解決手段】 入力クロックｆｃを入力クロック分周部
１１ａで分周し、カウント部１４ａのリセットパルスと
する。また基準クロック発振部１２ａの基準クロックｆ
ｏ（ｆｏ＞ｆｃ）を基準クロック分周部１３ａで分周
し、カウント部１４ａのクロックパルスとする。カウン
ト部１４ａの計数結果は出力デコード部１５ａでデコー
ドされる。計数結果が一定値を越えれば入力クロックが
無しか、別の周波数のものと判定される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像、音声、デー
タ等の通信や放送等に使用する受信装置において、入力
クロックの有無の検出するクロック検出装置と、入力ク
ロックの周波数を弁別するクロック周波数弁別装置に関
するものである。

【０００２】

【従来の技術】データ通信等において、データを他の装
置又は自装置の回路から入力する場合、データと共にデ
ータに同期した入力クロックを受信することにより、デ
ータを正しく受信する同期方式のデータ転送方法があ
る。この方法では受信側の装置等で、入力クロックに基
づいてデータを処理するので、クロックがノイズ等で正
しく伝送されなかったり、又はデータのみが入力された
場合、受信側の装置等ではデータを正しく処理すること
ができない。特に変調器のように、入力されたデータを
基に変調処理を施して出力する装置では、クロックが入
力されないと無変調波を出力することになり、実効送信
電力が規定値が越えることから、電波法にも違反となる
恐れがある。そこで入力クロックの状態を検出するクロ
ック検出装置が必要となる。

【０００３】従来のクロック検出装置の一例を図５に簡
単に示す。クロック検出装置４０は積分回路部４１と電
圧感知部４２とを含んで構成される。まず入力クロック
を積分回路部４１で積分し、クロックの波形を平滑化す
る。電圧感知部４２は積分回路部４１で平滑化された信
号のレベルを検出する。もし、デューティー比５０％の
入力クロックが入力されていれば、平滑化された信号は
入力クロックのハイレベル（Ｈ）の電圧とローレベル
（Ｌ）の電圧の中間値を示す。この電圧レベルを電圧感
知部４２が検出することにより、入力クロックの有無を
検出する。

【０００４】また、同期式のデータ転送においては転送
レートが複数存在する、即ち入力クロックの周波数が複
数種類存在するので、転送レートに応じてデータを受信
又は送信する場合、クロックの周波数を知る必要があ
る。この場合、予めどの周波数のクロックが入力される
か知っておくか、又は入力クロックの周波数を測定する
必要がある。

【０００５】このような入力クロックの周波数を測定す
る従来のクロック周波数弁別装置５０の一例を図６に示
す。クロック周波数弁別装置５０は入力クロックカウン
ト部５１、ＣＰＵ５２、基準クロック発振部５３を含ん
で構成される。

【０００６】まず、入力クロックを入力クロックカウン
ト部５１で計数し、一定回数毎にＣＰＵ５２に対して計
数値と割り込み信号を発行する。一方、ＣＰＵ５２では
基準クロック発振部５３で生成された基準クロックで内
部カウンタをカウントアップしていく。ＣＰＵ５２では
入力クロックカウント部２１からの割り込み信号を認識
する度に、内部カウンタの値と入力クロックカウント部
５１の計数値を取り込む。ＣＰＵ５２では、既知の周波
数である基準クロックでカウントアップした内部カウン
タの計数値と、入力クロックカウント部５１の計数値
（増加分）を比較し、入力クロックの周波数を計算す
る。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
クロック検出装置４０では、入力クロックを積分するよ
うにしているため、同じ周波数のクロックでもデューテ
ィ比が５０％でないと、感知する電圧レベルが異なり、
入力クロックの有無を正しく検出できない場合があっ
た。

【０００８】また、入力クロックの電圧レベルが規定値
より低い場合、受信側の装置等では正しくクロックが受
信できないにも関わらず、デューティ比や、感知する電
圧レベルの設定により、正しくクロックが入力されてい
ると誤って認識することがあった。

【０００９】また複数の伝送レートのうち、どの伝送レ
ートかを認識するにはおおよその周波数の値がわかれば
よい。それにも係わらず従来のクロック周波数弁別装置
では計数値を把握するためＣＰＵを用いて信号を処理し
ていた。

【００１０】本発明は、このような従来の問題点に鑑み
てなされたものであって、入力クロックを分周したクロ
ックと、基準クロックを分周したクロックとを簡単な構
成のカウンタを用いて比較することより、入力クロック
のデューティ比に影響を受けないで入力クロックの有無
を正しく確認できるクロック検出装置を実現することを
第１の目的とする。

【００１１】また、入力クロックと基準クロックの周波
数を定量的に比較することにより、ＣＰＵを用いないで
入力クロックの周波数を計数し、データの転送レートを
弁別するクロック周波数弁別装置を実現することを第２
の目的とする。

【００１２】

【課題を解決するための手段】このような課題を達成す
るために本願の請求項１記載の発明は、入力クロックを
分周するクロック分周回路と、基準クロックを発振する
基準クロック発振回路と、前記基準クロックを分周する
基準クロック分周回路と、前記クロック分周回路の出力
する分周クロックと前記基準クロック分周回路の出力す
る分周基準クロックとを入力し、前記入力クロックの周
波数が所定範囲内か否かを判定する判定回路と、を具備
することを特徴とするものである。

【００１３】また本願の請求項２記載の発明は、入力ク
ロックを分周する第１のクロック分周回路、基準クロッ
クを発振する第１の基準クロック発振回路、前記基準ク
ロックを分周する第１の基準クロック分周回路、前記第
１のクロック分周回路の出力する分周クロックと前記第
１の基準クロック分周回路の出力する分周基準クロック
とを入力し、前記入力クロックの周波数が所定範囲内か
否かを判定する第１の判定回路を有する第１の入力クロ
ック検出部と、前記入力クロックの極性を反転する反転
回路、前記反転回路から出力された反転入力クロックを
分周する第２のクロック分周回路、基準クロックを発振
する第２の基準クロック発振回路、前記基準クロックを
分周する第２の基準クロック分周回路、前記第２のクロ
ック分周回路の出力する分周クロックと前記第２の基準
クロック分周回路の出力する分周基準クロックとを入力
し、前記反転入力クロックの周波数が所定範囲内か否か
を判定する第２の判定回路を有する第２の入力クロック
検出部と、前記第１の入力クロック検出部の検出結果と
前記第２の入力クロック検出部の検出結果とを入力し、
それらの論理和を演算する論理和部と、を具備すること
を特徴とするものである。

【００１４】また本願の請求項３記載の発明は、入力ク
ロックを分周するクロック分周回路と、基準クロックを
入力する基準クロック入力回路と、前記基準クロック入
力回路で得られた基準クロックを分周する基準クロック
分周回路と、前記クロック分周回路の出力する分周クロ
ックと前記基準クロック分周回路の出力する分周基準ク
ロックとを入力し、前記入力クロックの周波数が所定範
囲内か否かを判定する判定回路と、を具備することを特
徴とするものである。

【００１５】また本願の請求項４記載の発明は、入力ク
ロックを分周する第１のクロック分周回路、基準クロッ
クを入力する第１の基準クロック入力回路、前記基準ク
ロックを分周する第１の基準クロック分周回路、前記第
１のクロック分周回路の出力する分周クロックと前記第
１の基準クロック分周回路の出力する分周基準クロック
とを入力し、前記入力クロックの周波数が所定範囲内か
否かを判定する第１の判定回路を有する第１の入力クロ
ック検出部と、前記入力クロックの極性を反転する反転
回路、前記反転回路から出力された反転入力クロックを
分周する第２のクロック分周回路、基準クロックを入力
する第２の基準クロック入力回路、前記第２の基準クロ
ックを分周する第２の基準クロック分周回路、前記第２
のクロック分周回路の出力する分周クロックと前記第２
の基準クロック分周回路の出力する分周基準クロックと
を入力し、前記反転入力クロックの周波数が所定範囲内
か否かを判定する第２の判定回路を有する第２の入力ク
ロック検出部と、前記第１の入力クロック検出部の検出
結果と前記第２の入力クロック検出部の検出結果とを入
力し、それらの論理和を演算する論理和部と、を具備す
ることを特徴とするものである。

【００１６】また本願の請求項５記載の発明では、前記
基準クロック入力回路は、内部基準クロックを発振する
基準クロック発振回路と、外部から入力される外部基準
クロック、又は前記基準クロック発振回路の出力する内
部基準クロックのうち、一方の基準クロックを選択する
基準クロック選択回路とを有することを特徴とするもの
である。

【００１７】また本願の請求項６記載の発明は、入力ク
ロックを分周するクロック分周回路と、基準クロックを
発振する基準クロック発振回路と、前記基準クロックを
分周する基準クロック分周回路と、前記クロック分周回
路の出力する分周クロックと前記基準クロック分周回路
の出力する分周基準クロックとを入力し、前記分周クロ
ックに対する前記分周基準クロックの周波数の比により
前記入力クロックの周波数を検出する検出回路と、を具
備することを特徴とするものである。

【００１８】また本願の請求項７記載の発明は、入力ク
ロックを分周する第１のクロック分周回路、基準クロッ
クを発振する第１の基準クロック発振回路、前記基準ク
ロックを分周する第１の基準クロック分周回路、前記第
１のクロック分周回路の出力する分周クロックと前記第
１の基準クロック分周回路の出力する分周基準クロック
とを入力し、前記分周クロックに対する前記分周基準ク
ロックの周波数の比により前記入力クロックの一部のパ
ルス数を検出する第１の検出回路を有する第１の入力ク
ロック検出部と、前記入力クロックの極性を反転する反
転回路、前記反転回路から出力された反転入力クロック
を分周する第２のクロック分周回路、基準クロックを発
振する第２の基準クロック発振回路、前記基準クロック
を分周する第２の基準クロック分周回路、前記第２のク
ロック分周回路の出力する分周クロックと前記第２の基
準クロック分周回路の出力する分周基準クロックとを入
力し、前記分周クロックに対する前記分周基準クロック
の周波数の比により前記入力クロックの残りのパルス数
を検出する第２の検出回路を有する第２の入力クロック
検出部と、前記第１の入力クロック検出部の検出結果と
前記第２の入力クロック検出部の検出結果とを入力し、
それらの加算値を入力クロックの周波数として出力する
加算部と、を具備することを特徴とするものである。

【００１９】また本願の請求項８記載の発明は、入力ク
ロックを分周するクロック分周回路と、基準クロックを
入力する基準クロック入力回路と、前記基準クロック入
力回路で得られた基準クロックを分周する基準クロック
分周回路と、前記クロック分周回路の出力する分周クロ
ックと前記基準クロック分周回路の出力する分周基準ク
ロックとを入力し、前記分周クロックに対する前記分周
基準クロックの周波数の比により前記入力クロックの周
波数を検出する検出回路と、を具備することを特徴とす
るものである。

【００２０】また本願の請求項９記載の発明は、入力ク
ロックを分周する第１のクロック分周回路、基準クロッ
クを入力する第１の基準クロック入力回路、前記基準ク
ロックを分周する第１の基準クロック分周回路、前記第
１のクロック分周回路の出力する分周クロックと前記第
１の基準クロック分周回路の出力する分周基準クロック
とを入力し、前記分周クロックに対する前記分周基準ク
ロックの周波数の比により前記入力クロックのパルス幅
を検出する第１の検出回路を有する第１の入力クロック
検出部と、前記入力クロックの極性を反転する反転回
路、前記反転回路から出力された反転入力クロックを分
周する第２のクロック分周回路、基準クロックを入力す
る第２の基準クロック入力回路、前記第２の基準クロッ
クを分周する第２の基準クロック分周回路、前記第２の
クロック分周回路の出力する分周クロックと前記第２の
基準クロック分周回路の出力する分周基準クロックとを
入力し、前記分周クロックに対する前記分周基準クロッ
クの周波数の比により前記入力クロックの残りのパルス
数を検出する第２の検出回路を有する第２の入力クロッ
ク検出部と、前記第１の入力クロック検出部の検出結果
と前記第２の入力クロック検出部の検出結果とを入力
し、それらの加算値を入力クロックの周波数として出力
する加算部と、を具備することを特徴とするものであ
る。

【００２１】また本願の請求項１０記載の発明では、前
記基準クロック入力回路は、内部基準クロックを発振す
る基準クロック発振回路と、外部から入力される外部基
準クロック、又は前記基準クロック発振回路の出力する
内部基準クロックのうち、一方の基準クロックを選択す
る基準クロック選択回路とを有することを特徴とするも
のである。

【００２２】このような構成によれば、入力クロックの
デューティー比に関わらず、クロックの有無を確実に検
出することができる。また、入力クロックの電圧レベル
が規定値に達していない場合にも、入力クロックの有無
を判定することができる。更に、複数又は単一の転送デ
ータのクロック周波数の概略値を測定する場合、小規模
な回路で測定装置が実現できる。また入力されたデータ
がどの転送レートのデータであるかを容易に認識でき
る。

【００２３】

【発明の実施の形態】

（実施の形態１）本発明の第１の実施の形態におけるク
ロック検出装置とクロック周波数弁別装置とについて図
１と図２を参照しながら説明する。図１は本実施の形態
のクロック検出装置の構成を示すブロック図であ、図２
は本実施の形態のクロック周波数弁別装置の構成を示す
ブロック図である。クロック検出装置とクロック周波数
弁別装置との機能区分は、以下に説明するカウント部以
降の信号処理方法によって区別される。各装置を構成す
る入力クロック分周部からカウント部までのハードウェ
アは同一であるので、図１及び図２において同一部分は
同一の符号を付け、図１を中心に説明する。

【００２４】図１に示すように本実施の形態のクロック
検出装置は、２系統の入力クロック検出部１０ａ，１０
ｂと、論理和部１７とにより構成される。第１の入力ク
ロック検出部１０ａには、入力クロック分周部１１ａ、
基準クロック発振部１２ａ、基準クロック分周部１３
ａ、カウント部１４ａ、出力デコード部１５ａが設けら
れている。同様に第２の入力クロック検出部１０ｂに
は、入力クロック分周部１１ｂ、基準クロック発振部１
２ｂ、基準クロック分周部１３ｂ、カウント部１４ｂ、
出力デコード部１５ｂに加えて、反転回路１６が設けら
れている。

【００２５】入力ロック分周部１１ａは、入力クロック
ｆｃを１／ｎに分周して分周パルスｐｒを生成する回路
である。基準クロック発振部１２ａは入力クロックｆｃ
より高い周波数の基準クロックｆｏを生成する回路であ
る。基準クロック分周部１３ａは基準クロックｆｏを１
／ｍに分周してパルスｐｃを生成する回路である。カウ
ント部１４ａはリセット入力端Ｒとクロック入力端ＣＬ
を有するカウンタで、クロック入力端ＣＬにパルスｐｃ
を入力してその数を計数し、リセット入力端Ｒのパルス
ｐｒで計数値をリセットするものである。

【００２６】出力デコード部１５ａはカウント部１４ａ
の計数値をデコードする回路である。出力デコード部１
５ａは例えばデジタルコンパレータで構成され、カウン
ト部１４ａの計数値が所定範囲内か否かを判定する回路
である。特に計数値が所定数以上であれば入力クロック
ｆｃが入力クロック検出部１０ａに入力されないと判定
する。

【００２７】入力クロック検出部１０ｂにおいて、反転
回路１６は入力クロックｆｃの極性を反転する回路であ
り、その出力は入力クロック分周部１１ｂに与えられ
る。入力クロック検出部１０ｂ内の入力クロック分周部
１１ｂ、基準クロック発振部１２ｂ、基準クロック分周
部１３ｂ、カウント部１４ｂ、出力デコード部１５ｂの
機能は、夫々入力クロック検出部１０ａのものと同一で
ある。論理和部１７は出力デコード部１５ａのデコード
結果と出力デコード部１５ｂのデコード結果の論理和を
演算する回路である。ここでカウント部と出力デコード
部は、入力クロックの周波数が所定範囲内か否かを判定
する判定回路を構成している。

【００２８】次に図２に示すクロック周波数弁別装置に
ついて、図１と異なる部分を説明する。入力クロック検
出部１０ｃ内のカウント部１４ａの計数値は出力デコー
ド部１５ａと加算部１８に与えられる。また、入力クロ
ック検出部１０ｄ内のカウント部１４ｂの計数値は出力
デコード部１５ｂと加算部１８に与えられる。カウント
部１４ａ、１４ｂの計数値は、ＢＣＤ又は他の数値表現
形式のいずれでもよい。加算部１８はカウント部１４ａ
の出力する第１計数値とカウント部１４ｂの出力する第
２計数値とを加算する回路である。

【００２９】先ずクロック検出装置の動作について図１
を用いて説明する。一例として入力クロックｆｃの繰り
返し周波数を１ＭＨｚ、基準クロックｆｏの繰り返し周
波数を１０ＭＨｚとする。

【００３０】まず入力クロックｆｃは入力クロック分周
部１１ａに与えられる。ここでｎ＝２とすると、入力ク
ロック分周部１１ａから５００ＫＨｚのパルスｐｒが出
力される。またｍ＝１とすると、基準クロック発振部１
２ａで発振した基準クロックｆｏは分周されず、１０Ｍ
Ｈｚのパルスｐｃが基準クロック分周部１３ａから出力
される。そしてパルスｐｒはカウント部１４ａのリセッ
ト入力端子Ｒに与えられ、パルスｐｃはカウント部１４
ａのクロック入力端子ＣＬに与えられる。

【００３１】もし、入力クロックｆｃが予定通り１ＭＨ
ｚで入力されているならば、入力クロック分周部１１ａ
で１／２に分周したパルスｐｒにおいて、その電圧レベ
ルが＝１μｓのＬ期間が発生する。基準クロック分周部
１３ａの出力パルスｐｃの周波数は１０ＭＨｚであるの
で、１μｓという時間は基準クロック分周部１３ａの出
力の１０パルス分に相当する。カウント部１４ａのリセ
ット入力端ＲがＨレベルのとき有効であるとすれば、カ
ウント部１４ａのクロック入力端ＣＬに入力されるパル
スｐｃに対して、１０パルス毎にリセットが有効とな
る。即ち、このよな入力条件が満たされている限り、カ
ウント部１４ａの出力計数値は１０を越えることはな
い。

【００３２】もし、入力クロックｆｃが入力されなけれ
ば、カウント部１４ａはカウントアップを続け、計数値
は１０を越える。よって、出力デコード部１５ａでの比
較演算が「入力数≦１０」で真と設定されている場合、
カウント部１４ａの出力する計数値が１０を越えれば、
出力デコード部１５ａは入力クロックなしと判定する擬
の信号を出力する。これにより入力クロック検出部１０
ａだけで入力クロックの有無を検出できる。

【００３３】次に入力クロックｆｃが全く入力されなけ
れば、基準クロックｆｏの周波数に関係なく入力クロッ
ク分周部１１ａの出力がＨ又はＬレベルに保持され、カ
ウント部１４ａが常にリセットがかかった状態か、常時
カウントイネーブルの状態となる。カウントイネーブル
の場合、入力部にノイズが加わっただけでカウント部１
４ａの出力計数値が１以上になり、その時点で入力クロ
ックが入力されたと判断される。このように一方の入力
クロック検出部１０ａだけの構成では、入力クロックが
入力されなくても、クロックありと判断されてしまう恐
れがある。

【００３４】なお、入力クロックｆｃの周波数及び基準
クロックｆｏの周波数が、前記の仮定と異なる場合で
も、入力クロック分周部１１ａ及び基準クロック分周部
１３ａの分周比の設定、及び出力デコード部１５ａのデ
コード方法を変更することにより、入力クロックの有無
を検出することができる。しかし、入力クロックｆｃの
電圧値が規定値から外れている場合は、入力クロック分
周部１１ａが動作不可能となるので、結果的に入力クロ
ックなしと判断される恐れがある。

【００３５】次に、入力クロック分周部１１ａの分周比
が１／１の場合を考える。カウント部１４ａのリセット
入力端ＲがＨレベルで有効の場合、入力クロックｆｃの
波形において、Ｈレベルの期間がＬレベルの期間に比較
して十分長い場合では、カウント部１４ａの計数値は０
のままとなる。このため計数値が規定値（前記の仮定で
は１０）を越えないため、入力クロックｆｃが入力され
ていると誤って判断される恐れがある。

【００３６】このような不都合を防ぐために入力クロッ
ク検出部１０ａと同じ構成の入力クロック検出部１０ｂ
を設けている。この入力クロック検出部１０ｂでは、入
力クロックｆｃを反転回路１６を用いて反転し、もう一
つの入力クロック分周部１１ｂに入力する。出力デコー
ド部１５ｂにおいて入力クロックの有無を判定するため
の判定基準値を、出力デコード部１５ａの判定基準値と
同じに設定する。そして出力デコード部１５ａの出力値
と出力デコード部１５ｂの出力値の論理和をとる。

【００３７】このような二重構成にすることにより、入
力クロックｆｃが入力されている限りでは、カウント部
１５ａ及びカウント部１５ｂのいずれも入力クロックが
入力される毎にリセットがかかるので、入力クロック検
出部１０ａと入力クロック検出部１０ｂとが一体になっ
て入力クロックの有無を正確に検出することができる。

【００３８】入力クロックｆｃがない場合は、カウント
部１４ａかカウント部１４ｂのいずれかが所定範囲を越
えるので、入力クロック検出部１０ａか入力クロック検
出部１０ｂのいずれかが入力クロックが無いことを判定
できる。

【００３９】なお、基準クロック発振部１２ａと基準ク
ロック発振部１２ｂ、及び基準クロック分周部１３ａと
基準クロック分周部１３ｂは、基準クロックの周波数が
同一である限り、夫々共用可能である。

【００４０】また、入力クロックの周波数が基準クロッ
クの周波数より低い場合は、入力クロック分周部１１ａ
と入力クロック分周部１１ｂは省略可能となる場合があ
る。また、入力クロックの周波数が基準クロックの周波
数より高い場合は、基準クロック分周部１３ａと基準ク
ロック分周部１３ｂは省略可能となる場合がある。

【００４１】次に、図２を用いて入力クロックの周波数
を弁別するクロック周波数弁別装置の動作例を説明す
る。入力クロック分周部１１ａ、１１ｂの分周比１／ｎ
が１／２以下の場合は、入力クロック分周部１１ａ、１
１ｂで分周されたクロックは、一般的にはデューティ比
が０．５になる場合が多い。この場合は入力クロックの
周波数ｆｃを測定又は弁別するには、入力クロック検出
部１０ｃ又は１０ｄの一方だけを用いればよい。ここで
は第１の入力クロック検出部１０ｃを用いて動作を説明
する。

【００４２】入力クロックｆｃの周波数が１ＭＨｚ、２
ＭＨｚ、３ＭＨｚの３種類あり、基準クロックｆｏの周
波数が１０ＭＨｚとする。そして入力クロックが何ＭＨ
ｚのクロックであるかの検出を行うものとする。

【００４３】入力クロック分周部１１ａの分周比１／ｎ
を１／２とし、基準クロック分周部１３ａの分周比１／
ｍを１／１とする。入力クロックｆｃの周波数が１ＭＨ
ｚのときには、入力クロック分周部１１ａの出力パルス
ｐｒの周波数は５００ｋＨｚとなる。従ってパルスｐｒ
の電圧レベルが１μｓ毎にＨレベルとＬレベルに変化す
る。

【００４４】また入力クロックｆｃの周波数が２ＭＨｚ
のときには、パルスｐｒの周波数が１ＭＨｚとなり、パ
ルスｐｒの電圧レベルが０．５μｓ毎にＨレベルとＬレ
ベルに変化する。同様に入力クロックｆｃの周波数が３
ＭＨｚのときには、パルスｐｒの周波数が１．５ＭＨｚ
となり、パルスｐｒの電圧レベルが約０．３３μｓ毎に
ＨレベルとＬレベルに変化する。

【００４５】カウント部１４ａのリセット入力端ＲがＨ
レベルで有効である場合、入力クロックｆｃの周波数が
１ＭＨｚの場合は、最長で１μｓに１回リセットが有効
になる。また入力クロックｆｃの周波数が２ＭＨｚの場
合は、０．５μｓに１回リセットが有効になる。同様に
して、入力クロックｆｃの周波数が３ＭＨｚの場合は、
約０．３３μｓに１回リセットが有効になる。これら１
μｓ、０．５μｓ、０．３３μｓの値を、基準クロック
分周部１３ａから出力されるパルスｐｃ、即ちカウント
部１４ａのクロック入力端の１０ＭＨｚに換算すると、
夫々１０パルス、５パルス、３．３パルスに相当する。

【００４６】よって、出力デコード部１５ａにおいて、
デコード値が最大３であれば入力クロックｆｃの周波数
は３ＭＨｚ、最大５であれば入力クロックｆｃの周波数
は２ＭＨｚ、最大１０であれば入力クロックｆｃの周波
数は１ＭＨｚと判定できる。更に、出力デコード部１５
ａのデコード値が１０を越えた場合は、入力クロックは
無し、又は所定範囲外と判断できる。入力クロックｆｃ
の種類が多い場合は、出力デコーダ部１５ａでのデコー
ドする値の種類を増加させれば、同様の弁別機能が得ら
れる。

【００４７】次に入力クロック分周部１１ａ、１１ｂの
分周比１／ｎが夫々１／１（入力クロックが素通りす
る）の場合を考える。入力クロックｆｃの周期をＴｃと
し、入力クロックｆｃのＬレベル期間がＴｃｌ、Ｈレベ
ル期間がＴｃｈとし、分周された基準クロックの周波数
をｆｏｍとすると、第１計数値の値はＴｃｌ＊ｆｏｍと
なり、第２計数値の値はＴｃｈ＊ｆｏｍとなる。従って
加算部１８の出力Ｆは、Ｔｃｌ＊ｆｏｍ＋Ｔｃｈ＊ｆｏ
ｍ＝Ｔｃ＊ｆｏｍ＝ｆｏｍ／ｆｃとなる。ｆｏｍの値は
既知であるので、Ｆの値が判れば入力クロックの周波数
ｆｃが計測できる。

【００４８】また、各入力クロックｆｃの周波数差が小
さい場合、即ち高精度な測定が必要な場合は、入力クロ
ック分周部１１ａの分周比１／ｎの値を小さくすること
により、高精度な周波数測定が可能となる。また、ま
た、入力クロックｆｃと基準クロックｆｏの周波数の比
率が整数倍でない場合は、入力クロック分周部１１ａと
基準クロック分周部１３ａの各分周比の設定を調整する
ことにより、同等の効果が得られる。

【００４９】（実施の形態２）次に本発明の第２の実施
の形態におけるクロック検出装置とクロック周波数弁別
装置とについて図３及び図４を参照しながら説明する。
図３は本実施の形態のクロック検出装置の構成を示すブ
ロック図であり、図４は本実施の形態のクロック周波数
弁別装置の構成を示すブロック図である。クロック検出
装置とクロック周波数弁別装置との機能区分は、第１の
実施の形態の場合と同様にカウント部以降の信号処理方
法によって区別される。各装置を構成する入力クロック
分周部からカウント部までのハードウェアは同一である
ので、図３及び図４において同一部分は同一の符号を付
け、図３を中心に説明する。

【００５０】図３のクロック検出装置は、図１に示すも
のと同様にして、第１の入力クロック検出部２０ａ、第
２の入力クロック検出部２０ｂと、論理和部２８とによ
り構成される。入力クロック検出部２０ａには、入力ク
ロック分周部２１ａ、基準クロック発振部２２ａ、基準
クロック分周部２３ａ、カウント部２４ａ、出力デコー
ド部２５ａに加えて、基準クロック選択部２６ａが設け
られている。基準クロック選択部２６ａは外部クロック
ｆｅ又は基準クロック発振部２２ａの基準クロックｆｏ
のいずれかを選択して基準クロック分周部２３ａに与え
る回路である。

【００５１】同様に入力クロック検出部２０ｂには、入
力クロック分周部２１ｂ、基準クロック発振部２２ｂ、
基準クロック選択部２６ｂ、基準クロック分周部２３
ｂ、カウント部２４ｂ、出力デコード部２５ｂに加え
て、反転回路２７が設けられている。論理和部２８は出
力デコード部２０ａのデコード結果と出力デコード部２
０ｂのデコード結果の論理和を演算する回路である。以
上の構成要素において、第１の実施の形態と同一名称の
ブロックは、図１に示すものと同一の機能を有するもの
とし、それらの説明は省略する。

【００５２】入力クロック検出部において、内部に基準
クロックをもたない場合は、図示しない基準クロック入
力回路を介して外部から入力された基準クロックを用い
ることにより、内部に基準クロックを持った場合と同等
の効果が得られる。本実施の形態のクロック検出装置で
は、図３に示すように第１の基準クロック入力回路とし
て、基準クロック発振部２２ａ、基準クロック分周部２
３ａ、基準クロック選択部２６ａを設ける。また、第２
の基準クロック入力回路として、基準クロック発振部２
２ｂ、基準クロック分周部２３ｂ、基準クロック選択部
２６ｂを設ける。そして本装置の用途や入力クロックの
周波数に応じて内部の基準クロックを用いるか、外部の
基準クロックを用いるかを選択できる機能を持たせたも
のである。

【００５３】次に図４に示すクロック周波数弁別装置に
ついて、図３と異なる部分を説明する。入力クロック検
出部２０ｃ内のカウント部２４ａの計数値は出力デコー
ド部２５ａと加算部２９に与えられる。また、入力クロ
ック検出部２０ｄ内のカウント部２４ｂの計数値は出力
デコード部２５ｂと加算部２９に与えられる。加算部２
９はカウント部２４ａの出力する第１計数値とカウント
部２４ｂの出力する第２計数値とを加算する回路であ
る。ここでカウント部２４ａ、出力デコード部２５ａ
は、入力クロックの周波数を検出する第１の検出回路を
構成している。同様にカウント部２４ｂ、出力デコード
部２５ｂは、反転入力クロックの周波数を検出する第２
の検出回路を構成している。

【００５４】図３に示すクロック検出装置において、入
力クロック検出部２０ａで言えば、基準クロック選択部
２６ａは、基準クロックとして外部クロックｆｅか、又
は基準クロック発振部２２ａの出力する基準クロックｆ
ｏかを選択する。こうすると入力クロックが複数種類存
在しても、予想される入力クロッの周波数ｆｃの値に応
じて入力クロック分周部２１ａ，２１ｂの分周比、基準
クロック分周部２３ａ，２３ｂの分周比を夫々変えるこ
とにより、同一範囲の計数値の弁別能力を持つ出力デコ
ード部２５ａ，２５ｂを用いて、入力クロックの有無を
検出することができる。その他の動作は第１の実施の形
態と同様であるのでクロック検出装置としての動作説明
は省略する。

【００５５】図４に示すクロック周波数弁別装置におい
て、入力クロックｆｃの周期をＴｃとし、入力クロック
分周部２１ａ、２１ｂの分周比１／ｎの場合の動作を考
える。入力クロック分周部２１ａ、２１ｂの分周比１／
ｎが１／２以下の場合、入力クロック検出部２０ｃのみ
で周波数が測定できる。入力クロック分周部２１ａ、２
１ｂの分周比１／ｎが１／１の場合、入力クロック検出
部２０ｃと入力クロック検出部２０ｃの両方を用いて測
定すると入力クロックのデューティ比に左右されない。

【００５６】入力クロック分周部２１ａ、２１ｂの分周
比を１／ｎとすると、入力クロックｆｃは入力クロック
分周部２１ａ、２１ｂで分周され、その周波数はｆｃ／
ｎとなる。分周された基準クロックの周波数をｆｏｍと
すると、第１計数値の値は（Ｔｃ／２ｎ）＊ｆｏｍとな
り、第２計数値の値も（Ｔｃ／２ｎ）＊ｆｏｍとなる。
従って加算部２９の出力Ｆは、（Ｔｃ／ｎ）＊ｆｏｍ＝
ｆｏｍ／ｎｆｃとなる。ｆｏｍの値とｎの値は既知であ
るので、Ｆの値が判れば入力クロックの周波数ｆｃが計
測できる。

【００５７】

【発明の効果】以上のように本発明によれば、入力クロ
ックの有無を簡単な構成のデジタル回路でデューティ比
に関係なく検出することができるので、クロック検出回
路を安価に且つ小型化できる効果がある。また、異なる
周波数の入力クロックが存在する場合、どの周波数のク
ロックが入力されたかを簡単なデジタル回路で確実に測
定することが可能である。更に、入力クロックや基準ク
ロックの分周比及び周波数の設定数を変更することによ
り、測定の精度や測定可能なクロックの数も自由に設定
可能となる。

【００５８】またその際の変更も普及しているロジック
回路の組み合わせ、追加、削除のみで可能となるので、
仕様の変更も容易に行うことができる。またデジタル回
路のみで構成されるので、入力クロックの電圧が規定値
以外の場合、クロックなしと容易に判断できる効果があ
る。以上のようなクロック検出装置及びクロック周波数
弁別装置を用いることにより、同期式のデータ通信装置
が安価に実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態におけるクロック検
出装置の構成を示すブロック図である。

【図２】本発明の第１の実施の形態におけるクロック周
波数弁別装置の構成を示すブロック図である。

【図３】本発明の第２の実施の形態におけるクロック検
出装置の構成を示すブロック図である。

【図４】本発明の第２の実施の形態におけるクロック周
波数弁別装置の構成を示すブロック図である。

【図５】従来のクロック検出装置の構成例を示すブロッ
ク図である。

【図６】従来のクロック周波数測定回路の構成例を示す
ブロック図である。

【符号の説明】

１０ａ，１０ｂ，１０ｃ，１０ｄ，２０ａ，２０ｂ，２
０ｃ，２０ｄ 入力クロック検出部 １１ａ，１１ｂ，２１ａ，２１ｂ 入力クロック分周部 １２ａ，１２ｂ，２２ａ，２２ｂ 基準クロック発振部 １３ａ，１３ｂ，２３ａ，２３ｂ 基準クロック分周部 １４ａ，１４ｂ，２４ａ，２４ｂ カウント部 １５ａ，１５ｂ，２５ａ，２５ｂ 出力デコード部 １６，２７ 反転回路 １７，２８ 論理和部 １８，２９ 加算部 ２６ａ，２６ｂ 基準クロック選択部

Claims (10)

【特許請求の範囲】
1. 【請求項１】 入力クロックを分周するクロック分周回
   路と、 基準クロックを発振する基準クロック発振回路と、 前記基準クロックを分周する基準クロック分周回路と、 前記クロック分周回路の出力する分周クロックと前記基
   準クロック分周回路の出力する分周基準クロックとを入
   力し、前記入力クロックの周波数が所定範囲内か否かを
   判定する判定回路と、を具備することを特徴とするクロ
   ック検出装置。
2. 【請求項２】 入力クロックを分周する第１のクロック
   分周回路、基準クロックを発振する第１の基準クロック
   発振回路、前記基準クロックを分周する第１の基準クロ
   ック分周回路、前記第１のクロック分周回路の出力する
   分周クロックと前記第１の基準クロック分周回路の出力
   する分周基準クロックとを入力し、前記入力クロックの
   周波数が所定範囲内か否かを判定する第１の判定回路を
   有する第１の入力クロック検出部と、 前記入力クロックの極性を反転する反転回路、前記反転
   回路から出力された反転入力クロックを分周する第２の
   クロック分周回路、基準クロックを発振する第２の基準
   クロック発振回路、前記基準クロックを分周する第２の
   基準クロック分周回路、前記第２のクロック分周回路の
   出力する分周クロックと前記第２の基準クロック分周回
   路の出力する分周基準クロックとを入力し、前記反転入
   力クロックの周波数が所定範囲内か否かを判定する第２
   の判定回路を有する第２の入力クロック検出部と、 前記第１の入力クロック検出部の検出結果と前記第２の
   入力クロック検出部の検出結果とを入力し、それらの論
   理和を演算する論理和部と、を具備することを特徴とす
   るクロック検出装置。
3. 【請求項３】 入力クロックを分周するクロック分周回
   路と、 基準クロックを入力する基準クロック入力回路と、 前記基準クロック入力回路で得られた基準クロックを分
   周する基準クロック分周回路と、 前記クロック分周回路の出力する分周クロックと前記基
   準クロック分周回路の出力する分周基準クロックとを入
   力し、前記入力クロックの周波数が所定範囲内か否かを
   判定する判定回路と、を具備することを特徴とするクロ
   ック検出装置。
4. 【請求項４】 入力クロックを分周する第１のクロック
   分周回路、基準クロックを入力する第１の基準クロック
   入力回路、前記基準クロックを分周する第１の基準クロ
   ック分周回路、前記第１のクロック分周回路の出力する
   分周クロックと前記第１の基準クロック分周回路の出力
   する分周基準クロックとを入力し、前記入力クロックの
   周波数が所定範囲内か否かを判定する第１の判定回路を
   有する第１の入力クロック検出部と、 前記入力クロックの極性を反転する反転回路、前記反転
   回路から出力された反転入力クロックを分周する第２の
   クロック分周回路、基準クロックを入力する第２の基準
   クロック入力回路、前記第２の基準クロックを分周する
   第２の基準クロック分周回路、前記第２のクロック分周
   回路の出力する分周クロックと前記第２の基準クロック
   分周回路の出力する分周基準クロックとを入力し、前記
   反転入力クロックの周波数が所定範囲内か否かを判定す
   る第２の判定回路を有する第２の入力クロック検出部
   と、 前記第１の入力クロック検出部の検出結果と前記第２の
   入力クロック検出部の検出結果とを入力し、それらの論
   理和を演算する論理和部と、を具備することを特徴とす
   るクロック検出装置。
5. 【請求項５】 前記基準クロック入力回路は、 内部基準クロックを発振する基準クロック発振回路と、 外部から入力される外部基準クロック、又は前記基準ク
   ロック発振回路の出力する内部基準クロックのうち、一
   方の基準クロックを選択する基準クロック選択回路とを
   有するものであることを特徴とする請求項３又は４記載
   のクロック検出装置。
6. 【請求項６】 入力クロックを分周するクロック分周回
   路と、 基準クロックを発振する基準クロック発振回路と、 前記基準クロックを分周する基準クロック分周回路と、 前記クロック分周回路の出力する分周クロックと前記基
   準クロック分周回路の出力する分周基準クロックとを入
   力し、前記分周クロックに対する前記分周基準クロック
   の周波数の比により前記入力クロックの周波数を検出す
   る検出回路と、を具備することを特徴とするクロック周
   波数弁別装置。
7. 【請求項７】 入力クロックを分周する第１のクロック
   分周回路、基準クロックを発振する第１の基準クロック
   発振回路、前記基準クロックを分周する第１の基準クロ
   ック分周回路、前記第１のクロック分周回路の出力する
   分周クロックと前記第１の基準クロック分周回路の出力
   する分周基準クロックとを入力し、前記分周クロックに
   対する前記分周基準クロックの周波数の比により前記入
   力クロックの一部のパルス数を検出する第１の検出回路
   を有する第１の入力クロック検出部と、 前記入力クロックの極性を反転する反転回路、前記反転
   回路から出力された反転入力クロックを分周する第２の
   クロック分周回路、基準クロックを発振する第２の基準
   クロック発振回路、前記基準クロックを分周する第２の
   基準クロック分周回路、前記第２のクロック分周回路の
   出力する分周クロックと前記第２の基準クロック分周回
   路の出力する分周基準クロックとを入力し、前記分周ク
   ロックに対する前記分周基準クロックの周波数の比によ
   り前記入力クロックの残りのパルス数を検出する第２の
   検出回路を有する第２の入力クロック検出部と、 前記第１の入力クロック検出部の検出結果と前記第２の
   入力クロック検出部の検出結果とを入力し、それらの加
   算値を入力クロックの周波数として出力する加算部と、
   を具備することを特徴とするクロック周波数弁別装置。
8. 【請求項８】 入力クロックを分周するクロック分周回
   路と、 基準クロックを入力する基準クロック入力回路と、 前記基準クロック入力回路で得られた基準クロックを分
   周する基準クロック分周回路と、 前記クロック分周回路の出力する分周クロックと前記基
   準クロック分周回路の出力する分周基準クロックとを入
   力し、前記分周クロックに対する前記分周基準クロック
   の周波数の比により前記入力クロックの周波数を検出す
   る検出回路と、を具備することを特徴とするクロック周
   波数弁別装置。
9. 【請求項９】 入力クロックを分周する第１のクロック
   分周回路、基準クロックを入力する第１の基準クロック
   入力回路、前記基準クロックを分周する第１の基準クロ
   ック分周回路、前記第１のクロック分周回路の出力する
   分周クロックと前記第１の基準クロック分周回路の出力
   する分周基準クロックとを入力し、前記分周クロックに
   対する前記分周基準クロックの周波数の比により前記入
   力クロックの一部のパルス数を検出する第１の検出回路
   を有する第１の入力クロック検出部と、 前記入力クロックの極性を反転する反転回路、前記反転
   回路から出力された反転入力クロックを分周する第２の
   クロック分周回路、基準クロックを入力する第２の基準
   クロック入力回路、前記第２の基準クロックを分周する
   第２の基準クロック分周回路、前記第２のクロック分周
   回路の出力する分周クロックと前記第２の基準クロック
   分周回路の出力する分周基準クロックとを入力し、前記
   分周クロックに対する前記分周基準クロックの周波数の
   比により前記入力クロックの残りのパルス数を検出する
   第２の検出回路を有する第２の入力クロック検出部と、
   前記第１の入力クロック検出部の検出結果と前記第２の
   入力クロック検出部の検出結果とを入力し、それらの加
   算値をクロックの周波数として出力する加算部と、を具
   備することを特徴とするクロック周波数弁別装置。
10. 【請求項１０】 前記基準クロック入力回路は、 内部基準クロックを発振する基準クロック発振回路と、 外部から入力される外部基準クロック、又は前記基準ク
    ロック発振回路の出力する内部基準クロックのうち、一
    方の基準クロックを選択する基準クロック選択回路とを
    有するものであることを特徴とする請求項８又は９記載
    のクロック周波数弁別装置。