JP3185689B2 - 周波数判別器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は周波数判別器に係
り、特に外部から入力されるクロックの周波数が所定範
囲内にあるか否かを自動的に判定する周波数判別器に関
する。

【０００２】

【従来の技術】外部から入力されるクロックの周波数
を、内部のクロックでカウントして判別をする周波数判
別器が従来より知られている（特開昭５７−３７２７１
号、特開昭６３−１６８５７４号、特開平１−１３０２
１３号、特開平４−２８８５９１号各公報）。

【０００３】このうち、特開昭５７−３７２７１号公報
記載の周波数判別器は、図３に示すように、既知の２つ
のクロックの周期から、入力クロックの１周期を検出し
て自動判別を実現する構成とされている。同図におい
て、周波数ｆ１又はｆ２の入力信号はフリップフロップ
Ｆ３０１、３０９及び３１０に供給されてこれをセット
する。フリップフロップＦ３０１がセットされると、フ
リップフロップ３０２がセットされ、カウンタ３０３が
カウント動作を開始する。カウンタ３０３の動作開始か
ら［（１／ｆ１）−｛（ｆ１−ｆ２）／２ｆ１ｆ２｝］
時間後、カウンタ３０３の動作が終了し、フリップフロ
ップ３０４がセットされ、フリップフロップ３０２、３
０９及び３１０がリセットされる。

【０００４】フリップフロップ３０４のセットにより、
カウンタ３０５が動作を開始し、（ｆ１−ｆ２）／ｆ１
ｆ２時間後にカウンタ３０５がタイムアップし、フリッ
プフロップ３０６がセットされ、フリップフロップ３０
４及び３１０をリセットする。フリップフロップ３０６
のセットにより、カウンタ３０７が動作を開始し、（ｆ
１−ｆ２）／ｆ１ｆ２時間後にカウンタ３０７がタイム
アップし、フリップフロップ３０８がセットし、これに
よりフリップフロップ３０６及び３０１をリセットす
る。

【０００５】ここで、フリップフロップ３１１及び３１
２のうちフリップフロップ３１１のみがセットされてい
る場合は、出力Ｏ₁ が周波数ｆ１の判別信号として得ら
れ、フリップフロップ３１２のみがセットされている場
合は、出力Ｏ₂ が周波数ｆ２の判別信号として得られ
る。

【０００６】また、特開昭６３−１６８５７４号公報記
載の周波数判別器は、図４に示すように、カウンタ４０
３及び４０４の計２つを有し、常時どちらかのカウンタ
がカウントアップして、カウンタの値をＣＰＵ４０５が
待ち時間０で自動判別を実現する構成とされている。す
なわち、入力周波数は分周器４０１により分周され、カ
ウンタ４０３及び４０４を半周期毎に交互にリセット
し、かつ、発振器４０２の出力信号をカウンタ４０３及
び４０４の一方に入力してカウントさせる。ＣＰＵ４０
５はカウンタ４０３及び４０４のうち非計数側のカウン
タに保持されているカウント値を取り込み、分周器４０
１の分周比と発振器４０２の出力発振周波数との積を上
記カウント値で除算することにより、入力周波数を算出
する。

【０００７】特開平１−１３０２１３号公報記載の周波
数判別器は、図５に示すように、カウンタ５０２及び５
０３の計２つを有し、片方のカウンタのＭＳＢが”１”
の間だけ、もう片方のカウンタでカウントして外部入力
クロック５１１の大小判定を実現している。すなわち、
外部入力クロック５１１をカウントするカウンタ５０３
のＭＳＢ出力を、フリップフロップ（ＦＦ）５０７を通
過させることで内部クロックに同期させ、その出力信号
をカウントアップイネーブル信号としてカウンタ５０２
に供給して、クロック内部生成器５０１から出力される
１２５ｎｓの内部クロックをカウントさせる。

【０００８】ＡＮＤゲート５０４は、カウントアップイ
ネーブル信号が”０”で、カウンタ５０２のＭＳＢが”
０”のときに出力信号を”１”とする。フリップフロッ
プ５０６はカウントアップイネーブル信号が”０”で内
部クロックが”１”のときのゲート回路５０５の出力で
ＡＮＤゲート５０４の出力信号を保持するフリップフロ
ップで、外部入力クロック５１１の周期が１００ｎｓの
ときは出力信号５１２が”１”となり、外部入力クロッ
ク５１１の周期が１５０ｎｓのときは出力信号５１２
が”０”となる。

【０００９】また、特開平２−２７８１６４号公報記載
の周波数判別器は、図６に示すように、周波数下限設定
器６０６、周波数上限設定器６０７、スピーカ６０１、
入力パルス６１２を計数するカウンタ６０２、割り込み
クロック発生回路６０４、ＣＰＵ６０８、ＣＰＵ６０８
の処理ロジックを格納しているリード・オンリ・メモリ
（ＲＯＭ）６０９とランダム・アクセス・メモリ（ＲＡ
Ｍ）６１０、入出力ポート６０３、カウンタ６０２のカ
ウント値や判定結果の計測データをデータ表にプリント
アウトするプリンタ６１１及び周波数表示部６０５から
構成されている。

【００１０】この従来の周波数判別器では、周波数下限
設定器６０６と周波数上限設定器６０７により周波数の
下限と上限を設定した後、カウンタ６０２でカウントし
た入力パルス６１２のカウント値をＣＰＵ６０８で自動
判別して設定範囲内にあるかどうかの判定を実現してい
る。

【００１１】更に、特開平４−２８８５９１号公報記載
の周波数判別器は、図７に示すように、２つのアップダ
ウンカウンタ７０１及び７０２を設け、それぞれのクロ
ック端子ＣＫにはクロック信号７１２を入力し、ロード
端子ＬＤには水平同期信号７１３を入力し、カウンタ７
０１のリップルクロック端子ＲＣをカウンタ７０２のイ
ネーブル端子ＥＡに接続し、初期値の設定手段７０３、
７０４をカウンタ７０１、７０２のデータ入力端子に接
続し、カウンタ７０２の最小値端子ＭＩＮから周波数判
別信号７１４を出力する構成である。

【００１２】この従来の周波数判別器では、それぞれ４
ビットのカウンタ７０１と７０２により全体として８ビ
ットのダウンカウンタを構成しており、設定手段７０３
及び７０４で設定された初期値とクロック信号７１２の
積の値がカウンタ７０１及び７０２の計数値が０になる
までの時間Ｔ₀となり、水平同期信号７１３の周期Ｔ_Hが
時間Ｔ₀より短いときはカウンタ７０１及び７０２の計
数値が０になる前に初期値がロードされ、最小値端子Ｍ
ＩＮの出力信号７１４は低電位のままであるのに対し、
水平同期信号７１３の周期Ｔ_Hが時間Ｔ₀より長いときは
最小値端子ＭＩＮの出力信号７１４は高電位になる。

【００１３】

【発明が解決しようとする課題】しかるに、図３に示し
た従来の周波数判別器では、全く未知の周波数のクロッ
クが入力された場合には周波数判別ができない。また、
図４及び図５に示した各従来の周波数判別器では、カウ
ンタを２つ要するためにハードウェア量が増大する。ま
た、図６に示した従来の周波数判別器では、周波数判別
自体にＣＰＵ６０８を必要とするため莫大なハードウェ
ア量を必要とする。更に、図７に示した従来の周波数判
別器は、固定ビットのカウンタを用意すればよいが、入
力されるクロックの周波数が大きいときでも、最低限そ
の１周期分のカウントが必要になってしまう。

【００１４】従って、入力クロックの周波数ｒが、内部
クロックの周波数ｔに対してかなり大きい（ｒ≫ｔ）場
合において、これを判別するためには、ｔを以てｒをカ
ウントできるだけのビット数を持つカウンタを用意しな
ければならず、ハードウェア量の増大を招くという問題
がある。また、入力クロックの１周期をカウントし終え
るまでには判定に至らず、判定するまで時間がかかると
いう問題がある。

【００１５】本発明は以上の点に鑑みなされたもので、
入力クロックの周波数によらず、固定ビットのカウンタ
で構成することにより、ハードウェア量を削減して、あ
る一定時間を以て周波数を自動的に判別し得る周波数判
別器を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明は上記の目的を達
成するため、周波数を判別すべき入力信号の前縁でトリ
ガされてスタート信号を発生するトリガ発生器と、所定
周波数よりも低い周波数の第１の信号の半周期よりも短
く、かつ、所定周波数よりも高い周波数の第２の信号の
半周期よりも長い設定時間、スタート信号入力時点から
第２の信号の周波数よりも十分に高い既知の周波数の内
部クロックを計数するカウンタと、カウンタの設定時間
の計数期間終了時点で入力信号のレベル変化の有無を検
出し、レベル変化があるときは設定時間に関連した所定
周波数よりも入力信号が高周波数であり、レベル変化が
ないときは該所定周波数よりも入力信号が低周波数であ
ると判別する判別手段とを有する構成としたものであ
る。

【００１７】本発明では、第１の信号の半周期よりも短
いカウンタの設定時間の計数期間終了時点で入力信号の
レベル変化の有無を検出して、入力信号の周波数が所定
周波数よりも高いか低いかを判別するようにしているた
め、入力信号周波数が第１の信号の周波数よりもいくら
低くても（周期が長くても）カウンタのビット数は、そ
の入力信号の一周期分を計数するのに必要なビット数よ
りも小さなある一定のビット数のものを使用できる。

【００１８】また、本発明は上記の目的を達成するた
め、更に判別手段を、カウンタの設定時間の計数期間中
に入力信号のレベル変化の有無を検出し、レベル変化が
あるときは設定時間の計数終了時点でのレベル変化の検
出結果に関係なく、設定時間に関連した所定周波数より
も入力信号が高周波数であると判別する構成としたもの
である。

【００１９】この発明では、カウンタの設定時間の計数
期間終了時点で入力信号のレベル変化がなくても、入力
信号の周波数が所定の周波数よりも高いことを検出する
ことができる。

【００２０】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になる周波数判別
器の一実施の形態のブロック図を示す。同図において、
本実施の形態は、判別されるべき入力クロック１１１と
それをカウントするための内部クロック１１２が入力さ
れるカウント開始トリガ発生器１０１と、カウント開始
トリガ発生器１０１の出力信号により内部クロック１１
２のカウントを開始するカウンタ１０２と、カウンタ１
０２がカウント開始してから終了するまでに入力クロッ
ク１１１のレベルが変化するか否かを検出するレベル変
化検出器１０３と、入力クロック１１１が設定された周
波数よりも大きいか小さいかを判定する判別器１０４と
から構成されている。

【００２１】次に、この実施の形態の動作について説明
する。カウント開始トリガ発生器１０１は、入力クロッ
ク１１１の前縁（例えば立ち上がりエッジ）入力毎に、
カウンタ１０２でのカウントを開始するためのスタート
信号１１４を発生する。カウンタ１０２は、このスター
ト信号１１４を受けて、内部クロック１１２のカウント
を開始し、予め定められたビット数までカウントし（換
言すると、予め定められたビット数の値がオール”１”
になるまでカウントし）、そのカウントが終了した時点
でエンド信号１１５を出力する。レベル変化検出器１０
３は、スタート信号１１４が入力されてからエンド信号
１１５を受け取るまでの時間、入力クロック１１１のレ
ベル変化の有無を監視し、レベル変化検出信号１１３を
出力する。

【００２２】判別器１０４はこのレベル変化検出信号１
１３にてレベルの変化の無いことを確認した上で、エン
ド信号１１５が到来した時点での入力クロック１１１の
レベルを判別して、そのレベルがハイレベルであれば、
所定の周波数よりも大きい周波数（低周波数）であると
判別し、また、ローレベルならば所定の周波数よりも小
さい周波数（高周波数）であることを示す判別信号を出
力する。

【００２３】この判別器１０４による判別動作につい
て、図２のタイミングチャートを併せ参照して更に詳細
に説明する。カウンタ１０２で計測される時間Ｔは、上
記所定の周波数に関連したしきい値に相当し、カウンタ
１０２が内部クロックをオール”０”からオール”１”
になるまでカウントする予め定めたビット数をＮビッ
ト、内部クロック１１２の周期をｔとすると、次式で表
される。

【００２４】Ｔ＝２^N×ｔ ここで、上式中、内部クロック１１２の周期ｔは入力ク
ロック１１１の想定される最も短い周期よりも十分に短
い既知の周期（十分に高い既知の周波数）である。ま
た、上記の計測設定時間（しきい値）Ｔは、図２（Ａ）
に示す半周期がＴ１である周期の長い（低周波数の）入
力クロックＡと、同図（Ｂ）に示す半周期がＴ２である
周期の短い（高周波数の）入力クロックＢとを想定した
とき、Ｔ１よりも短く、かつ、Ｔ２よりも長い時間に設
定される。

【００２５】 これにより、判別器１０４はスタート信
号１１４が発生してから（入力クロック１１１がハイレ
ベルになってから）時間Ｔが経過してカウンタ１０２か
らエンド信号が入力された時点で（すなわち、カウンタ
１０２が設定時間Ｔだけ内部クロック１１２の計数を終
了した時点で）、入力クロック１１１にレベル変化があ
るかどうか判別すると、入力クロック１１１が図２
（Ｂ）に示す入力クロックＢではローレベルであるた
め、判別器１０４はＴ２＜Ｔ、すなわち、しきい値Ｔよ
りもその半周期が短い高周波数の入力クロックであると
判別する。

【００２６】一方、入力クロック１１１が図２（Ａ）に
示す入力クロックＡであるときは、エンド信号１１５入
力時点ではハイレベルであり、判別器１０４はＴ１＞
Ｔ、すなわち、しきい値Ｔよりもその半周期が長い低周
波数の入力クロックである判別する。

【００２７】ここで、判別器１０４は入力クロック１１
１が上記のエンド信号１１５入力時点でローレベルであ
るときは、レベル変化があるのでしきい値Ｔに関連した
所定周波数よりも高周波数であると判別できるが、ハイ
レベルであるときは必ずしも所定周波数よりも低周波数
であると判別できない。すなわち、Ｔ２がＴ／２よりも
小さなＴ２≪Ｔの場合には、しきい値Ｔ内で入力クロッ
ク１１１がローレベルに変化した後、しきい値Ｔの時点
で再びハイレベルに変化している場合があるからであ
る。

【００２８】そこで、判別器１０４はレベル変化検出器
１０３から入力されるレベル変化検出信号１１３によ
り、しきい値Ｔの期間一度もレベル変化がないと確認し
たときは、エンド信号１１５入力時点で所定周波数より
も低周波数であると判別し、他方、Ｔ２≪Ｔの場合に
は、レベル変化検出器１０３からレベル変化のあること
を示すレベル変化検出信号１１３が入力されるので、ス
タート信号１１４が発生してから時間Ｔが経過した時点
で入力クロックがハイレベルかローレベルかにかかわら
ず、しきい値Ｔよりもその半周期が短い高周波数の入力
クロックであると判別する。

【００２９】なお、本発明は上記の実施の形態に限定さ
れるものではなく、例えば判別する周波数の信号は外部
クロック以外の同期信号その他の信号にも適用できるも
のである。

【００３０】

【発明の効果】以上説明したように、本発明によれば、
入力信号周波数が第１の信号の周波数よりもいくら低く
ても（周期が長くても）カウンタのビット数は、その入
力信号の一周期分を計数するのに必要なビット数よりも
小さなある一定のビット数のものを使用できるため、一
周期分の期間クロックを計数する必要がある従来の周波
数判別器に比べてハードウェア量を削減でき、しかも、
一周期分の時間待たずに周波数判別結果が得られるた
め、判別結果を迅速に得ることができる。

【００３１】また、本発明によれば、カウンタの設定時
間の計数期間終了時点で入力信号のレベル変化がなくて
も、入力信号の周波数が所定の周波数よりも高いことを
検出することができるため、入力信号の周波数が未知で
あっても、所定の周波数よりも高いか低いかを判別する
ことができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態のブロック図である。

【図２】図１の動作説明用タイミングチャートである。

【図３】従来の第１の例の構成図である。

【図４】従来の第２の例の構成図である。

【図５】従来の第３の例の構成図である。

【図６】従来の第４の例の構成図である。

【図７】従来の第５の例の構成図である。

【符号の説明】

１０１ カウント開始トリガ発生器 １０２ カウンタ １０３ レベル変化検出器 １０４ 判別器 １１１ 入力クロック １１２ 内部クロック １１３ レベル変化検出信号 １１４ スタート信号 １１５ エンド信号

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 23/15 H03K 5/19

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 所定周波数よりも低周波数であるか高周
   波数であるかを判別すべき入力信号の前縁でトリガされ
   てスタート信号を発生するトリガ発生器と、前記 所定周波数よりも低い周波数の第１の信号の半周期
   よりも短く、かつ、該所定周波数よりも高い周波数の第
   ２の信号の半周期よりも長い設定時間、前記スタート信
   号入力時点から前記第２の信号の周波数よりも十分に高
   い既知の周波数の内部クロックを計数するカウンタと、 前記カウンタの前記設定時間の計数期間開始時点から計
   数期間終了時点まで前記入力信号のレベル変化の有無を
   常に検出し、レベル変化を検出した場合には前記設定時
   間に関連した前記所定周波数よりも前記入力信号が高周
   波数であり、レベル変化を検出しない場合には該所定周
   波数よりも前記入力信号が低周波数であると判別する判
   別手段とを有することを特徴とする周波数判別器。
2. 【請求項２】 前記判別手段は、前記カウンタよりの前
   記設定時間の計数終了を示すエンド信号と前記入力信号
   と前記トリガ発生器よりのスタート信号とが入力されて
   前記入力信号のレベル変化の有無を検出し、レベル変化
   検出信号を出力するレベル変化検出器と、前記エンド信
   号と前記入力信号と前記レベル変化検出信号とが入力さ
   れて該入力信号が前記所定周波数よりも高いか低いかを
   判別する判別器とからなることを特徴とする請求項２記
   載の周波数判別器。