JPH10190458A - Ａ／ｄ変換器の試験方法 - Google Patents
Ａ／ｄ変換器の試験方法Info
- Publication number
- JPH10190458A JPH10190458A JP8341395A JP34139596A JPH10190458A JP H10190458 A JPH10190458 A JP H10190458A JP 8341395 A JP8341395 A JP 8341395A JP 34139596 A JP34139596 A JP 34139596A JP H10190458 A JPH10190458 A JP H10190458A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- analog
- analog input
- input terminals
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】複数のアナログ入力端子を有するＡ／Ｄ変換器
においても、１つのアナログ入力端子を有するＡ／Ｄ変
換器と同等の試験時間で試験を行うことができるＡ／Ｄ
変換器の試験方法を提供すること。 【解決手段】複数のアナログ入力端子を有するＡ／Ｄ変
換器において、複数のアナログ入力端子のいずれかを介
して入力されるアナログ信号を、これに対応する所定分
解能のデジタル信号に変換する毎に、アナログ信号が入
力されるアナログ入力端子を順次切り替えて、Ａ／Ｄ変
換器の波形変換特性の試験を行うことにより、上記課題
を解決する。
においても、１つのアナログ入力端子を有するＡ／Ｄ変
換器と同等の試験時間で試験を行うことができるＡ／Ｄ
変換器の試験方法を提供すること。 【解決手段】複数のアナログ入力端子を有するＡ／Ｄ変
換器において、複数のアナログ入力端子のいずれかを介
して入力されるアナログ信号を、これに対応する所定分
解能のデジタル信号に変換する毎に、アナログ信号が入
力されるアナログ入力端子を順次切り替えて、Ａ／Ｄ変
換器の波形変換特性の試験を行うことにより、上記課題
を解決する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばビデオ信号
等のアナログ信号（アナログ入力電圧）を、これに対応
する所定分解能（ビット数）のデジタル信号（デジタル
データ）に変換するＡ／Ｄ（アナログ−デジタル）変換
器の試験方法に関するもので、さらに詳しくは、複数の
アナログ入力端子を有するＡ／Ｄ変換器の試験方法に関
するものである。
等のアナログ信号（アナログ入力電圧）を、これに対応
する所定分解能（ビット数）のデジタル信号（デジタル
データ）に変換するＡ／Ｄ（アナログ−デジタル）変換
器の試験方法に関するもので、さらに詳しくは、複数の
アナログ入力端子を有するＡ／Ｄ変換器の試験方法に関
するものである。
【０００２】
【従来の技術】複数のアナログ入力端子を有するＡ／Ｄ
変換器は、１つのアナログ入力端子を有するＡ／Ｄ変換
器に対して、さらに、複数のアナログ入力端子、およ
び、これらの複数のアナログ入力端子を切り替えるスイ
ッチ回路等を有するもので、このスイッチ回路によっ
て、複数のアナログ入力端子を選択的に切り替えること
により、選択されたアナログ入力端子を介して入力され
るアナログ信号をデジタル信号に変換する。
変換器は、１つのアナログ入力端子を有するＡ／Ｄ変換
器に対して、さらに、複数のアナログ入力端子、およ
び、これらの複数のアナログ入力端子を切り替えるスイ
ッチ回路等を有するもので、このスイッチ回路によっ
て、複数のアナログ入力端子を選択的に切り替えること
により、選択されたアナログ入力端子を介して入力され
るアナログ信号をデジタル信号に変換する。
【０００３】このように、複数のアナログ入力端子を有
するＡ／Ｄ変換器においては、複数のアナログ信号を選
択的に切り替えてＡ／Ｄ変換を行うことができるという
利点がある。
するＡ／Ｄ変換器においては、複数のアナログ信号を選
択的に切り替えてＡ／Ｄ変換を行うことができるという
利点がある。
【０００４】しかしながら、例えば８つのアナログ入力
端子を有するＡ／Ｄ変換器の試験を行う場合、各アナロ
グ入力端子毎に、１つのアナログ入力端子を有するＡ／
Ｄ変換器の試験と同じ試験を行ったとすると、１つのア
ナログ入力端子を有するＡ／Ｄ変換器の試験時間と比較
して単純に８倍の試験時間が必要になるため、複数のア
ナログ入力端子を有するＡ／Ｄ変換器の試験時間は長く
なるし、その試験費用も増大するという問題点があっ
た。
端子を有するＡ／Ｄ変換器の試験を行う場合、各アナロ
グ入力端子毎に、１つのアナログ入力端子を有するＡ／
Ｄ変換器の試験と同じ試験を行ったとすると、１つのア
ナログ入力端子を有するＡ／Ｄ変換器の試験時間と比較
して単純に８倍の試験時間が必要になるため、複数のア
ナログ入力端子を有するＡ／Ｄ変換器の試験時間は長く
なるし、その試験費用も増大するという問題点があっ
た。
【０００５】ところで、上述するＡ／Ｄ変換器の試験に
関しては、例えば特開平３−２２７１２６号公報に開示
されたＡ／Ｄ変換器の試験装置等が提案されている。
関しては、例えば特開平３−２２７１２６号公報に開示
されたＡ／Ｄ変換器の試験装置等が提案されている。
【０００６】同公報に開示のＡ／Ｄ変換器の試験装置
は、スプリアスコード（Spurious Code ）の有無の試験
を行うためのもので、被試験半導体装置が出力するデジ
タル信号を遅延回路によって半周期遅延したデジタル信
号と、全く遅延しないデジタル信号を加算器により加算
し、この出力と上限値および下限値との大小関係を演算
処理装置によって求めることにより、スプリアスコード
の有無を判断するようにしたものである。
は、スプリアスコード（Spurious Code ）の有無の試験
を行うためのもので、被試験半導体装置が出力するデジ
タル信号を遅延回路によって半周期遅延したデジタル信
号と、全く遅延しないデジタル信号を加算器により加算
し、この出力と上限値および下限値との大小関係を演算
処理装置によって求めることにより、スプリアスコード
の有無を判断するようにしたものである。
【０００７】同公報に開示のＡ／Ｄ変換器によれば、被
試験半導体装置のデジタル出力値に、そのデジタル出力
値を半周期遅延させたデジタル値を加算した後のデジタ
ル出力値を判定するため、被試験半導体装置のデジタル
出力値の振幅よりも小さいスプリアスコードをも検出可
能になるとしている。このように、同公報に開示のＡ／
Ｄ変換器の試験装置は、１つのアナログ入力端子を有す
るＡ／Ｄ変換器の試験装置に関するものである。
試験半導体装置のデジタル出力値に、そのデジタル出力
値を半周期遅延させたデジタル値を加算した後のデジタ
ル出力値を判定するため、被試験半導体装置のデジタル
出力値の振幅よりも小さいスプリアスコードをも検出可
能になるとしている。このように、同公報に開示のＡ／
Ｄ変換器の試験装置は、１つのアナログ入力端子を有す
るＡ／Ｄ変換器の試験装置に関するものである。
【０００８】しかしながら、同公報を始めとする従来の
Ａ／Ｄ変換器の試験装置や試験方法において、複数のア
ナログ入力端子を有するＡ／Ｄ変換器の試験について言
及されたものはなかった。従って、従来のＡ／Ｄ変換器
の試験装置や試験方法では、複数のアナログ入力端子を
有するＡ／Ｄ変換器の試験時間は必然的に長時間を要
し、特に、半導体装置の量産時においては試験費用が増
大するという問題点があった。
Ａ／Ｄ変換器の試験装置や試験方法において、複数のア
ナログ入力端子を有するＡ／Ｄ変換器の試験について言
及されたものはなかった。従って、従来のＡ／Ｄ変換器
の試験装置や試験方法では、複数のアナログ入力端子を
有するＡ／Ｄ変換器の試験時間は必然的に長時間を要
し、特に、半導体装置の量産時においては試験費用が増
大するという問題点があった。
【０００９】
【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく問題点をかえりみて、複数のアナログ
入力端子を有するＡ／Ｄ変換器においても、１つのアナ
ログ入力端子を有するＡ／Ｄ変換器と同等の試験時間で
試験を行うことができるＡ／Ｄ変換器の試験方法を提供
することにある。
従来技術に基づく問題点をかえりみて、複数のアナログ
入力端子を有するＡ／Ｄ変換器においても、１つのアナ
ログ入力端子を有するＡ／Ｄ変換器と同等の試験時間で
試験を行うことができるＡ／Ｄ変換器の試験方法を提供
することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数のアナログ入力端子を有するＡ／Ｄ
変換器において、前記複数のアナログ入力端子のいずれ
かを介して入力されるアナログ信号を、これに対応する
所定分解能のデジタル信号に変換する毎に、前記アナロ
グ信号が入力される前記アナログ入力端子を順次切り替
えて、前記Ａ／Ｄ変換器の波形変換特性の試験を行うこ
とを特徴とするＡ／Ｄ変換器の試験方法を提供するもの
である。
に、本発明は、複数のアナログ入力端子を有するＡ／Ｄ
変換器において、前記複数のアナログ入力端子のいずれ
かを介して入力されるアナログ信号を、これに対応する
所定分解能のデジタル信号に変換する毎に、前記アナロ
グ信号が入力される前記アナログ入力端子を順次切り替
えて、前記Ａ／Ｄ変換器の波形変換特性の試験を行うこ
とを特徴とするＡ／Ｄ変換器の試験方法を提供するもの
である。
【００１１】また、本発明は、複数のアナログ入力端子
を有する逐次比較型のＡ／Ｄ変換器において、前記複数
のアナログ入力端子のいずれかを介して入力されるアナ
ログ信号を、これに対応する所定分解能のデジタル信号
に最上位ビット側から順次１ビットずつ変換する毎に、
前記アナログ信号が入力される前記アナログ入力端子を
順次切り替えて、前記逐次比較型のＡ／Ｄ変換器の直線
特性の試験を行うことを特徴とするＡ／Ｄ変換器の試験
方法を提供するものである。
を有する逐次比較型のＡ／Ｄ変換器において、前記複数
のアナログ入力端子のいずれかを介して入力されるアナ
ログ信号を、これに対応する所定分解能のデジタル信号
に最上位ビット側から順次１ビットずつ変換する毎に、
前記アナログ信号が入力される前記アナログ入力端子を
順次切り替えて、前記逐次比較型のＡ／Ｄ変換器の直線
特性の試験を行うことを特徴とするＡ／Ｄ変換器の試験
方法を提供するものである。
【００１２】ここで、前記アナログ信号の入力電圧が変
更される毎に、前記デジタル信号の各ビットを変換する
ための前記アナログ信号が入力される前記アナログ入力
端子を順次変更するのが好ましい。
更される毎に、前記デジタル信号の各ビットを変換する
ための前記アナログ信号が入力される前記アナログ入力
端子を順次変更するのが好ましい。
【００１３】
【発明の実施の形態】以下に、添付の図面に示す好適実
施例に基づいて、本発明のＡ／Ｄ変換器の試験方法を詳
細に説明する。
施例に基づいて、本発明のＡ／Ｄ変換器の試験方法を詳
細に説明する。
【００１４】図１は、本発明のＡ／Ｄ変換器の試験方法
を適用して試験されるＡ／Ｄ変換器の一実施例の概念図
である。図示例のＡ／Ｄ変換器１０は、複数のアナログ
入力端子を有するＡ／Ｄ変換器の一例として、８つのア
ナログ入力端子７，６，５，４，３，２，１，０を有す
るもので、これらの８つのアナログ入力端子７〜０は互
いに短絡され、サンプルホールド回路１２を介して正弦
波発生器１４に接続されている。
を適用して試験されるＡ／Ｄ変換器の一実施例の概念図
である。図示例のＡ／Ｄ変換器１０は、複数のアナログ
入力端子を有するＡ／Ｄ変換器の一例として、８つのア
ナログ入力端子７，６，５，４，３，２，１，０を有す
るもので、これらの８つのアナログ入力端子７〜０は互
いに短絡され、サンプルホールド回路１２を介して正弦
波発生器１４に接続されている。
【００１５】ここで、正弦波発生器１４からは、所定周
波数の正弦波が出力される。正弦波発生器１４により発
生された正弦波は、サンプルホールド回路１２により、
所定のサンプリングレートでサンプリングされ、Ａ／Ｄ
変換器１０のアナログ入力端子７〜０に供給される。Ａ
／Ｄ変換器１０においては、アナログ入力端子７〜０を
切り替え、選択されたアナログ入力端子を介して入力さ
れるアナログ信号がデジタル信号に変換される。
波数の正弦波が出力される。正弦波発生器１４により発
生された正弦波は、サンプルホールド回路１２により、
所定のサンプリングレートでサンプリングされ、Ａ／Ｄ
変換器１０のアナログ入力端子７〜０に供給される。Ａ
／Ｄ変換器１０においては、アナログ入力端子７〜０を
切り替え、選択されたアナログ入力端子を介して入力さ
れるアナログ信号がデジタル信号に変換される。
【００１６】続いて、図２は、本発明のＡ／Ｄ変換器の
試験方法を適用して試験されるＡ／Ｄ変換器の動作を表
す一実施例のタイミングチャートである。このタイミン
グチャートは、本発明のＡ／Ｄ変換器の試験方法を適用
して、図１に示されるＡ／Ｄ変換器１０を試験した結果
を示すもので、同図において、横軸は時間を表してお
り、縦軸については、入力のアナログ信号はそのアナロ
グ電圧値、出力のデジタル信号はそのデジタルコードを
表している。
試験方法を適用して試験されるＡ／Ｄ変換器の動作を表
す一実施例のタイミングチャートである。このタイミン
グチャートは、本発明のＡ／Ｄ変換器の試験方法を適用
して、図１に示されるＡ／Ｄ変換器１０を試験した結果
を示すもので、同図において、横軸は時間を表してお
り、縦軸については、入力のアナログ信号はそのアナロ
グ電圧値、出力のデジタル信号はそのデジタルコードを
表している。
【００１７】ここで、本発明のＡ／Ｄ変換器の試験方法
においては、複数のアナログ入力端子を有するＡ／Ｄ変
換器のいずれかのアナログ入力端子から入力されるアナ
ログ信号を、これに対応する所定分解能のデジタル信号
に変換する毎に、アナログ信号が入力されるアナログ入
力端子を順次切り替えて、Ａ／Ｄ変換器の波形変換特性
の試験を行うことにより、波形変換特性の試験ととも
に、全てのアナログ入力端子の試験も行われる。
においては、複数のアナログ入力端子を有するＡ／Ｄ変
換器のいずれかのアナログ入力端子から入力されるアナ
ログ信号を、これに対応する所定分解能のデジタル信号
に変換する毎に、アナログ信号が入力されるアナログ入
力端子を順次切り替えて、Ａ／Ｄ変換器の波形変換特性
の試験を行うことにより、波形変換特性の試験ととも
に、全てのアナログ入力端子の試験も行われる。
【００１８】例えば、図１のＡ／Ｄ変換器１０において
は、図２のタイミングチャートに示されるように、ま
ず、Ａ／Ｄ変換器１０のアナログ入力端子０が選択され
る。このとき、正弦波発生器１４により発生された正弦
波は、サンプルホールド回路１２を介してアナログ入力
端子０から入力され、デジタル信号に変換される。続い
て、アナログ入力端子１が選択され、以後同様にして、
アナログ入力端子０〜７から入力されるアナログ信号が
デジタル信号に変換される。
は、図２のタイミングチャートに示されるように、ま
ず、Ａ／Ｄ変換器１０のアナログ入力端子０が選択され
る。このとき、正弦波発生器１４により発生された正弦
波は、サンプルホールド回路１２を介してアナログ入力
端子０から入力され、デジタル信号に変換される。続い
て、アナログ入力端子１が選択され、以後同様にして、
アナログ入力端子０〜７から入力されるアナログ信号が
デジタル信号に変換される。
【００１９】ところで、図２のタイミングチャートに示
されるように、Ａ／Ｄ変換器１０に入力されるアナログ
信号として正弦波を用いた場合、変換されたデジタル信
号は、入力されたアナログ信号である正弦波と同様の軌
跡を描くことになる。ところが、例えばアナログ入力端
子１において、アナログ信号の取り込みが正常に行われ
ていない場合、アナログ入力端子１のデジタル信号に、
アナログ信号の正弦波の電圧値に相当するデジタルコー
ドが再現されず、再生波形に歪みが生じるため、アナロ
グ入力端子１の不良を検出することができる。
されるように、Ａ／Ｄ変換器１０に入力されるアナログ
信号として正弦波を用いた場合、変換されたデジタル信
号は、入力されたアナログ信号である正弦波と同様の軌
跡を描くことになる。ところが、例えばアナログ入力端
子１において、アナログ信号の取り込みが正常に行われ
ていない場合、アナログ入力端子１のデジタル信号に、
アナログ信号の正弦波の電圧値に相当するデジタルコー
ドが再現されず、再生波形に歪みが生じるため、アナロ
グ入力端子１の不良を検出することができる。
【００２０】このように、本発明のＡ／Ｄ変換器の試験
方法によれば、複数のアナログ入力端子を有するＡ／Ｄ
変換器において、アナログ信号が入力されるアナログ入
力端子を順次切り替え、選択されたアナログ入力端子か
ら入力されるアナログ信号をデジタル信号に変換するこ
とにより、複数のアナログ入力端子を有するＡ／Ｄ変換
器においても、例えば１つのアナログ入力端子を有する
Ａ／Ｄ変換器と同等の試験時間で試験を行うことができ
る。
方法によれば、複数のアナログ入力端子を有するＡ／Ｄ
変換器において、アナログ信号が入力されるアナログ入
力端子を順次切り替え、選択されたアナログ入力端子か
ら入力されるアナログ信号をデジタル信号に変換するこ
とにより、複数のアナログ入力端子を有するＡ／Ｄ変換
器においても、例えば１つのアナログ入力端子を有する
Ａ／Ｄ変換器と同等の試験時間で試験を行うことができ
る。
【００２１】なお、Ａ／Ｄ変換器１０の外部にサンプル
ホールド回路１２を設けているが、これに限定されず、
例えばＡ／Ｄ変換器１０が内部にサンプルホールド回路
を備えている場合や、あるいは、サンプリングレートが
アナログ信号として入力される正弦波の周波数に対して
充分に大きいときには、サンプルホールド回路１２を設
ける必要はない。また、Ａ／Ｄ変換器１０に供給される
アナログ信号として正弦波を用いているが、正弦波だけ
に限定されるものではない。
ホールド回路１２を設けているが、これに限定されず、
例えばＡ／Ｄ変換器１０が内部にサンプルホールド回路
を備えている場合や、あるいは、サンプリングレートが
アナログ信号として入力される正弦波の周波数に対して
充分に大きいときには、サンプルホールド回路１２を設
ける必要はない。また、Ａ／Ｄ変換器１０に供給される
アナログ信号として正弦波を用いているが、正弦波だけ
に限定されるものではない。
【００２２】また、本実施例においては、図２のタイミ
ングチャートに示されるように、まず、アナログ入力端
子０を介して入力されるアナログ信号をデジタル信号に
変換し、以後同様にして、順次アナログ入力端子１〜７
を介して入力されるアナログ信号をデジタル信号に変換
するというように、アナログ入力端子０〜７の順番でア
ナログ信号が入力されるアナログ入力端子を切り替えて
いるが、どのような順番でアナログ入力端子を切り替え
てもよい。
ングチャートに示されるように、まず、アナログ入力端
子０を介して入力されるアナログ信号をデジタル信号に
変換し、以後同様にして、順次アナログ入力端子１〜７
を介して入力されるアナログ信号をデジタル信号に変換
するというように、アナログ入力端子０〜７の順番でア
ナログ信号が入力されるアナログ入力端子を切り替えて
いるが、どのような順番でアナログ入力端子を切り替え
てもよい。
【００２３】ここで、本発明のＡ／Ｄ変換器の試験方法
の別の適用例を示す。図３は、本発明のＡ／Ｄ変換器の
試験方法を適用して試験されるＡ／Ｄ変換器の別の実施
例の概念図である。図示例のＡ／Ｄ変換器１０ａ，１０
ｂ，１０ｃは、いずれも１つのアナログ入力端子を有す
るもので、図示例においては、さらに、これらの複数個
のＡ／Ｄ変換器１０ａ，１０ｂ，１０ｃから出力される
デジタル信号Ａ，Ｂ，Ｃを順次切り替えて選択出力する
マルチプレクサ１６を有する。
の別の適用例を示す。図３は、本発明のＡ／Ｄ変換器の
試験方法を適用して試験されるＡ／Ｄ変換器の別の実施
例の概念図である。図示例のＡ／Ｄ変換器１０ａ，１０
ｂ，１０ｃは、いずれも１つのアナログ入力端子を有す
るもので、図示例においては、さらに、これらの複数個
のＡ／Ｄ変換器１０ａ，１０ｂ，１０ｃから出力される
デジタル信号Ａ，Ｂ，Ｃを順次切り替えて選択出力する
マルチプレクサ１６を有する。
【００２４】これらのＡ／Ｄ変換器１０ａ，１０ｂ，１
０ｃには、それぞれのサンプルホールド回路１２ａ，１
２ｂ，１２ｃを介して、共通の正弦波発生器１４で発生
された正弦波が入力される。それぞれのＡ／Ｄ変換器１
０ａ，１０ｂ，１０ｃにより変換されたデジタル信号
は、図４のタイミングチャートに示されるように、マル
チプレクサ１６により、例えばＡ／Ｄ変換器１０ａ，１
０ｂ，１０ｃの出力となるデジタル信号Ａ，Ｂ，Ｃの順
番で順次出力される。
０ｃには、それぞれのサンプルホールド回路１２ａ，１
２ｂ，１２ｃを介して、共通の正弦波発生器１４で発生
された正弦波が入力される。それぞれのＡ／Ｄ変換器１
０ａ，１０ｂ，１０ｃにより変換されたデジタル信号
は、図４のタイミングチャートに示されるように、マル
チプレクサ１６により、例えばＡ／Ｄ変換器１０ａ，１
０ｂ，１０ｃの出力となるデジタル信号Ａ，Ｂ，Ｃの順
番で順次出力される。
【００２５】このように、本発明のＡ／Ｄ変換器の試験
方法によれば、複数のアナログ入力端子を有するＡ／Ｄ
変換器だけでなく、さらには、例えば１つのアナログ入
力端子を有するＡ／Ｄ変換器を複数個並列に並べて、こ
れらの複数個のＡ／Ｄ変換器を同時に試験することによ
り、例えば１つのアナログ入力端子を有するＡ／Ｄ変換
器の試験時間と同等の試験時間で、１つのアナログ入力
端子を有する複数個のＡ／Ｄ変換器の試験を行うことも
できる。
方法によれば、複数のアナログ入力端子を有するＡ／Ｄ
変換器だけでなく、さらには、例えば１つのアナログ入
力端子を有するＡ／Ｄ変換器を複数個並列に並べて、こ
れらの複数個のＡ／Ｄ変換器を同時に試験することによ
り、例えば１つのアナログ入力端子を有するＡ／Ｄ変換
器の試験時間と同等の試験時間で、１つのアナログ入力
端子を有する複数個のＡ／Ｄ変換器の試験を行うことも
できる。
【００２６】なお、上述する実施例は、複数のアナログ
入力端子を有する、従来公知のあらゆる種類のＡ／Ｄ変
換器に対して適用可能であって、Ａ／Ｄ変換器のタイプ
やアナログ入力端子の本数、デジタル信号の分解能等に
限定されるものではない。
入力端子を有する、従来公知のあらゆる種類のＡ／Ｄ変
換器に対して適用可能であって、Ａ／Ｄ変換器のタイプ
やアナログ入力端子の本数、デジタル信号の分解能等に
限定されるものではない。
【００２７】次に、図５は、本発明のＡ／Ｄ変換器の試
験方法を適用して試験されるＡ／Ｄ変換器のさらに別の
実施例の概念図である。図示例のＡ／Ｄ変換器１８は、
アナログ信号を、これに対応する所定分解能のデジタル
信号に、最上位ビット側から順次１ビットずつ変換する
逐次比較型のＡ／Ｄ変換器の一例を示すもので、８つの
アナログ入力端子７〜０、スイッチ回路２０、逐次比較
レジスタ２２、電圧生成回路２４およびアナログ比較器
２６を有する。
験方法を適用して試験されるＡ／Ｄ変換器のさらに別の
実施例の概念図である。図示例のＡ／Ｄ変換器１８は、
アナログ信号を、これに対応する所定分解能のデジタル
信号に、最上位ビット側から順次１ビットずつ変換する
逐次比較型のＡ／Ｄ変換器の一例を示すもので、８つの
アナログ入力端子７〜０、スイッチ回路２０、逐次比較
レジスタ２２、電圧生成回路２４およびアナログ比較器
２６を有する。
【００２８】ここで、階段波発生器２８の出力である階
段波は、Ａ／Ｄ変換器１８の全てのアナログ入力端子７
〜０に入力され、アナログ入力端子７〜０は、それぞれ
のスイッチ回路２０を介して、アナログ比較器２６の一
方の入力端子に入力されている。アナログ比較器２６の
出力信号は逐次比較レジスタ２２に入力され、逐次比較
レジスタ２２の出力信号は電圧生成回路２４に入力さ
れ、電圧生成回路２４の出力信号は、アナログ比較器２
６の他方の入力端子に入力されている。
段波は、Ａ／Ｄ変換器１８の全てのアナログ入力端子７
〜０に入力され、アナログ入力端子７〜０は、それぞれ
のスイッチ回路２０を介して、アナログ比較器２６の一
方の入力端子に入力されている。アナログ比較器２６の
出力信号は逐次比較レジスタ２２に入力され、逐次比較
レジスタ２２の出力信号は電圧生成回路２４に入力さ
れ、電圧生成回路２４の出力信号は、アナログ比較器２
６の他方の入力端子に入力されている。
【００２９】図示例のＡ／Ｄ変換器１８においては、ま
ず、逐次比較レジスタ２２の最上位ビットに「１」が設
定される。これにより、電圧生成回路２４からは、最大
基準電圧の１／２の基準電圧が発生され、アナログ比較
器２６により、最大基準電圧の１／２の基準電圧とアナ
ログ信号の入力電圧とが比較される。このとき、逐次比
較レジスタ２２の最上位ビットは、アナログ信号の入力
電圧が基準電圧よりも大きければ「１」に決定され、逆
に、小さければ「０」に決定される。
ず、逐次比較レジスタ２２の最上位ビットに「１」が設
定される。これにより、電圧生成回路２４からは、最大
基準電圧の１／２の基準電圧が発生され、アナログ比較
器２６により、最大基準電圧の１／２の基準電圧とアナ
ログ信号の入力電圧とが比較される。このとき、逐次比
較レジスタ２２の最上位ビットは、アナログ信号の入力
電圧が基準電圧よりも大きければ「１」に決定され、逆
に、小さければ「０」に決定される。
【００３０】続いて、逐次比較レジスタ２２の最上位ビ
ットの次のビットに「１」が設定される。これにより、
電圧生成回路２４からは、最上位ビットが「１」に決定
された場合、最大基準電圧の３／４の基準電圧が発生さ
れ、逆に、「０」に決定された場合、最大基準電圧の１
／４の基準電圧が発生される。そして、アナログ比較器
２６により、発生された基準電圧とアナログ信号の入力
電圧とが比較され、逐次比較レジスタ２２の最上位ビッ
トの次のビットの値が決定される。
ットの次のビットに「１」が設定される。これにより、
電圧生成回路２４からは、最上位ビットが「１」に決定
された場合、最大基準電圧の３／４の基準電圧が発生さ
れ、逆に、「０」に決定された場合、最大基準電圧の１
／４の基準電圧が発生される。そして、アナログ比較器
２６により、発生された基準電圧とアナログ信号の入力
電圧とが比較され、逐次比較レジスタ２２の最上位ビッ
トの次のビットの値が決定される。
【００３１】以下同様にして、逐次比較レジスタ２２の
各ビットの値が決定された後、逐次比較レジスタ２２の
各ビットの値は、例えばＣＰＵ等により、アナログ信号
に対応するデジタル信号として読み出される。
各ビットの値が決定された後、逐次比較レジスタ２２の
各ビットの値は、例えばＣＰＵ等により、アナログ信号
に対応するデジタル信号として読み出される。
【００３２】続いて、図６は、本発明のＡ／Ｄ変換器の
試験方法を適用して試験されるＡ／Ｄ変換器の動作を表
すさらに別の実施例のタイミングチャートである。この
タイミングチャートは、本発明のＡ／Ｄ変換器の試験方
法を適用して、図５に示されるＡ／Ｄ変換器１８を試験
するために入力されるアナログ信号としての階段波を示
したもので、同図において、横軸は時間を表しており、
縦軸については、入力のアナログ信号のアナログ電圧値
を表している。
試験方法を適用して試験されるＡ／Ｄ変換器の動作を表
すさらに別の実施例のタイミングチャートである。この
タイミングチャートは、本発明のＡ／Ｄ変換器の試験方
法を適用して、図５に示されるＡ／Ｄ変換器１８を試験
するために入力されるアナログ信号としての階段波を示
したもので、同図において、横軸は時間を表しており、
縦軸については、入力のアナログ信号のアナログ電圧値
を表している。
【００３３】ところで、上述するように、逐次比較型の
Ａ／Ｄ変換器においては、デジタル信号が最上位ビット
側から１ビットずつ順次決定される。このため、例えば
デジタル信号が１ビット決定される毎に、アナログ信号
を取り込み直して直線特性（リニアリティ）の試験を行
わせることもできる。
Ａ／Ｄ変換器においては、デジタル信号が最上位ビット
側から１ビットずつ順次決定される。このため、例えば
デジタル信号が１ビット決定される毎に、アナログ信号
を取り込み直して直線特性（リニアリティ）の試験を行
わせることもできる。
【００３４】すなわち、本発明のＡ／Ｄ変換器の試験方
法においては、複数のアナログ入力端子を有する逐次比
較型のＡ／Ｄ変換器のいずれかのアナログ入力端子から
入力されるアナログ信号を、これに対応する所定分解能
のデジタル信号に、最上位ビット側から順次１ビットず
つ変換する毎に、アナログ信号が入力されるアナログ入
力端子を順次切り替えて、逐次比較型のＡ／Ｄ変換器の
直線特性の試験を行うことにより、直線特性の試験とと
もに、全てのアナログ入力端子の試験も行われる。
法においては、複数のアナログ入力端子を有する逐次比
較型のＡ／Ｄ変換器のいずれかのアナログ入力端子から
入力されるアナログ信号を、これに対応する所定分解能
のデジタル信号に、最上位ビット側から順次１ビットず
つ変換する毎に、アナログ信号が入力されるアナログ入
力端子を順次切り替えて、逐次比較型のＡ／Ｄ変換器の
直線特性の試験を行うことにより、直線特性の試験とと
もに、全てのアナログ入力端子の試験も行われる。
【００３５】例えば、図５のＡ／Ｄ変換器１８において
は、そのデジタル信号の分解能が８ビットであるとする
と、図６のタイミングチャートに示されるように、ま
ず、第１の入力電圧のアナログ信号（階段波）が入力さ
れ、Ａ／Ｄ変換器１８のアナログ入力端子０が選択され
る。このとき、階段波発生器２８により発生された階段
波は、アナログ入力端子０からスイッチ回路２０を介し
て入力され、デジタル信号の最上位ビットであるビット
７の値が決定される。
は、そのデジタル信号の分解能が８ビットであるとする
と、図６のタイミングチャートに示されるように、ま
ず、第１の入力電圧のアナログ信号（階段波）が入力さ
れ、Ａ／Ｄ変換器１８のアナログ入力端子０が選択され
る。このとき、階段波発生器２８により発生された階段
波は、アナログ入力端子０からスイッチ回路２０を介し
て入力され、デジタル信号の最上位ビットであるビット
７の値が決定される。
【００３６】その後、アナログ信号の第１の入力電圧が
保持された状態でアナログ入力端子１が選択され、これ
に対応するデジタル信号のビット６の値が決定されると
いうように、以後同様にして、アナログ入力端子０〜７
から入力されるアナログ信号に対応するデジタル信号の
各ビット７〜０の値が決定される。このとき、上述する
ように、アナログ信号に対応するデジタル信号の全ビッ
トの値が決定されるまでは、アナログ信号の入力電圧を
変動させてはならない。
保持された状態でアナログ入力端子１が選択され、これ
に対応するデジタル信号のビット６の値が決定されると
いうように、以後同様にして、アナログ入力端子０〜７
から入力されるアナログ信号に対応するデジタル信号の
各ビット７〜０の値が決定される。このとき、上述する
ように、アナログ信号に対応するデジタル信号の全ビッ
トの値が決定されるまでは、アナログ信号の入力電圧を
変動させてはならない。
【００３７】続いて、アナログ信号が第２の入力電圧に
変更（図６のタイミングチャートでは上昇）される。こ
のとき、デジタル信号の各ビット７〜０の変換精度は各
ビット７〜０毎に異なるため、個々のアナログ入力端子
０〜７の試験精度に差異が生じないように、アナログ信
号の入力電圧が変更される毎に、デジタル信号の各ビッ
ト７〜０を変換するためのアナログ信号が入力されるア
ナログ入力端子０〜７を順次変更するのが好ましい。
変更（図６のタイミングチャートでは上昇）される。こ
のとき、デジタル信号の各ビット７〜０の変換精度は各
ビット７〜０毎に異なるため、個々のアナログ入力端子
０〜７の試験精度に差異が生じないように、アナログ信
号の入力電圧が変更される毎に、デジタル信号の各ビッ
ト７〜０を変換するためのアナログ信号が入力されるア
ナログ入力端子０〜７を順次変更するのが好ましい。
【００３８】例えば、図６のタイミングチャートに示さ
れるように、第１の入力電圧のアナログ信号が入力され
たときに、デジタル信号の各ビット７〜０を変換するた
めに、それぞれアナログ入力端子０〜７の順で入力され
たアナログ信号を使用したとすると、第２の入力電圧の
アナログ信号が入力されたときには、デジタル信号の各
ビット７〜０を変換するために、それぞれアナログ入力
端子１〜７および０の順で入力されたアナログ信号を使
用する。
れるように、第１の入力電圧のアナログ信号が入力され
たときに、デジタル信号の各ビット７〜０を変換するた
めに、それぞれアナログ入力端子０〜７の順で入力され
たアナログ信号を使用したとすると、第２の入力電圧の
アナログ信号が入力されたときには、デジタル信号の各
ビット７〜０を変換するために、それぞれアナログ入力
端子１〜７および０の順で入力されたアナログ信号を使
用する。
【００３９】また、以下同様にして、第３の入力電圧の
アナログ信号が入力されたときには、デジタル信号の各
ビット７〜０を変換するために、それぞれアナログ入力
端子２〜７および０，１の順で入力されたアナログ信号
を使用するというように、アナログ信号の入力電圧が変
更される毎に、例えばローテーションする等して、デジ
タル信号の各ビット７〜０を変換するためのアナログ信
号が入力されるアナログ入力端子０〜７の順番を順次変
更する。
アナログ信号が入力されたときには、デジタル信号の各
ビット７〜０を変換するために、それぞれアナログ入力
端子２〜７および０，１の順で入力されたアナログ信号
を使用するというように、アナログ信号の入力電圧が変
更される毎に、例えばローテーションする等して、デジ
タル信号の各ビット７〜０を変換するためのアナログ信
号が入力されるアナログ入力端子０〜７の順番を順次変
更する。
【００４０】図６のタイミングチャートでは、例えばア
ナログ信号の入力電圧を８回変更し、上述するように、
アナログ信号の入力電圧が変更される毎に、デジタル信
号の各ビット７〜０を変換するためのアナログ信号が入
力されるアナログ入力端子０〜７の順番を順次変更する
ことにより、デジタル信号の各ビット７〜０を変換する
ために、それぞれアナログ入力端子０〜７から入力され
たアナログ信号を使用することになり、各アナログ入力
端子０〜７間の均一性が保たれる。
ナログ信号の入力電圧を８回変更し、上述するように、
アナログ信号の入力電圧が変更される毎に、デジタル信
号の各ビット７〜０を変換するためのアナログ信号が入
力されるアナログ入力端子０〜７の順番を順次変更する
ことにより、デジタル信号の各ビット７〜０を変換する
ために、それぞれアナログ入力端子０〜７から入力され
たアナログ信号を使用することになり、各アナログ入力
端子０〜７間の均一性が保たれる。
【００４１】このように、本発明のＡ／Ｄ変換器の試験
方法によれば、複数のアナログ入力端子を有する逐次比
較型のＡ／Ｄ変換器において、アナログ信号をデジタル
信号に、最上位ビット側から順次１ビットずつ変換する
毎に、アナログ信号が入力されるアナログ入力端子を順
次切り替えることにより、複数のアナログ入力端子を有
する逐次比較型のＡ／Ｄ変換器においても、１つのアナ
ログ入力端子を有する逐次比較型のＡ／Ｄ変換器と同等
の試験時間で試験を行うことができる。
方法によれば、複数のアナログ入力端子を有する逐次比
較型のＡ／Ｄ変換器において、アナログ信号をデジタル
信号に、最上位ビット側から順次１ビットずつ変換する
毎に、アナログ信号が入力されるアナログ入力端子を順
次切り替えることにより、複数のアナログ入力端子を有
する逐次比較型のＡ／Ｄ変換器においても、１つのアナ
ログ入力端子を有する逐次比較型のＡ／Ｄ変換器と同等
の試験時間で試験を行うことができる。
【００４２】なお、上記実施例は、複数のアナログ入力
端子を有する、従来公知のあらゆる種類の逐次比較型の
Ａ／Ｄ変換器に対して適用可能であって、アナログ入力
端子の本数や、デジタル信号の分解能等に限定されるも
のではない。以上、本発明のＡ／Ｄ変換器の試験方法に
ついて詳細に説明したが、本発明は上記実施例に限定さ
れず、本発明の主旨を逸脱しない範囲において、種々の
改良や変更をしてもよいのはもちろんである。
端子を有する、従来公知のあらゆる種類の逐次比較型の
Ａ／Ｄ変換器に対して適用可能であって、アナログ入力
端子の本数や、デジタル信号の分解能等に限定されるも
のではない。以上、本発明のＡ／Ｄ変換器の試験方法に
ついて詳細に説明したが、本発明は上記実施例に限定さ
れず、本発明の主旨を逸脱しない範囲において、種々の
改良や変更をしてもよいのはもちろんである。
【００４３】
【発明の効果】以上詳細に説明したように、本発明のＡ
／Ｄ変換器の試験方法においては、複数のアナログ入力
端子を有するＡ／Ｄ変換器において、アナログ信号をデ
ジタル信号に変換する毎に、アナログ信号が入力される
アナログ入力端子を順次切り替えて波形変換特性の試験
を行い、複数のアナログ入力端子を有する逐次比較型の
Ａ／Ｄ変換器において、アナログ信号をデジタル信号
に、最上位ビット側から順次１ビットずつ変換する毎
に、アナログ信号が入力されるアナログ入力端子を順次
切り替えて直線特性の試験を行うものである。これによ
り、本発明のＡ／Ｄ変換器の試験方法によれば、複数の
アナログ入力端子を有するＡ／Ｄ変換器の試験時間を、
例えば１つのアナログ入力端子を有するＡ／Ｄ変換器の
試験時間と同等にまで短縮することができ、試験費用を
大幅に削減することができる。
／Ｄ変換器の試験方法においては、複数のアナログ入力
端子を有するＡ／Ｄ変換器において、アナログ信号をデ
ジタル信号に変換する毎に、アナログ信号が入力される
アナログ入力端子を順次切り替えて波形変換特性の試験
を行い、複数のアナログ入力端子を有する逐次比較型の
Ａ／Ｄ変換器において、アナログ信号をデジタル信号
に、最上位ビット側から順次１ビットずつ変換する毎
に、アナログ信号が入力されるアナログ入力端子を順次
切り替えて直線特性の試験を行うものである。これによ
り、本発明のＡ／Ｄ変換器の試験方法によれば、複数の
アナログ入力端子を有するＡ／Ｄ変換器の試験時間を、
例えば１つのアナログ入力端子を有するＡ／Ｄ変換器の
試験時間と同等にまで短縮することができ、試験費用を
大幅に削減することができる。
【図１】 本発明のＡ／Ｄ変換器の試験方法を適用して
試験されるＡ／Ｄ変換器の一実施例の概念図である。
試験されるＡ／Ｄ変換器の一実施例の概念図である。
【図２】 本発明のＡ／Ｄ変換器の試験方法を適用して
試験されるＡ／Ｄ変換器の動作を表す一実施例のタイミ
ングチャートである。
試験されるＡ／Ｄ変換器の動作を表す一実施例のタイミ
ングチャートである。
【図３】 本発明のＡ／Ｄ変換器の試験方法を適用して
試験されるＡ／Ｄ変換器の別の実施例の概念図である。
試験されるＡ／Ｄ変換器の別の実施例の概念図である。
【図４】 本発明のＡ／Ｄ変換器の試験方法を適用して
試験されるＡ／Ｄ変換器の動作を表す別の実施例のタイ
ミングチャートである。
試験されるＡ／Ｄ変換器の動作を表す別の実施例のタイ
ミングチャートである。
【図５】 本発明のＡ／Ｄ変換器の試験方法を適用して
試験されるＡ／Ｄ変換器の別の実施例の概念図である。
試験されるＡ／Ｄ変換器の別の実施例の概念図である。
【図６】 本発明のＡ／Ｄ変換器の試験方法を適用して
試験されるＡ／Ｄ変換器の動作を表す別の実施例のタイ
ミングチャートである。
試験されるＡ／Ｄ変換器の動作を表す別の実施例のタイ
ミングチャートである。
１０，１０ａ，１０ｂ，１０ｃ，１８ Ａ／Ｄ変換器 １２ サンプルホールド回路 １４ 正弦波発生器 １６ マルチプレクサ ２０ スイッチ回路 ２２ 逐次比較レジスタ ２４ 電圧生成回路 ２６ アナログ比較器 ２８ 階段波発生器
Claims (3)
- 【請求項１】複数のアナログ入力端子を有するＡ／Ｄ変
換器において、 前記複数のアナログ入力端子のいずれかを介して入力さ
れるアナログ信号を、これに対応する所定分解能のデジ
タル信号に変換する毎に、前記アナログ信号が入力され
る前記アナログ入力端子を順次切り替えて、前記Ａ／Ｄ
変換器の波形変換特性の試験を行うことを特徴とするＡ
／Ｄ変換器の試験方法。 - 【請求項２】複数のアナログ入力端子を有する逐次比較
型のＡ／Ｄ変換器において、 前記複数のアナログ入力端子のいずれかを介して入力さ
れるアナログ信号を、これに対応する所定分解能のデジ
タル信号に最上位ビット側から順次１ビットずつ変換す
る毎に、前記アナログ信号が入力される前記アナログ入
力端子を順次切り替えて、前記逐次比較型のＡ／Ｄ変換
器の直線特性の試験を行うことを特徴とするＡ／Ｄ変換
器の試験方法。 - 【請求項３】前記アナログ信号の入力電圧が変更される
毎に、前記デジタル信号の各ビットを変換するための前
記アナログ信号が入力される前記アナログ入力端子を順
次変更することを特徴とする請求項２に記載のＡ／Ｄ変
換器の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8341395A JPH10190458A (ja) | 1996-12-20 | 1996-12-20 | Ａ／ｄ変換器の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8341395A JPH10190458A (ja) | 1996-12-20 | 1996-12-20 | Ａ／ｄ変換器の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10190458A true JPH10190458A (ja) | 1998-07-21 |
Family
ID=18345741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8341395A Pending JPH10190458A (ja) | 1996-12-20 | 1996-12-20 | Ａ／ｄ変換器の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10190458A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015177739A (ja) * | 2014-03-13 | 2015-10-05 | エルエス産電株式会社Lsis Co., Ltd. | 電動機速度検出装置 |
-
1996
- 1996-12-20 JP JP8341395A patent/JPH10190458A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015177739A (ja) * | 2014-03-13 | 2015-10-05 | エルエス産電株式会社Lsis Co., Ltd. | 電動機速度検出装置 |
| US9692341B2 (en) | 2014-03-13 | 2017-06-27 | Lsis Co., Ltd. | Apparatus for detecting speed of motor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0157903B1 (ko) | 아날로그/디지탈 변환기의 변환특성 테스트회로와 그 방법 | |
| JPH04310072A (ja) | 映像信号クランプ回路 | |
| US5659586A (en) | Digital timing recovery circuit including a loop filter having a varying band width | |
| US6222478B1 (en) | Pipeline analog-to-digital conversion system using a modified coding scheme and method of operation | |
| EP0191478B1 (en) | Measurement circuit for evaluating a digital-to-analog converter | |
| JPH01131918A (ja) | Ａｄ変換器 | |
| JPH10190458A (ja) | Ａ／ｄ変換器の試験方法 | |
| JPH09252251A (ja) | 多相クロック信号発生回路およびアナログ・ディジタル変換器 | |
| MY125022A (en) | Partial response maximum likelihood (prml) bit detection apparatus | |
| US5093724A (en) | Semiconductor device containing video signal processing circuit | |
| JPS6029028A (ja) | 高速アナログ・デジタル変換回路 | |
| JPH05160727A (ja) | Ａ／ｄ変換器 | |
| US6906563B2 (en) | Generating a waveform having one signal level periodically and different signal levels in other durations | |
| JPH0894681A (ja) | 周波数スペクトル分析装置 | |
| JP4666776B2 (ja) | Ａｄコンバータ | |
| JP3895235B2 (ja) | クロック生成方法及び回路並びにａ／ｄ変換方法及び装置 | |
| KR100731030B1 (ko) | 아날로그-디지털 변환회로 및 아날로그 신호를 디지털 신호로 변환하는 방법 | |
| JPH06120829A (ja) | 逐次比較型ａｄコンバータ | |
| JP2000019229A (ja) | ミックスドシグナルｉｃ試験装置 | |
| JPH07273652A (ja) | Ａ／ｄ変換回路 | |
| JPH06258402A (ja) | テスト回路内蔵集積回路 | |
| KR19990079358A (ko) | 아날로그/디지털 변환기의 오프셋 보상 회로 | |
| JPH06311034A (ja) | Ａｄ変換器の試験装置 | |
| JPH0998089A (ja) | データ変換装置およびこれを用いた音響装置 | |
| JPH0786936A (ja) | Ａ／ｄコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |