JPH10178010A - 成膜方法 - Google Patents

成膜方法

Info

Publication number
JPH10178010A
JPH10178010A JP8354308A JP35430896A JPH10178010A JP H10178010 A JPH10178010 A JP H10178010A JP 8354308 A JP8354308 A JP 8354308A JP 35430896 A JP35430896 A JP 35430896A JP H10178010 A JPH10178010 A JP H10178010A
Authority
JP
Japan
Prior art keywords
film
cleaning
organic substance
tantalum oxide
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8354308A
Other languages
English (en)
Inventor
Atsumi Itou
亜都美 伊藤
Kazuhide Hasebe
一秀 長谷部
Kenji Tago
研治 多胡
Teruyuki Hayashi
輝幸 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP8354308A priority Critical patent/JPH10178010A/ja
Priority to US08/991,208 priority patent/US6156121A/en
Priority to KR1019970069898A priority patent/KR19980064234A/ko
Priority to TW086119199A priority patent/TW392198B/zh
Publication of JPH10178010A publication Critical patent/JPH10178010A/ja
Priority to US09/569,297 priority patent/US6344387B1/en
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 成膜の膜厚を精度良くコントロールすること
ができる成膜方法を提供する。 【解決手段】 被処理体2の表面に成膜を行なう成膜方
法において、前記成膜を行なう直前に、前記被処理体の
表面に対して有機物を除去するための有機物除去洗浄を
施すようにする。これにより、成膜操作の開始直後から
膜を付着させ、成膜休止時間の長さを大幅に抑制する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、成膜方法に係り、
特にキャパシタの容量絶縁膜としてタンタル酸化膜を成
膜する際の成膜方法に関する。
【0002】
【従来の技術】一般に、ICやLSI等の半導体デバイ
スは、トランジスタ、抵抗、キャパシタ等の多数の素子
を微細化して集積化して組み込んでおり、最近の高密度
化、高集積化の要請に応じて各素子も一層の微細化が要
求されている。例えばキャパシタを例にとれば、集積度
が向上してその面積が少なくなるとキャパシタ容量も少
なくなるので、所定のキャパシタ容量を確保するために
は、電極間の距離となるキャパシタの容量絶縁膜の厚み
を薄くしたり、或いは高い誘電率の容量絶縁膜を用いて
面積の不足分を補わなければならない。
【0003】従来においては、このキャパシタの容量絶
縁膜としては、例えばシリコンナイトライド(Si3
4 )とシリコン酸化膜(SiO2 )の2層構造のものが
用いられているが、この種の容量絶縁膜の誘電率εは
3.8〜4.0程度である。最近のデバイスのデザイン
ルールを考慮すると、容量絶縁膜の厚みは、絶縁性を確
保するための物理的な限界値、例えば5nm〜8nm程
度に達しており、従って、より小さな微小面積で所定の
キャパシタ容量を確保するためには、誘電率のより高い
容量絶縁膜が求められている。このような状況下におい
て、上記要請を満たす新たな容量絶縁膜として、最近、
タンタル酸化膜(Ta25 )が注目されている。この
タンタル酸化膜は誘電率が、27程度と非常に大きく、
上記2層構造の容量絶縁膜よりも誘電率が7倍程大き
く、優れた容量絶縁膜の材料として注目されている。
【0004】このタンタル酸化膜を容量絶縁膜として用
いた時のキャパシタ(コンデンサ)の構造の一例を図4
に示す。図示例において、21は例えば表面或いは全体
に不純物がドープされた被処理体としての半導体ウエハ
であり、SiO2 等の絶縁膜4の上に下部電極6が形成
されている。この下部電極6と半導体ウエハ2側は、コ
ンタクトホール8を介して電気的に接続されている。こ
れらの下部電極6やコンタクトホール8は、例えば不純
物がドープされたポリシリコンにより形成される。
【0005】上記下部電極6の表面は、これを窒化処理
することにより窒化膜(シリコンナイトライド)10に
より覆われる。この窒化膜10を設ける理由は、後述す
るタンタル酸化膜を形成した後にこれをアニールする
が、このアニール時にポリシリコン製の下部電極6が酸
化することを防止するためである。そして、この下部電
極6を覆って、キャパシタの容量絶縁膜の機能を発揮す
るタンタル酸化膜12が設けられ、更にこれを覆って、
例えばチタン窒化膜、タングステン膜、或いはアルミニ
ウム膜よりなる上部電極14が形成され、キャパシタ
(コンデンサ)を構成している。
【0006】
【発明が解決しようとする課題】ところで、タンタル酸
化膜の誘電率は上述のように非常に大きいことから、容
量絶縁膜の材料としては非常に有利であるが、反面、膜
厚の制御がかなり難しく、特に、膜厚が、前工程である
下部電極表面の窒化処理終了後からタンタル酸化膜の成
膜工程までの時間間隔に大きく依存してしまうという問
題があった。図5はTa25 の膜厚と成膜時間との関
係を示すグラフであり、図中、特性Aは下部電極の表面
の窒化処理の直後にTa25 成膜を行なった時の結果
を示し、特性Bは下部電極の表面の窒化処理後、これを
3日間クリーンルームに放置した後にTa25 成膜を
行なった時の結果を示す。
【0007】尚、この成膜はバッチ式の熱CVD処理装
置で行ない、成膜温度は410℃である。この図より明
らかなように、特性Aの場合は、成膜操作開始直後から
膜が付着するが、これに対して、特性Bの場合は、成膜
操作開始直後は、インキュベーションタイムと称される
5分間程度の成膜休止時間があり、その後に、膜が付着
する傾向となっている。この成膜休止時間は、前工程終
了後からの放置時間に依存する傾向にあり、これがため
に膜厚の精度の高い制御が困難であった。特に、半導体
デバイスのデザインルールとして、容量絶縁膜の厚み
が、略その絶縁性を保持できる限界に近い厚さ、例えば
数nm〜10数nmの近傍に設定される今日において
は、成膜の厚みを高い精度でコントロールすることが要
求されているが、図5から明らかなように僅か5分の成
膜休止時間の差により、目標膜厚から50%程度も膜厚
が不足してしまう。
【0008】例えば図6はキャパシタの容量絶縁膜とし
てTa25 膜を用いた時の印加電圧と、電流密度との
関係を示すグラフであるが、膜厚が略10nm以下にな
ると、僅かな電圧で電流が流れてしまい、容量絶縁膜と
して機能しない。従って、上述のようにデザインルール
が厳しい現在においてはナノメートル(nm)のオーダ
の精度が高い膜厚のコントロールが要求されているにも
かかわらず、これを十分にコントロールすることができ
ない。この問題を解決するために、常に、下部電極表面
の窒化処理後、それ程の時間を経過することなく、直ち
にTa25 の成膜工程を実施することも考えられる
が、一般に、成膜処理は例えば50枚のウエハが集まっ
た時点で処理を開始するなどのバッチ処理が行なわれる
ことから、前工程終了後からの待ち時間にバラツキが生
じているのが一般的なので、現実的ではない。また、一
枚ずつ処理を行なう枚葉式においても、種々の理由によ
り、前工程の終了後に直ちにTa25 成膜工程に常に
移行できるものではない。
【0009】本発明は、以上のような問題点に着目し、
これを有効に解決すべく創案されたものである。本発明
の目的は、成膜直前に有機物除去洗浄を行なうことによ
り成膜の膜厚を精度良くコントロールすることができる
成膜方法を提供することにある。
【0010】
【課題を解決するための手段】本発明者は、半導体ウエ
ハに成膜の付着しない成膜休止時間の発生原因を鋭意研
究した結果、これはウエハ表面に付着する有機物に起因
しており、これを取り除くにはタンタル酸化膜の成膜直
前にウエハ表面を洗浄すればよい、という知見を得るこ
とにより本発明に至ったものである。すなわち、本発明
は、被処理体の表面に成膜を行なう成膜方法において、
前記成膜を行なう直前に、前記被処理体の表面に対して
有機物を除去するための有機物除去洗浄を施すようにし
たものである。
【0011】これにより、被処理体の表面からは有機物
成分が除去されるので、成膜を開始すると成膜休止時間
がほとんど生ずることなく成膜操作の開始直後から被処
理体の表面に膜が付着し、従って、成膜時間の時間管理
を行なうことによって膜厚を精度良くコントロールする
ことが可能となる。
【0012】このような成膜操作は、例えばキャパシタ
の容量絶縁膜を形成する時に用いることができ、具体的
にはタンタル酸化膜を用いることができる。このタンタ
ル酸化膜を用いる場合には、下部電極としての下地膜に
は、例えば不純物がドープされたポリシリコン膜を用い
ることができ、特にこのポリシリコン膜の表面に窒化膜
を形成しておけば、後工程における上記タンタル酸化膜
のアニール時に上記ポリシリコン膜が酸化されることを
防止することができる。また、上記有機物除去洗浄とし
ては、過酸化水素水と硫酸とを混合させた洗浄液を用い
てウェット洗浄を行なったり、或いは被処理体の表面に
紫外線を照射して有機物を分解するドライ洗浄を行なっ
たりすることができる。
【0013】
【発明の実施の形態】以下に、本発明に係る成膜方法の
一実施例を添付図面に基づいて詳述する。図1は本発明
の成膜方法を説明するための工程図である。ここでは成
膜に際しては、キャパシタの容量絶縁膜としてタンタル
酸化膜(Ta25 )を成膜する場合について説明す
る。図4に示す構成と同一部分については同一符号を付
して説明を行なう。図1(A)に示すように、2は例え
ば表面、或いは全体に不純物がドープされた被処理体と
してのシリコン基板製の半導体ウエハであり、この表面
にSiO2等の絶縁膜4が形成されている。この絶縁膜
4上にパターニングされた下部電極6を形成し、この下
部電極6と半導体ウエハ2の導体側とをコントロール8
を介して電気的に接続している。これらの下部電極6や
コンタクトホール8は、例えば不純物がドープされたポ
リシリコンにより形成されている。
【0014】このような下部電極6を、まず、NH3
囲気中にて所定の温度、例えば700〜900℃程度で
アニールすることにより、ポリシリコン製の下部電極6
の表面を高速で窒化処理し、窒化膜(シリコンナイトラ
イド)10により覆う。これをRTN(Rapid T
hermal Nitrogen)と称す。このように
窒化膜10により下部電極6を覆う理由は、後述するタ
ンタル酸化膜を形成した後にこれを酸素雰囲気中でアニ
ールするが、このアニールの際にポリシリコン製の下部
電極6が酸化されてキャパシタ全体としての誘電率が低
下することを防止するためである。
【0015】次に、このウエハ表面にキャパシタの容量
絶縁膜としてタンタル酸化膜を形成する直前に図1
(C)に示すようにウエハ2に対して有機物除去洗浄を
施し、ウエハ表面に付着していた有機物を除去する。こ
の有機物は、クリーンルームの清浄雰囲気に含まれてい
たものが窒化処理後のウエハをクリーンルーム内に晒し
ておいた時に窒化膜10の表面に付着したものであり、
後述するように例えば建材等から発生している。この有
機物除去洗浄は、洗浄液を用いたウェット洗浄と、これ
を用いないドライ洗浄のどちらかを用いてもよい。ウェ
ット洗浄としては、過酸化水素水(H22 )と硫酸
(H2 SO4 )とを混合してなる洗浄液を用いたSPM
(Sulfuric acid Peroxide M
ixture)洗浄、純水にフッ化水素(HF)を溶か
し込んで作製した洗浄液を用いたHF洗浄、純水に過酸
化水素水(H22 )とアンモニウム(NH4 OH)を
溶かし込んで作製した洗浄液を用いたAPM(Ammo
nia Peroxide Mixture)洗浄等を
用いることができ、例えばウエハ全体を上記洗浄液中に
1分間から10分間程度浸漬することにより洗浄を行な
う。
【0016】また、ドライ洗浄としては、オゾン存在
下、或いは不存在下でウエハ表面に紫外線を照射させて
有機物を分解する紫外線洗浄、酸素或いはオゾン雰囲気
中で熱処理して有機物を酸化させるアニール洗浄等を用
いることができる。このように有機物除去洗浄が終了し
たならば、図1(D)に示すように直ちにキャパシタの
容量絶縁膜の成膜操作を行ない、タンタル酸化膜12を
成膜する。この有機物除去洗浄完了後から成膜操作の開
始までの時間間隔は、短ければ短い程よいが、目標とす
るタンタル酸化膜の膜厚にもよるが、目標膜厚が数nm
〜10数nm程度の場合には、最長48時間程度であ
り、それ以上長く放置すると、成膜休止時間が長くなっ
て成膜後の膜厚に許容量以上の誤差が生じてしまう。
【0017】この成膜に際しては、縦型成膜装置を用い
たバッチ式のCVD成膜処理を行なってもよいし、或い
はプラズマ成膜装置を用いたスパッタPVDやCVD成
膜装置を用いた熱CVDによる枚葉式の成膜処理を行な
ってもよい。本実施例では、バッチ式のCVD装置によ
りタンタル酸化膜12の成膜を行なった。成膜条件とし
ては、プロセス温度は、例えば350℃〜500℃の範
囲内、プロセス圧力は例えば0.05Torr〜10T
orrの範囲内、成膜ガスとしてはペンタエトキシタン
タルと酸素を用い、それぞれの流量は例えば0.01s
ccm〜1.0sccmと10sccm〜5000sc
cmの範囲であり、キャリアガスとしては不活性ガス、
例えばN2 、He、Arガス等を用いることができ、そ
の流量は例えば100sccm〜1000sccmの範
囲内である。このようにして、パターニングされたタン
タル酸化膜12を形成したならば、これを酸素雰囲気中
にて所定の温度、例えば600〜800℃の酸素雰囲気
中でアニール処理する。
【0018】次に、図1(E)に示すように、上記タン
タル酸化膜12を覆って例えばアルミニウム膜よりなる
上部電極14を成膜してパターニングする。これによ
り、キャパシタ(コンデンサ)素子が形成されることに
なる。このようにタンタル酸化膜の成膜の直前に、上述
した有機物除去洗浄を行なってタンタル酸化膜表面に付
着している有機物を除去した結果、タンタル酸化膜の成
膜操作を開始した直後から、膜の付着が開始し、図5に
示したような成膜休止時間がほとんど発生することはな
かった。上記したタンタル酸化膜の成膜特性は、図5中
の特性Aと略重なる特性となった。従って、成膜時間を
管理することでこのタンタル酸化膜の膜厚をナノメート
ルの単位で精度良くコントロールすることが可能となっ
た。
【0019】図2は有機物除去洗浄の効果を示すグラフ
であり、図2(A)はRTN処理直後の表面の不純物成
分を示し、図2(B)はRTN処理後、これを3日間ク
リーンルーム内に放置した時のRTNの表面の不純物成
分を示している。この不純物成分の測定には、ガスクロ
マトグラフィーの一種であるGC−Massを用いた。
このグラフから明らかなように図2(B)に示すグラフ
には多数の有機物成分が認められ、特に、ディオクチル
フタレート(DOP)、リン酸エステル、シロキサン等
が多く付着していることが判明する。これらの有機物成
分は、クリーンルームの建材やHEPAフィルター等に
用いられる添加剤、例えば難燃剤、樹脂のひび割れを防
止する可塑剤、酸化防止剤等の成分である。このような
有機物成分を除去してTa25 の成膜を行なった結
果、上述のように膜厚を精度良く制御することができ
た。
【0020】上記ウェット洗浄における各洗浄液の組成
成分比は任意であり、例えばSPM洗浄の場合には、H
22 対H2 SO4 の比は、1:4の場合でも1:9の
場合でもともに良好な結果を示し、Ta25 の成膜操
作の開始直後から膜が付き始めた。また、この時の洗浄
液の温度も洗浄特性にはほとんど影響を与えることはな
かった。また、APM洗浄の場合には、例えば純水とH
22 とNH4 OHの比が10:1:1及び10:1:
0.5の組成比の洗浄液を用いたところ、共に上記した
SPM洗浄の場合と同様な良好な結果を示した。更に、
HF洗浄の場合には、純水に0.25%程度HFガスを
溶かし込んだ洗浄液を用いたところ、上記したSPM洗
浄の場合と同様な良好な結果を示した。
【0021】また、ドライ洗浄の紫外線洗浄の場合に
は、波長が略172nmの紫外線を多く発するエキシマ
ランプを用い、空気雰囲気中とオゾン供給下の空気雰囲
気中で10分程度洗浄を行なったところ、共に上記した
SPM洗浄の場合と同様な良好な結果を示した。更に、
アニール洗浄の場合には、O2 の雰囲気下と、O3 の雰
囲気下で温度が200℃〜400℃のアニール処理を5
分〜10分程度行なった結果、共に上記したSPM洗浄
の場合と同様な良好な結果を示した。
【0022】図3はSPM洗浄を行なった時の結果を示
すグラフであり、下地膜(下部電極)のRTN処理の直
後にTa25 成膜操作を開始した時に成膜された膜厚
(10nm)を基準値としている。図中、No Cle
aningは、RTN処理後、3日間クリーンルームに
放置して洗浄を行なわないでTa25 の成膜をした場
合を示し、SPM1はH22 対H2 SO4 を1:4の
比にした洗浄液を用いた場合を示し、SPM2はH2
2 対H2 SO4 を1:9の比にした80℃の洗浄液を用
いた場合を示し、SPM3はH22 対H2 SO4
1:9の比にした35℃の洗浄液を用いた場合を示して
いる。尚、成膜操作時間は全て同一にしたのは勿論であ
る。図から明らかなように、No Cleaningの
場合には、基準値(10nm)よりも略3nmも低い膜
厚になっている。これは基準値の10nmに対して30
%も小さな値であり、製品としての許容範囲を超えてい
る。これに対して、SPM1〜3の場合には、基準値よ
りも全て0.5nmの範囲内に入っており、良好な結果
を示していることが判明する。
【0023】以上の実施例では、キャパシタの容量絶縁
膜を形成する場合を例にとって説明したが、これに限定
されず、成膜開始時に大きな成膜休止時間が発生するよ
うな成膜操作について全て適用することができる。ま
た、被処理体としては、半導体ウエハに限定されず、ガ
ラス基板或いはLCD基板等にも適用することが可能で
ある。
【0024】
【発明の効果】以上説明したように、本発明の成膜方法
によれば、次のように優れた作用効果を発揮することが
できる。成膜の直前に有機物除去洗浄を施したことによ
って被処理体の表面に付着している有機物を除去するよ
うにしたので、成膜操作の開始直後から膜を付着させる
ことができ、成膜休止時間の長さを大幅に短縮すること
ができる。従って、形成された成膜の膜厚をナノメート
ルのオーダで精度良くコントロールすることができる。
特に、キャパシタの容量絶縁膜としてタンタル酸化膜を
形成する際に、その直前に有機物除去洗浄を行なってお
くことにより、適正な膜厚の成膜を施すことができ、高
集積化及び高微細化に対応することができる。
【図面の簡単な説明】
【図1】本発明の成膜方法を説明するための工程図であ
る。
【図2】有機物除去洗浄の効果を示すグラフである。
【図3】SPM洗浄を行なった時の効果を示すグラフで
ある。
【図4】一般的な半導体素子のキャパシタの構造を示す
拡大断面図である。
【図5】Ta25 の膜厚と成膜時間との関係を示すグ
ラフである。
【図6】キャパシタの容量絶縁膜としてTa25 膜を
用いた時の印加電圧と電流密度との関係を示すグラフで
ある。
【符号の説明】
2 半導体ウエハ(被処理体) 4 絶縁膜 6 下部電極(下地膜) 8 コンタクトール 10 窒化膜 12 タンタル酸化膜(キャパシタの容量絶縁膜) 14 上部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 多胡 研治 神奈川県津久井郡城山町町屋1丁目2番41 号 東京エレクトロン東北株式会社相模事 業所内 (72)発明者 林 輝幸 山梨県韮崎市穂坂町三ツ沢650番地 東京 エレクトロン株式会社総合研究所内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 被処理体の表面に成膜を行なう成膜方法
    において、前記成膜を行なう直前に、前記被処理体の表
    面に対して有機物を除去するための有機物除去洗浄を施
    すようにしたことを特徴とする成膜方法。
  2. 【請求項2】 前記被処理体は、所定の不純物がドープ
    されたポリシリコン膜よりなる下地膜を有し、その表面
    には窒化膜が形成されていることを特徴とする請求項1
    記載の成膜方法。
  3. 【請求項3】 前記成膜される膜は、タンタル酸化膜
    (Ta25 )であることを特徴とする請求項1または
    2記載の成膜方法。
  4. 【請求項4】 前記成膜される膜は、キャパシタの容量
    絶縁膜であることを特徴とする請求項1乃至3記載の成
    膜方法。
  5. 【請求項5】 前記有機物除去洗浄は、過酸化水と硫酸
    を混合させた洗浄液を用いることを特徴とする請求項1
    乃至4記載の成膜方法。
  6. 【請求項6】 前記有機物除去洗浄は、前記被処理体の
    表面に紫外線を照射することにより行なわれることを特
    徴とする請求項1乃至4記載の成膜方法。
JP8354308A 1996-12-19 1996-12-19 成膜方法 Pending JPH10178010A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8354308A JPH10178010A (ja) 1996-12-19 1996-12-19 成膜方法
US08/991,208 US6156121A (en) 1996-12-19 1997-12-16 Wafer boat and film formation method
KR1019970069898A KR19980064234A (ko) 1996-12-19 1997-12-17 웨이퍼보트 및 성막방법
TW086119199A TW392198B (en) 1996-12-19 1997-12-18 Wafer boat and filmformation method
US09/569,297 US6344387B1 (en) 1996-12-19 2000-05-11 Wafer boat and film formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8354308A JPH10178010A (ja) 1996-12-19 1996-12-19 成膜方法

Publications (1)

Publication Number Publication Date
JPH10178010A true JPH10178010A (ja) 1998-06-30

Family

ID=18436674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8354308A Pending JPH10178010A (ja) 1996-12-19 1996-12-19 成膜方法

Country Status (1)

Country Link
JP (1) JPH10178010A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345631B1 (ko) * 1998-12-22 2002-07-24 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243524A (ja) * 1992-02-28 1993-09-21 Nec Corp 半導体装置の製造方法
JPH07321046A (ja) * 1994-05-23 1995-12-08 Hitachi Ltd 薄膜形成装置及び薄膜形成方法
JPH08203889A (ja) * 1995-01-27 1996-08-09 Sony Corp 半導体装置の製造方法
JPH08264399A (ja) * 1995-03-27 1996-10-11 Sony Corp 半導体基板の保管方法および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243524A (ja) * 1992-02-28 1993-09-21 Nec Corp 半導体装置の製造方法
JPH07321046A (ja) * 1994-05-23 1995-12-08 Hitachi Ltd 薄膜形成装置及び薄膜形成方法
JPH08203889A (ja) * 1995-01-27 1996-08-09 Sony Corp 半導体装置の製造方法
JPH08264399A (ja) * 1995-03-27 1996-10-11 Sony Corp 半導体基板の保管方法および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345631B1 (ko) * 1998-12-22 2002-07-24 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US5258093A (en) Procss for fabricating a ferroelectric capacitor in a semiconductor device
US6492283B2 (en) Method of forming ultrathin oxide layer
US7666773B2 (en) Selective deposition of noble metal thin films
US6344387B1 (en) Wafer boat and film formation method
US7687844B2 (en) Semiconductor constructions
US7008837B2 (en) Method of manufacturing capacitor by performing multi-stepped wet treatment on surface of electrode
GB2362032A (en) Method for fabricating capacitors of a semiconductor device
JP3297291B2 (ja) 半導体装置の製造方法
US6232239B1 (en) Method for cleaning contact holes in a semiconductor device
TW200532790A (en) Chamber cleaning method
US7371670B2 (en) Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device
JP4292502B2 (ja) ルテニウムシリサイド処理方法
US20030047532A1 (en) Method of etching ferroelectric layers
JP4054887B2 (ja) ケイ化ルテニウムのウェットエッチング方法及びエッチング液
JPH10178010A (ja) 成膜方法
JP2003100995A (ja) 半導体装置およびその製造方法
US8152918B2 (en) Methods for epitaxial silicon growth
JP2000216241A (ja) 半導体装置の製造方法
JPH10270434A (ja) 半導体ウエーハの洗浄方法及び酸化膜の形成方法
JPH0897185A (ja) 半導体装置の製造方法
KR100373161B1 (ko) 반도체 소자의 캐패시터 제조 방법
US7329548B2 (en) Integration processes for fabricating a conductive metal oxide gate ferroelectric memory transistor
JPH03204932A (ja) シリコン層上の被膜除去方法
JP2005129819A (ja) 半導体装置の製造方法
JP2000232077A (ja) 半導体製造装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040427