JPH10164287A - 通信端末装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＲＡＭ７とモデム９との間におけるデータの
ＤＭＡ転送を低コストで実現可能な通信端末装置を提供
すること。 【解決手段】 モデム９から割り込み信号としての送信
要求信号または受信要求信号を送出する。この送信要求
信号または受信要求信号がＤＭＡコントローラ１ａに入
力されると、ＣＰＵ１がバスを開放してＤＭＡコントロ
ーラ１ａがバス１２のバス・マスタとなる。ＤＭＡアド
レス指定部８は、モデム９の要求に基づくＤＭＡコント
ローラ１ａからの指令に応じて、アドレス生成部８ａで
生成した送受信レジスタアドレスをアドレス切替部８ｂ
で切替えてモデム９に送出する。従って、送信時にはＲ
ＡＭ７からモデム９の送信レジスタ９ａに、受信時には
モデム９の受信レジスタ９ｂからＲＡＭ７に、バス１２
を介して送受信データのＤＭＡ転送が行われる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばファクシミ
リ装置等の通信端末装置に関し、詳しくはメモリとモデ
ムとの間において送受信データをＤＭＡ転送することが
可能な通信端末装置に関するものである。

【０００２】

【従来の技術】一般に、ファクシミリ装置には、電話回
線上に送出される画像データを変調するとともに、電話
回線から受信された画データを復調するためのモデムが
備えられている。画像メモリを備えたファクシミリ装置
では、送信時にはメモリ内の画データがモデムに転送さ
れて変調され、受信時には受信画データがモデムで復調
されてメモリに転送される。なお、メモリとモデムとの
間での送受信画データの転送は、一般的にＣＰＵが予め
定められた制御プログラムに従ってデータ転送するプロ
グラム転送方式、１本のデータ線を使ってデータを１ビ
ットずつ転送するシリアル転送方式等により行われてい
る。

【０００３】

【発明が解決しようとする課題】ところで、近年、社会
の情報化に伴い大量の文書データ等を高速に通信する必
要が生じてきている。このような要求に応じるべく、デ
ータを高速に通信することができるモデムが登場してき
ている。しかし、高速なモデムを使用するためには、そ
の通信速度に応じて、モデムとメモリとの間のデータ転
送速度も高速にする必要がある。

【０００４】ところが、上記のシリアル転送方式では、
データ転送速度をそれほど速くすることができない。処
理速度の速い高価なＣＰＵ（Central Processing Uni
t）を用いれば、高速なプログラム転送を行うことがで
きる。しかし、通常のファクシミリ装置の制御には、こ
のような高速のＣＰＵは必要とされず、ファクシミリ装
置自身が高価になってしまう。これを解決するため、モ
デムとメモリとの間でデータのＤＭＡ（Direct Memory
Access）転送を行わせることが考えられる。ＤＭＡ転送
によれば、ＣＰＵに負担をかけることなく、モデムとメ
モリとの間で直接高速にデータ転送することができる。
このため、必要以上に高価なＣＰＵを用いる必要がなく
なる。

【０００５】しかしながら、通常のモデムは、ＤＭＡ転
送のための機能を備えていない。すなわち、モデムは、
送受信データを格納するための送受信レジスタを備えて
いる。しかし、通常の汎用モデムは、ファクシミリ送受
信に際して画データのＤＭＡ転送を要求したとき、自身
で送受信レジスタのアドレスを指定する機能を備えてい
ない。このような機能を備えた専用モデムを製作すれば
良いが、それにはコストがかかる。

【０００６】本発明の目的は、上記問題点を解決するた
めになされたものであって、その目的は、メモリとモデ
ムとの間におけるデータのＤＭＡ転送を低コストで実現
可能な通信端末装置を提供することにある。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に記載の発明においては、送信データの
変調及び受信データの復調を行う変復調手段と、送受信
データを記憶する記憶手段と、変復調手段からのデータ
転送要求に応じて、変復調手段と記憶手段との間でデー
タのＤＭＡ転送を行わせる制御手段と、制御手段からの
指令に応じて、変復調手段に対し受信データの読み出し
アドレスまたは送信データの書き込みアドレスを指定す
るアドレス指定手段とを備えた。

【０００８】請求項２に記載の発明においては、請求項
１に記載の発明において、前記アドレス指定手段は、制
御手段からの指令に応じて、前記読み出しアドレスまた
は書き込みアドレスを生成するアドレス生成部と、制御
手段からの指令に応じて、変復調手段に対し指定すべき
アドレスを前記アドレス生成部で生成されたアドレスに
切り替えるアドレス切替部とを含む。

【０００９】請求項３に記載の発明においては、請求項
２に記載の発明において、変復調手段は、送受信データ
を格納するための第１レジスタ、及び変復調手段の制御
用データを格納するための第２レジスタを有し、前記ア
ドレス生成部は、制御手段からの指令に応じて第１レジ
スタのアドレスを生成するものであり、前記アドレス切
替部は、制御手段からの指令に応じて、変復調手段に対
し指定すべきアドレスを、第２レジスタのアドレスから
前記アドレス生成部で生成されたアドレスに切り替える
ものである。

【００１０】従って、請求項１に記載の発明によれば、
変復調手段からのデータ転送要求に応じて、制御手段は
変復調手段と記憶手段との間でデータのＤＭＡ転送を行
わせる。このとき、制御手段からの指令に応じて、アド
レス指定手段は、変復調手段に対し受信データの読み出
しアドレスまたは送信データの書き込みアドレスを指定
する。このため、変復調手段と記憶手段との間でデータ
のＤＭＡ転送が支障なく行われる。

【００１１】請求項２に記載の発明によれば、請求項１
に記載の発明の作用に加えて、前記アドレス指定手段
は、制御手段からの指令に応じて、前記読み出しアドレ
スまたは書き込みアドレスを生成する。アドレス切替部
は、制御手段からの指令に応じて、変復調手段に対し指
定すべきアドレスを前記アドレス生成部で生成されたア
ドレスに切り替える。

【００１２】請求項３に記載の発明によれば、請求項２
に記載の発明の作用に加えて、前記アドレス生成部は、
制御手段からの指令に応じて第１レジスタのアドレスを
生成し、前記アドレス切替部は、制御手段からの指令に
応じて、変復調手段に対し指定すべきアドレスを、第２
レジスタのアドレスから前記アドレス生成部で生成され
たアドレスに切り替える。従って、モデムにおいては、
ＤＭＡ転送に際しては、送受信データを格納するための
第１レジスタを用いて、データの書き込み又は読み出し
が支障なく行われる。

【００１３】

【発明の実施の形態】以下、本発明を具体化した一実施
形態について図面を用いて説明する。なお、本実施形態
では、通信端末装置としてファクシミリ装置Ｆに具体化
した場合について説明する。

【００１４】図１に示すように、ＣＰＵ（Central Proc
essing Unit）１は、バス１２を介してファクシミリ装
置Ｆの各部を制御する。ＣＰＵ１には、動作クロック
（ＣＬＫ）として３２ＭＨｚのクロック信号が付与され
ているが、ＣＰＵ１の内部はこの３２ＭＨｚを分周して
１６ＭＨｚで動作している。

【００１５】ＲＯＭ（Read Only Memory）６は、ファク
シミリ装置Ｆの動作に必要なプログラムを記憶してい
る。記憶手段としてのＲＡＭ（Random Access Memory）
７は、ＳＲＡＭ（Static Random Access Memory）或い
はフラッシュメモリ（フラッシュＥＥＰＲＯＭ；Flash
Electrically Erasable Programmable Read Only Memor
y）等で構成され、プログラムの実行時に発生する一時
的なデータを記憶する。

【００１６】変復調手段及び制御手段としてのモデム９
は、送受信データの変調及び復調を行う。モデム９は、
送信データを一時的に記憶するための第１レジスタとし
ての送信レジスタ９ａ、受信データを一時的に記憶する
ための第１レジスタとしての受信レジスタ９ｂ、及び第
２レジスタとしての複数のシステムレジスタ９ｃを有し
ている。システムレジスタ９ｃは、モデム９の動作に必
要な各種の設定データを記憶するためのものである。Ｎ
ＣＵ（Network Control Unit）１０は、電話回線Ｌの閉
結及び開放を行うとともに、相手先のファックス番号に
対応したダイヤルパルスの送出及び着信を検出する機能
等を備えている。

【００１７】読取部２は、ＣＣＤ（Charge Coupled Dev
ice）等によって原稿上の画像を読み取って、白黒２値
のイメージデータを出力する。記録部３は、電子写真方
式等のプリンタを備え、電話回線から受信したデータを
記録紙上に印字する。

【００１８】ＣＯＤＥＣ（Coder＋Decoderの略称：符号
化復号回路）１１は、前記読取部２の読み取りによって
得られたイメージデータをＭＨ（Modified Huffman）符
号化方式等により符号化する。また、ＣＯＤＥＣ１１
は、モデム９で復調された符号化状態の画データをイメ
ージデータに復号する。

【００１９】前記ＲＡＭ７は画像メモリとしての機能も
有し、前記ＣＯＤＥＣ１１で符号化された画データを記
憶するとともに、モデム９で復調された符号化状態の画
データを記憶する。

【００２０】ＬＣＤ（Liquid Crystal Display）等より
なる表示部４は、ファクシミリ装置Ｆの動作状態等の表
示を行う。操作部５は、ファクシミリ装置Ｆを操作する
のに必要なテンキー、短縮ダイヤルキー、ワンタッチダ
イヤルキー、各種のファンクションキー及びスタートキ
ー等を備えている。

【００２１】ＣＰＵ１には、制御手段としてのＤＭＡコ
ントローラ１ａが内蔵されている。ＤＭＡコントローラ
１ａは、画データの送受信の際に、モデム９からの割り
込み信号（画データの転送を要求するための信号）の入
力に基づき、ＲＡＭ７とモデム９との間で送受信データ
のＤＭＡ転送を行わせる。

【００２２】アドレス指定手段としてのＤＭＡアドレス
指定部８は、後述するアドレス生成部８ａと、アドレス
切替部８ｂと、デコード部８ｃとから構成されている。
ＤＭＡアドレス指定部８は、ＤＭＡコントローラ１ａの
指令に基づき、ＤＭＡ転送に際し、モデムに対して送信
レジスタ９ａのアドレスまたは受信レジスタ９ｂのアド
レスを指定する。

【００２３】バス１２は、上記各部１〜１１を接続する
ためのアドレスバス、データバス、各種の制御線等から
構成されている。次に、ＤＭＡ転送に関連する部分の構
成について図２を用いて説明する。

【００２４】ＤＭＡコントローラ１ａの「ＤＲＱＴＸ」
端子及び「ＤＲＱＲＸ」端子には、モデム９の「ＴＸＲ
Ｑ」端子及び「ＲＸＲＱ」端子がバス１２の制御線を介
して接続されている。

【００２５】モデム９は画データの送信時には、ＲＡＭ
７内から画データのＤＭＡ転送を要求すべく、「ＴＸＲ
Ｑ」端子から送出する割り込み信号としての送信要求信
号をＬレベルからＨレベルに立ち上げる。また、モデム
９は画データの受信時には、ＲＡＭ７への画データの転
送を要求すべく、「ＲＸＲＱ」端子から送出する割り込
み信号としての受信要求信号をＬレベルからＨレベルに
立ち上げる。

【００２６】ＤＭＡコントローラ１ａは、モデム９から
の送信要求信号がＨレベルになると、「／ＤＡＣＫＴ
Ｘ」端子からＤＭＡアドレス指定部８に送出する送信応
答信号（モデム９からの送信要求に対する応答信号）
を、ＨレベルからＬレベルに立ち下げる。また、ＤＭＡ
コントローラ１ａは、モデム９からの受信要求信号がＨ
レベルになると、「／ＤＡＣＫＲＸ」端子からＤＭＡア
ドレス指定部８に送出する受信応答信号（モデム９から
の受信要求に対する応答信号）を、ＨレベルからＬレベ
ルに立ち下げる。なお、ＤＭＡコントローラ１ａからの
送信応答信号及び受信応答信号は、ＤＭＡアドレス指定
部８におけるアドレス生成部８ａ、アドレス切替部８ｂ
及びデコード部８ｃにそれぞれ入力される。

【００２７】アドレス生成部８ａは、ＤＭＡコントロー
ラ１ａからの送信応答信号がＬレベルになるのに基づ
き、モデム９の送信レジスタ９ａを指定するための書き
込みアドレスとしての送信レジスタアドレスを生成して
アドレス切替部８ｂに送出する。また、アドレス生成部
８ａは、ＤＭＡコントローラ１ａからの受信応答信号が
Ｌレベルになるのに基づき、モデム９の受信レジスタ９
ｂを指定するための読み出しアドレスとしての受信レジ
スタアドレスを生成してアドレス切替部８ｂに送出す
る。

【００２８】アドレス切替部８ｂには、前記送信レジス
タアドレス及び受信レジスタアドレスに加えて、ＣＰＵ
１からバス１２を介してシステムアドレスが入力され
る。システムアドレスは、ファクシミリ装置Ｆの動作時
に、モデム９における複数のシステムレジスタ９ｃ中か
ら所定のシステムレジスタ９ｃを指定するために、ＣＰ
Ｕ１から出力されるアドレスである。

【００２９】そして、アドレス切替部８ｂは、ＤＭＡコ
ントローラ１ａからの送信応答信号及び受信応答信号が
ともにＨレベルの状態では、ＣＰＵ１からのシステムア
ドレスをモデム９のレジスタ・アドレス端子（「ＲＳ０
〜ＲＳ４」端子）に送出する。この状態で、アドレス切
替部８ｂは、ＤＭＡコントローラ１ａからの送信応答信
号がＬレベルになると、モデム９のレジスタ・アドレス
端子に送出するアドレスを、アドレス生成部８ａからの
送信レジスタアドレスに切り替える。さらに、アドレス
切替部８ｂは、ＤＭＡコントローラ１ａからの受信応答
信号がＬレベルになると、モデム９のレジスタ・アドレ
ス端子に送出するアドレスを、アドレス生成部８ａから
の受信レジスタアドレスに切り替える。

【００３０】ＡＮＤ回路よりなるデコード部８ｃには、
ＤＭＡコントローラ１ａからの送信応答信号及び受信応
答信号に加えて、ＣＰＵ１からチップセレクト信号が入
力される。なお、ＣＰＵ１は、ファクシミリ装置Ｆの動
作時において、モデム９を能動状態にする場合には、デ
コード部８ｃに出力するチップセレクト信号をＬレベル
にする。デコード部８ｃは、入力される３つの信号のう
ちの少なくとも１つがＬレベルである場合にのみ、Ｌレ
ベルのモデムチップセレクト信号をモデム９の「／ＣＳ
ＭＤＭ」端子に送出する。

【００３１】ＤＭＡコントローラ１ａは、モデムリード
信号をモデム９の「／ＩＯＲＤ」端子に、メモリリード
信号をＲＡＭ７の「／ＭＲＤ」端子にそれぞれ送出す
る。さらに、ＤＭＡコントローラ１ａは、モデムライト
信号をモデム９の「／ＩＯＷＲ」端子に、メモリライト
信号をＲＡＭ７の「／ＭＷＲ」端子にそれぞれ送出す
る。モデム９は、ＤＭＡコントローラ１ａからのモデム
リード信号及びモデムライト信号がＬレベルになるのに
基づき、データの読み出し及び書き込みを行う。ＲＡＭ
７も同様に、ＤＭＡコントローラ１ａからのメモリリー
ド信号及びメモリライト信号がＬレベルになるのに基づ
き、データの読み出し及び書き込みを行う。

【００３２】また、ＣＰＵ１及びＤＭＡコントローラ１
ａは、ＲＡＭ７の「／ＣＳＲＡＭ」端子にメモリチップ
セレクト信号を送出する。ＣＰＵ１及びＤＭＡコントロ
ーラ１ａは、ファクシミリ装置Ｆの動作時において、Ｒ
ＡＭ７を能動状態にする場合には、メモリチップセレク
ト信号をＬレベルにする。

【００３３】次に、ＲＡＭ７とモデム９との間で行われ
るＤＭＡ転送動作について、図２を参照しつつ図３及び
図４に示すタイムチャートを用いて説明する。一般に、
ＤＭＡコントローラ１ａがＣＰＵ１に対してバス要求信
号を送出すると、ＣＰＵ１は、バス１２を開放し、ＤＭ
Ａコントローラ１ａがバス１２を制御することができる
ようになる。本実施形態では、モデム９からの送信要求
信号及び受信要求信号に基づき、ＤＭＡコントローラ１
ａがＣＰＵ１に対してバス要求信号を送出するようにな
っている。

【００３４】まず、ファクシミリ送信時におけるＤＭＡ
転送動作について、図２を参照しつつ図３に示すタイム
チャートを用いて説明する。まず、送信すべき相手の電
話番号を使用者が操作部５に備えられた短縮ダイヤルキ
ー、ワンタッチダイヤルキー或いはテンキー等を用いて
入力するとともに、スタートキーを押下すると、ファク
シミリ装置Ｆの原稿台（図示略）に載置された原稿が読
取部２で読み取られる。読み取りによって得られたイメ
ージデータは、ＣＯＤＥＣ１１で符号化されるととも
に、その符号化されたデータがＲＡＭ７に一旦記憶され
る。

【００３５】次に、先に入力した電話番号に基づき、発
呼が行われる。受信側との間で電話回線Ｌが接続される
と、モデム９により受信側との間で各種ファクシミリ手
順信号のやりとりが行われる。続いて、モデム９は、Ｒ
ＡＭ７内の送信データのＤＭＡ転送を要求すべく、「Ｔ
ＸＲＱ」端子から送出する送信要求信号をＨレベルにす
る。すると、ＤＭＡコントローラ１ａの「ＤＲＱＴＸ」
端子もＨレベルとなる。この状態になると、ＣＰＵ１
は、バス１２を開放してＣＰＵ１に内蔵されているＤＭ
Ａコントローラ１ａがバス・マスタとなりバス１２を制
御できるようになる。

【００３６】ＤＭＡコントローラ１ａの「ＤＲＱＴＸ」
端子がＨレベルになると、ＤＭＡコントローラ１ａは、
ＲＡＭ７に送出するメモリチップセレクト信号をＬレベ
ルにする。すると、ＲＡＭ７の「／ＣＳＲＡＭ」端子も
Ｌレベルとなり、ＲＡＭ７は、能動状態となる。

【００３７】また、ＤＭＡコントローラ１ａは、「ＤＲ
ＱＴＸ」端子がＨレベルになると、「／ＤＡＣＫＴＸ」
端子から送出する送信応答信号をＬレベルにする。する
と、ＤＭＡアドレス指定部８のアドレス生成部８ａは、
送信レジスタアドレスを生成する。

【００３８】一方、アドレス切替部８ｂは、ＤＭＡコン
トローラ１ａの「／ＤＡＣＫＴＸ」端子からの送信応答
信号がＬレベルになると、モデム９の「ＲＳ０〜ＲＳ
４」端子に送出するアドレスをシステムアドレスからア
ドレス生成部８ａで生成された送信レジスタアドレスに
切り替える。すると、モデム９は、アドレス切替部８ｂ
からの送信レジスタアドレスに基づき、ＲＡＭ７からの
送信データを書き込むべきレジスタとして送信レジスタ
９ａを設定する。

【００３９】一方、デコード部８ｃは、「／ＤＡＣＫＴ
Ｘ」端子からの送信応答信号がＬレベルになると、モデ
ム９に送出するモデムチップセレクト信号をＬレベルに
する。すると、モデム９の「／ＣＳＭＤＭ」端子もＬレ
ベルになり、モデム９が能動状態となる。また、モデム
９は「／ＣＳＭＤＭ」端子がＬレベルになると、「ＴＸ
ＲＱ」端子からの送信要求信号をＬレベルに戻す。

【００４０】次に、ＤＭＡコントローラ１ａは、ＲＡＭ
７に送出するメモリリード信号をＬレベルにする。する
と、ＲＡＭ７の「／ＭＲＤ」端子もＬレベルとなり、Ｒ
ＡＭ７は、送信データをバス１２内のデータバスに例え
ば１バイト分読み出す。なお、このときＲＡＭ７におい
て、送信データを読み出すアドレスは、バス１２内のア
ドレスバスを介してＤＭＡコントローラ１ａによって指
定される。

【００４１】続いて、ＤＭＡコントローラ１ａは、モデ
ム９に送出するモデムライト信号をＬレベルにする。す
ると、モデム９の「／ＩＯＷＲ」端子もＬレベルにな
る。つまり、モデム９の送信レジスタ９ａに送信データ
の書き込みが可能な状態になる。従って、先にＲＡＭ７
からデータバス上に送出された例えば１バイト分の送信
データが、モデム９の送信レジスタ９ａに書き込まれ
る。

【００４２】モデム９に送信データが書き込まれると、
モデム９に対するモデムライト信号がＬレベルからＨレ
ベルになる。続いて、ＤＭＡコントローラ１ａからＲＡ
Ｍ７に対するメモリリード信号、ＤＭＡコントローラ１
ａからＤＭＡアドレス指定部８に対する送信応答信号及
びＲＡＭ７に対するメモリチップセレクト信号がＬレベ
ルからＨレベルになる。そして、上記の動作が繰り返さ
れることによりＲＡＭ７内の送信データがモデム９に順
次ＤＭＡ転送されるとともに、その送信データがモデム
９で変調され、ＮＣＵ１０を介して電話回線Ｌ上に送信
される。

【００４３】次に、ファクシミリ受信時におけるＤＭＡ
転送動作について、図２を参照しつつ図４に示すタイム
チャートを用いて説明する。送信側からの着信がある
と、モデム９により送信側との間で各種ファクシミリ手
順信号のやりとりが行われた後、画データの受信が開始
される。このとき、モデム９は、ＲＡＭ７への受信デー
タのＤＭＡ転送を要求すべく、「ＲＸＲＱ」端子から送
出する受信要求信号をＨレベルにする。すると、ＤＭＡ
コントローラ１ａの「ＤＲＱＲＸ」端子もＨレベルとな
る。この状態になると、ＣＰＵ１は、バス１２を開放し
てＤＭＡコントローラ１ａがバス・マスタとなりバス１
２を制御できるようになる。

【００４４】ＤＭＡコントローラ１ａの「ＤＲＱＲＸ」
端子がＨレベルになると、ＤＭＡコントローラ１ａは、
ＲＡＭ７に送出するメモリチップセレクト信号をＬレベ
ルにする。すると、ＲＡＭ７の「／ＣＳＲＡＭ」端子も
Ｌレベルになり、ＲＡＭ７が能動状態となる。

【００４５】また、ＤＭＡコントローラ１ａは、「ＤＲ
ＱＲＸ」端子がＨレベルになると、「／ＤＡＣＫＲＸ」
端子から送出する受信応答信号をＬレベルにする。する
と、ＤＭＡアドレス指定部８のアドレス生成部８ａは、
受信レジスタアドレスを生成する。

【００４６】一方、アドレス切替部８ｂは、ＤＭＡコン
トローラ１ａの「／ＤＡＣＫＲＸ」端子からの受信応答
信号がＬレベルになると、モデム９の「ＲＳ０〜ＲＳ
４」端子に送出するアドレスをシステムアドレスからア
ドレス生成部８ａで生成された受信レジスタアドレスに
切り替える。すると、モデム９は、アドレス切替部８ｂ
からの受信レジスタアドレスに基づき、モデム９からの
受信データを書き込むべきレジスタとして受信レジスタ
９ｂを設定する。

【００４７】一方、デコード部８ｃは、「／ＤＡＣＫＲ
Ｘ」端子からの受信応答信号がＬレベルになると、モデ
ム９に送出するチップセレクト信号をＬレベルにする。
すると、モデム９の「／ＣＳＭＤＭ」端子もＬレベルに
なり、モデム９が能動状態となる。また、モデム９の
「／ＣＳＭＤＭ」端子がＬレベルになると、「ＲＸＲ
Ｑ」端子からの受信要求信号をＬレベルに戻す。

【００４８】次に、ＤＭＡコントローラ１ａは、モデム
９に送出するモデムリード信号をＬレベルにする。する
と、モデム９の「／ＩＯＲＤ」端子もＬレベルとなり、
モデム９は、受信レジスタ９ｂに記憶された復調後の受
信データをバス１２内のデータバスに例えば１バイト分
読み出す。

【００４９】続いて、ＤＭＡコントローラ１ａは、ＲＡ
Ｍ７に送出するメモリライト信号をＬレベルにする。す
ると、ＲＡＭ７の「／ＭＷＲ」端子もＬレベルになる。
つまり、モデム９の受信レジスタ９ｂからの受信データ
がＲＡＭ７に書き込み可能な状態なる。従って、先にモ
デム９の受信レジスタ９ｂからデータバス上に送出され
た例えば１バイト分の受信データが、ＲＡＭ７に書き込
まれる。なお、このときＲＡＭ７において、受信データ
を書き込むアドレスは、バス１２内のアドレスバスを介
してＤＭＡコントローラ１ａによって指定される。

【００５０】ＲＡＭ７に受信データが書き込まれると、
ＲＡＭ７に対するメモリライト信号がＬレベルからＨレ
ベルになる。続いて、ＤＭＡコントローラ１ａからモデ
ム９に対するモデムリード信号、ＤＭＡコントローラ１
ａからＤＭＡアドレス指定部８に対する受信応答信号及
びＲＡＭ７に対するメモリチップセレクト信号がＬレベ
ルからＨレベルになる。そして、上記の動作が繰り返さ
れることにより、電話回線Ｌからモデム９で受信された
受信データがモデム９で復調された後、ＲＡＭ７に順次
ＤＭＡ転送されて、ＲＡＭ７に記憶される。

【００５１】以上のように、本実施形態では次のような
作用、効果を得ることができる。 （１）モデム９からの送信及び受信要求信号があると、
ＤＭＡコントローラ１ａは、ＲＡＭ７とモデム９との間
でＤＭＡ転送を行わせる。このとき、ＤＭＡアドレス指
定部８は、ＤＭＡコントローラ１ａの指令に基づき、モ
デム９に対して指定すべきアドレスをシステムアドレス
から送信レジスタ９ａのアドレス又は受信レジスタ９ｂ
のアドレスに切り替える。このため、モデム９自身が送
信レジスタ９ａのアドレス又は受信レジスタ９ｂのアド
レスを指定する機能を備えていなくても、その機能をＤ
ＭＡアドレス指定部８で行わせることができるため、Ｄ
ＭＡ転送を支障なく行うことができる。

【００５２】（２）前記（１）により、市販されている
汎用モデムを使用してＤＭＡ転送をすることが可能とな
るため、ＣＰＵ１に負担をかけることなく、また専用モ
デムを製作することなく、低コストな構成でＤＭＡ転送
を実現することができる。

【００５３】なお、上記実施形態は以下のように変更し
てもよく、その場合でも少なくとも上記実施形態と同様
の作用、効果を得ることができる。 （ａ）１バイト転送するごとに次のＤＭＡ要求があるか
否かを調べて要求があれば連続してＤＭＡ転送を行うバ
ースト・モード、または必要なバイト数のＤＭＡ転送が
終了するまでＣＰＵ１に制御を返さないコンティニュア
ス・モードであっても良い。

【００５４】さらに、上記実施形態より把握される請求
項以外の技術的思想について、以下にそれらの効果と共
に記載する。 ［１］請求項１に記載の通信端末装置において、変復調
手段からのデータ転送要求は、割り込み信号によって行
う通信端末装置。

【００５５】［２］請求項２に記載の通信端末装置にお
いて、前記アドレス指定手段は、送受信時に変復調手段
を能動状態にするためのデコード部を含む通信端末装
置。 ［３］請求項３に記載の通信端末装置において、前記第
１レジスタは、送信データを格納するための送信レジス
タ及び受信データを格納するための受信レジスタを含
み、前記アドレス生成部は送信レジスタのアドレスまた
は受信レジスタのアドレスを発生する通信端末装置。

【００５６】上記［１］〜［３］に記載の通信端末装置
では、上記実施形態と同様な効果を得ることができる。

【００５７】

【発明の効果】本発明は、以上のように構成されている
ため、次のような効果を奏する。請求項１に記載の発明
によれば、記憶手段と変復調手段との間におけるデータ
のＤＭＡ転送を低コストで実現可能な通信端末装置を提
供することができる。

【００５８】請求項２に記載の発明によれば、請求項１
に記載の発明の効果に加えて、送受信時には、読み出し
アドレスまたは書き込みアドレスに確実に切り替えられ
るため、ＤＭＡ転送を支障なく行うことができる。

【００５９】請求項３に記載の発明によれば、請求項２
に記載の発明の効果に加えて、変復調手段においては、
ＤＭＡ転送に際しては、送受信データを格納するための
第１レジスタを用いて、データの書き込み又は読み出し
が支障なく行われる。

【図面の簡単な説明】

【図１】 一実施形態におけるファクシミリ装置のブロ
ック構成図。

【図２】 同じく、ＤＭＡアドレス指定部の構成を示し
た説明図。

【図３】 同じく、送信時におけるＤＭＡ転送動作を示
すタイムチャート。

【図４】 同じく、受信時におけるＤＭＡ転送動作を示
すタイムチャート。

【符号の説明】

１ａ…制御手段を構成するＤＭＡコントローラ、７…記
憶手段を構成するＲＡＭ、８…アドレス指定手段として
のＤＭＡアドレス指定部、９…変復調手段としてのモデ
ム、９ａ…第１レジスタとしての送信レジスタ、９ｂ…
第１レジスタとしての受信レジスタ、９ｃ…第２レジス
タとしてのシステムレジスタ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 送信データの変調及び受信データの復調
   を行う変復調手段と、送受信データを記憶する記憶手段
   と、変復調手段からのデータ転送要求に応じて、変復調
   手段と記憶手段との間でデータのＤＭＡ転送を行わせる
   制御手段と、制御手段からの指令に応じて、変復調手段
   に対し受信データの読み出しアドレスまたは送信データ
   の書き込みアドレスを指定するアドレス指定手段とを備
   えた通信端末装置。
2. 【請求項２】 前記アドレス指定手段は、制御手段から
   の指令に応じて、前記読み出しアドレスまたは書き込み
   アドレスを生成するアドレス生成部と、制御手段からの
   指令に応じて、変復調手段に対し指定すべきアドレスを
   前記アドレス生成部で生成されたアドレスに切り替える
   アドレス切替部とを含む請求項１に記載の通信端末装
   置。
3. 【請求項３】 変復調手段は、送受信データを格納する
   ための第１レジスタ、及び変復調手段の制御用データを
   格納するための第２レジスタを有し、前記アドレス生成
   部は、制御手段からの指令に応じて第１レジスタのアド
   レスを生成するものであり、前記アドレス切替部は、制
   御手段からの指令に応じて、変復調手段に対し指定すべ
   きアドレスを、第２レジスタのアドレスから前記アドレ
   ス生成部で生成されたアドレスに切り替えるものである
   請求項２に記載の通信端末装置。