JPH10154572A - ヒータ温度制御回路 - Google Patents
ヒータ温度制御回路Info
- Publication number
- JPH10154572A JPH10154572A JP8314764A JP31476496A JPH10154572A JP H10154572 A JPH10154572 A JP H10154572A JP 8314764 A JP8314764 A JP 8314764A JP 31476496 A JP31476496 A JP 31476496A JP H10154572 A JPH10154572 A JP H10154572A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- heater
- signal
- duty
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/20—Apparatus for electrographic processes using a charge pattern for fixing, e.g. by using heat
- G03G15/2003—Apparatus for electrographic processes using a charge pattern for fixing, e.g. by using heat using heat
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
- G05D23/00—Control of temperature
- G05D23/19—Control of temperature characterised by the use of electric means
- G05D23/1906—Control of temperature characterised by the use of electric means using an analogue comparing device
- G05D23/1909—Control of temperature characterised by the use of electric means using an analogue comparing device whose output amplitude can only take two discrete values
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Fixing For Electrophotography (AREA)
- Control Of Resistance Heating (AREA)
- Control Of Temperature (AREA)
Abstract
(57)【要約】
【課題】 ソフトウエアによりヒータの制御温度の設定
値を詳細に変更可能とすること。 【解決手段】 レーザプリンタにおける記録用紙上のト
ナー画像を定着する加熱ローラを制御するヒータ温度制
御回路２は、ＣＰＵの指示に基づいて出力されたパルス
幅変調回路１６の出力を積分回路１８にて積分した基準
電圧Ｖｒｅｆと、サーミスタ８と抵抗Ｒ３との分圧Ｖｉ
ｎとをコンパレータ１４にて比較して、この比較結果に
よりヒータをオン／オフする。このように、プログラム
に基づいてＣＰＵが精細に基準電圧Ｖｒｅｆを変更でき
るため、分圧回路４の抵抗を変更あるいは交換しなくて
もヒータの制御温度を細かく自由に変更することができ
る。
値を詳細に変更可能とすること。 【解決手段】 レーザプリンタにおける記録用紙上のト
ナー画像を定着する加熱ローラを制御するヒータ温度制
御回路２は、ＣＰＵの指示に基づいて出力されたパルス
幅変調回路１６の出力を積分回路１８にて積分した基準
電圧Ｖｒｅｆと、サーミスタ８と抵抗Ｒ３との分圧Ｖｉ
ｎとをコンパレータ１４にて比較して、この比較結果に
よりヒータをオン／オフする。このように、プログラム
に基づいてＣＰＵが精細に基準電圧Ｖｒｅｆを変更でき
るため、分圧回路４の抵抗を変更あるいは交換しなくて
もヒータの制御温度を細かく自由に変更することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ヒータ温度制御回
路に関し、特に、ヒータの発熱に伴う温度変化により抵
抗値が変化するサーミスタと所定の抵抗値の抵抗とによ
り分圧された電圧を出力する分圧回路と、前記分圧回路
の出力電圧と基準電圧とを比較し、この比較結果によ
り、前記ヒータの発熱量を制御する制御信号を出力する
ヒータ制御回路とを備えたヒータ温度制御回路に関す
る。
路に関し、特に、ヒータの発熱に伴う温度変化により抵
抗値が変化するサーミスタと所定の抵抗値の抵抗とによ
り分圧された電圧を出力する分圧回路と、前記分圧回路
の出力電圧と基準電圧とを比較し、この比較結果によ
り、前記ヒータの発熱量を制御する制御信号を出力する
ヒータ制御回路とを備えたヒータ温度制御回路に関す
る。
【０００２】
【従来の技術】従来、例えば、レーザプリンタにおい
て、トナーを定着させるためのヒータの温度制御は、図
５に例示するごとく、ヒータに取り付けられたサーミス
タ１００と抵抗Ｒ１３との分圧Ｖｉｎと、一定の基準電
圧Ｖｒｅｆとをコンパレータ１０２により比較し、この
比較結果によりヒータをオン／オフしていた。
て、トナーを定着させるためのヒータの温度制御は、図
５に例示するごとく、ヒータに取り付けられたサーミス
タ１００と抵抗Ｒ１３との分圧Ｖｉｎと、一定の基準電
圧Ｖｒｅｆとをコンパレータ１０２により比較し、この
比較結果によりヒータをオン／オフしていた。
【０００３】あるいは、コンピュータを用いて、前記サ
ーミスタ１００と抵抗Ｒ１３との分圧出力を、直接Ａ／
Ｄコンバー夕でソフトウエア的にデジタルの数値に変換
して読み取り、ソフトウエア制御によりヒータをオン／
オフしていた。
ーミスタ１００と抵抗Ｒ１３との分圧出力を、直接Ａ／
Ｄコンバー夕でソフトウエア的にデジタルの数値に変換
して読み取り、ソフトウエア制御によりヒータをオン／
オフしていた。
【０００４】
【発明が解決しようとする課題】しかしながら、前者の
方法は、制御温度の設定値（分圧Ｖｉｎ）が、使用して
いる抵抗Ｒ１３により決定してしまうため、後から設定
値（分圧Ｖｉｎ）を変更したい場合には抵抗Ｒ１３を交
換しなければならず非常に面倒である。
方法は、制御温度の設定値（分圧Ｖｉｎ）が、使用して
いる抵抗Ｒ１３により決定してしまうため、後から設定
値（分圧Ｖｉｎ）を変更したい場合には抵抗Ｒ１３を交
換しなければならず非常に面倒である。
【０００５】設定値（分圧Ｖｉｎ）を複数持つために
は、図５に示すごとく、その分だけ抵抗Ｒ１１，Ｒ１２
が必要になりコストアップしてしまう。更に、条件によ
って設定値（分圧Ｖｉｎ）を精細に変えるような複雑な
制御は、無数の段階的に抵抗値の異なる抵抗を準備しな
くてはならず、実質的に不可能であるという問題点があ
った。
は、図５に示すごとく、その分だけ抵抗Ｒ１１，Ｒ１２
が必要になりコストアップしてしまう。更に、条件によ
って設定値（分圧Ｖｉｎ）を精細に変えるような複雑な
制御は、無数の段階的に抵抗値の異なる抵抗を準備しな
くてはならず、実質的に不可能であるという問題点があ
った。
【０００６】また、後者の方法は、分圧Ｖｉｎに対する
判定値をソフトウエア的に変更できるので精細な制御は
可能となる。しかし、Ａ／Ｄコンバータは非常に高価な
ので、大きくコストアップしてしまうという問題点があ
った。本発明は、上述した問題点を解決するためになさ
れたものであり、ソフトウエアにより制御温度の設定値
を精細に変更可能であるとともに、安価なヒータ温度制
御回路を提供することを目的とする。
判定値をソフトウエア的に変更できるので精細な制御は
可能となる。しかし、Ａ／Ｄコンバータは非常に高価な
ので、大きくコストアップしてしまうという問題点があ
った。本発明は、上述した問題点を解決するためになさ
れたものであり、ソフトウエアにより制御温度の設定値
を精細に変更可能であるとともに、安価なヒータ温度制
御回路を提供することを目的とする。
【０００７】
【課題を解決するための手段及び発明の効果】ここに
は、１つまたはそれ以上の発明が記載され、それぞれ以
下に述べるような構成および効果を有する。本発明のヒ
ータ温度制御回路は、ヒータの発熱に伴う温度変化によ
り抵抗値が変化するサーミスタと所定の抵抗値の抵抗と
により分圧された電圧を出力する分圧回路と、前記分圧
回路の出力電圧と基準電圧とを比較し、この比較結果に
より、前記ヒータの発熱量を制御する制御信号を出力す
るヒータ制御回路と、を備えたヒータ温度制御回路であ
って、更に、外部からの指示信号に応じて、出力信号の
デューティを変更可能なパルス幅変調回路と、前記パル
ス幅変調回路の出力信号を積分して前記基準電圧として
出力する積分回路と、を備えたことを特徴とする。
は、１つまたはそれ以上の発明が記載され、それぞれ以
下に述べるような構成および効果を有する。本発明のヒ
ータ温度制御回路は、ヒータの発熱に伴う温度変化によ
り抵抗値が変化するサーミスタと所定の抵抗値の抵抗と
により分圧された電圧を出力する分圧回路と、前記分圧
回路の出力電圧と基準電圧とを比較し、この比較結果に
より、前記ヒータの発熱量を制御する制御信号を出力す
るヒータ制御回路と、を備えたヒータ温度制御回路であ
って、更に、外部からの指示信号に応じて、出力信号の
デューティを変更可能なパルス幅変調回路と、前記パル
ス幅変調回路の出力信号を積分して前記基準電圧として
出力する積分回路と、を備えたことを特徴とする。
【０００８】このように、パルス幅変調回路と積分回路
との組み合わせにより、基準電圧を変更している。パル
ス幅変調回路は、Ａ／Ｄコンバータに比較して、簡単で
容易に構成できる回路で実現可能であり、また積分回路
も極めて簡単な回路で実現できることから、安価なヒー
タ温度制御回路を提供することができる。更に、パルス
幅変調回路は、外部からの指示信号にて出力信号のデュ
ーティを変更でき、その結果、基準電圧を細かく任意に
調節できるので、指示信号にてデューティを任意に変更
して、用途に応じて任意な基準電圧に精細に調整できる
ので、複雑な制御も可能となる。
との組み合わせにより、基準電圧を変更している。パル
ス幅変調回路は、Ａ／Ｄコンバータに比較して、簡単で
容易に構成できる回路で実現可能であり、また積分回路
も極めて簡単な回路で実現できることから、安価なヒー
タ温度制御回路を提供することができる。更に、パルス
幅変調回路は、外部からの指示信号にて出力信号のデュ
ーティを変更でき、その結果、基準電圧を細かく任意に
調節できるので、指示信号にてデューティを任意に変更
して、用途に応じて任意な基準電圧に精細に調整できる
ので、複雑な制御も可能となる。
【０００９】前記パルス幅変調回路は、外部からデジタ
ル信号にて与えられた指示信号に基づいてデューティ設
定値を形成してデューティ設定値信号として出力するデ
ューティ設定回路と、前記デューティ設定回路のデュー
ティ設定値信号に基づいて、該デューティ設定値に応じ
たデューティのパルス信号を形成して前記積分回路に出
力するパルス形成回路と、を備えたものとすることがで
き、このような回路は簡単なＩＣにて容易に実現でき
る。
ル信号にて与えられた指示信号に基づいてデューティ設
定値を形成してデューティ設定値信号として出力するデ
ューティ設定回路と、前記デューティ設定回路のデュー
ティ設定値信号に基づいて、該デューティ設定値に応じ
たデューティのパルス信号を形成して前記積分回路に出
力するパルス形成回路と、を備えたものとすることがで
き、このような回路は簡単なＩＣにて容易に実現でき
る。
【００１０】前記パルス幅変調回路は、前記ヒータ制御
回路の制御信号に応じて、出力信号のデューティを切り
替えることにより、ヒータ制御にヒステリシス機能を持
たせても良い。このようにすることにより、外付け回路
無しに、ソフトウエアでヒステリシス機能を実現でき
る。
回路の制御信号に応じて、出力信号のデューティを切り
替えることにより、ヒータ制御にヒステリシス機能を持
たせても良い。このようにすることにより、外付け回路
無しに、ソフトウエアでヒステリシス機能を実現でき
る。
【００１１】例えば、デューティ設定回路は、外部から
デジタル信号にて与えられた指示信号に基づいて、設定
値とオフセット値とを記憶する記憶回路と、前記ヒータ
制御回路の制御信号に対応して、前記記憶回路に記憶さ
れた前記設定値および前記オフセット値に基づいて得る
ことができる複数のデューティ設定値の内のいずれかの
デューティ設定値を形成してデューティ設定値信号とし
て出力するデューティ設定値形成回路と、を備えた構成
とすることにより、前記オフセット値の加算・減算の有
無等により前述したヒステリシス機能を持つことができ
る。
デジタル信号にて与えられた指示信号に基づいて、設定
値とオフセット値とを記憶する記憶回路と、前記ヒータ
制御回路の制御信号に対応して、前記記憶回路に記憶さ
れた前記設定値および前記オフセット値に基づいて得る
ことができる複数のデューティ設定値の内のいずれかの
デューティ設定値を形成してデューティ設定値信号とし
て出力するデューティ設定値形成回路と、を備えた構成
とすることにより、前記オフセット値の加算・減算の有
無等により前述したヒステリシス機能を持つことができ
る。
【００１２】前記ヒータ制御回路は、前記分圧回路の出
力電圧と基準電圧とを比較し、この比較結果により、ヒ
ータオンおよびヒータオフの内のいずれかの制御信号を
出力するコンパレータとして形成することができ、この
ようなコンパレータを用いれば、簡単で容易に実現でき
る構成とすることができる。
力電圧と基準電圧とを比較し、この比較結果により、ヒ
ータオンおよびヒータオフの内のいずれかの制御信号を
出力するコンパレータとして形成することができ、この
ようなコンパレータを用いれば、簡単で容易に実現でき
る構成とすることができる。
【００１３】前記分圧回路における所定の抵抗値の抵抗
は、抵抗値の異なる複数の抵抗から、外部からの指示あ
るいは要求される前記ヒータの発熱量に応じて選択する
構成とすることができる。このような構成とすれば、基
準電圧ばかりでなく、分圧回路の出力電圧も変更できる
ので、例えば測定温度レベル等の大きな変更をこの分圧
回路の抵抗の切り換えで行うこともできる。勿論、この
ような複数の抵抗や抵抗の選択機能を備えなくても、前
述した構成のみでも、同様な制御は可能である。
は、抵抗値の異なる複数の抵抗から、外部からの指示あ
るいは要求される前記ヒータの発熱量に応じて選択する
構成とすることができる。このような構成とすれば、基
準電圧ばかりでなく、分圧回路の出力電圧も変更できる
ので、例えば測定温度レベル等の大きな変更をこの分圧
回路の抵抗の切り換えで行うこともできる。勿論、この
ような複数の抵抗や抵抗の選択機能を備えなくても、前
述した構成のみでも、同様な制御は可能である。
【００１４】尚、前述した外部からの指示としては、コ
ンピュータから出力させることができ、この場合にはプ
ログラムにて、ソフトウエア的に各種の状況に合わせて
適切に詳細にヒータ温度制御を行うことができる。
ンピュータから出力させることができ、この場合にはプ
ログラムにて、ソフトウエア的に各種の状況に合わせて
適切に詳細にヒータ温度制御を行うことができる。
【００１５】
【発明の実施の形態】図１は、上述した発明のいくつか
が適用されたヒータ温度制御回路２の構成を表す回路図
である。ヒータ温度制御回路２は、分圧回路４およびヒ
ータ制御回路６を備えている。分圧回路４は、サーミス
タ８、このサーミスタ８の低電位側に設けられて互いに
並列に配置されている抵抗値が異なる複数の抵抗Ｒ１，
Ｒ２，Ｒ３、この抵抗Ｒ１，Ｒ２，Ｒ３の内の２つの抵
抗Ｒ１，Ｒ２の低電位側にそれぞれ設けられているトラ
ンジスタＴ１，Ｔ２からなるスイッチング回路１０、お
よびサーミスタ８と抵抗Ｒ１，Ｒ２，Ｒ３との間での電
圧を検出するラインＬ１に設けられた抵抗Ｒ４とコンデ
ンサＣ１とからなるノイズ除去回路１２から構成されて
いる。
が適用されたヒータ温度制御回路２の構成を表す回路図
である。ヒータ温度制御回路２は、分圧回路４およびヒ
ータ制御回路６を備えている。分圧回路４は、サーミス
タ８、このサーミスタ８の低電位側に設けられて互いに
並列に配置されている抵抗値が異なる複数の抵抗Ｒ１，
Ｒ２，Ｒ３、この抵抗Ｒ１，Ｒ２，Ｒ３の内の２つの抵
抗Ｒ１，Ｒ２の低電位側にそれぞれ設けられているトラ
ンジスタＴ１，Ｔ２からなるスイッチング回路１０、お
よびサーミスタ８と抵抗Ｒ１，Ｒ２，Ｒ３との間での電
圧を検出するラインＬ１に設けられた抵抗Ｒ４とコンデ
ンサＣ１とからなるノイズ除去回路１２から構成されて
いる。
【００１６】このような構成のヒータ温度制御回路２
は、図２の概略側断面図に示すレーザプリンタ５２のメ
インフレーム５２ａ内に配置されている。ただし、この
内、サーミスタ８については、記録用紙Ｐ上のトナー画
像を定着する加熱ローラ５４内に配置されている。した
がって、加熱ローラ５４の温度により、サーミスタ８の
抵抗値が変化して、その変化がラインＬ１の電圧の変化
となって現れる。
は、図２の概略側断面図に示すレーザプリンタ５２のメ
インフレーム５２ａ内に配置されている。ただし、この
内、サーミスタ８については、記録用紙Ｐ上のトナー画
像を定着する加熱ローラ５４内に配置されている。した
がって、加熱ローラ５４の温度により、サーミスタ８の
抵抗値が変化して、その変化がラインＬ１の電圧の変化
となって現れる。
【００１７】スイッチング回路１０が作動されていない
場合には、ラインＬ１の電圧はサーミスタ８と抵抗Ｒ３
（例えば、１８０ＫΩ）との抵抗値の比により決定され
る。ポート１あるいはポート２のいずれかに、レーザプ
リンタ５２を制御しているＣＰＵからの制御信号が入力
されることによりスイッチング回路１０が作動している
場合には、トランジスタＴ１またはトランジスタＴ２の
いずれかがオンとなって、サーミスタ８、抵抗Ｒ３、お
よび抵抗Ｒ１（例えば、８．２ＫΩ）または抵抗Ｒ２
（例えば、１８ＫΩ）による電圧降下により、ラインＬ
１の電圧信号が決定される。すなわち、スイッチング回
路１０により、温度測定範囲が大きく変更できる。
場合には、ラインＬ１の電圧はサーミスタ８と抵抗Ｒ３
（例えば、１８０ＫΩ）との抵抗値の比により決定され
る。ポート１あるいはポート２のいずれかに、レーザプ
リンタ５２を制御しているＣＰＵからの制御信号が入力
されることによりスイッチング回路１０が作動している
場合には、トランジスタＴ１またはトランジスタＴ２の
いずれかがオンとなって、サーミスタ８、抵抗Ｒ３、お
よび抵抗Ｒ１（例えば、８．２ＫΩ）または抵抗Ｒ２
（例えば、１８ＫΩ）による電圧降下により、ラインＬ
１の電圧信号が決定される。すなわち、スイッチング回
路１０により、温度測定範囲が大きく変更できる。
【００１８】ヒータ制御回路６は、コンパレータ１４、
パルス幅変調回路１６（以下、ＰＷＭ回路とも言
う。）、および積分回路１８を備えている。コンパレー
タ１４は、基準ラインＬｓの基準電圧Ｖｒｅｆと比較ラ
インＬｉｎの電圧Ｖｉｎとを比較して、基準ラインＬｓ
の方が高い電圧の場合、すなわちヒータの温度が設定温
度よりも低くなった場合に、ハイレベル（Ｈ）の出力信
号を出力ラインＬｏｕｔに出力し、基準ラインＬｓの方
が低い電圧の場合、すなわちヒータの温度が設定温度よ
りも高くなった場合に、ローレベル（Ｌ）の出力信号を
出力ラインＬｏｕｔに出力する。
パルス幅変調回路１６（以下、ＰＷＭ回路とも言
う。）、および積分回路１８を備えている。コンパレー
タ１４は、基準ラインＬｓの基準電圧Ｖｒｅｆと比較ラ
インＬｉｎの電圧Ｖｉｎとを比較して、基準ラインＬｓ
の方が高い電圧の場合、すなわちヒータの温度が設定温
度よりも低くなった場合に、ハイレベル（Ｈ）の出力信
号を出力ラインＬｏｕｔに出力し、基準ラインＬｓの方
が低い電圧の場合、すなわちヒータの温度が設定温度よ
りも高くなった場合に、ローレベル（Ｌ）の出力信号を
出力ラインＬｏｕｔに出力する。
【００１９】パルス幅変調回路１６は、ＣＰＵからの指
示に基づいて、ＣＰＵが要求するデューティのパルス信
号を、抵抗Ｒ５とコンデンサＣ２とからなる積分回路１
８を介してコンパレータ１４の基準ラインＬｓに、パル
ス信号のデューティに応じた電圧信号Ｖｒｅｆとして出
力する。また、パルス幅変調回路１６は、コンパレータ
１４の出力がＨかＬかにより、基準ラインＬｓへの出力
にオフセット値を加味するか加味しないかを決定して、
ヒータに対する制御にヒステリシスを与えている。
示に基づいて、ＣＰＵが要求するデューティのパルス信
号を、抵抗Ｒ５とコンデンサＣ２とからなる積分回路１
８を介してコンパレータ１４の基準ラインＬｓに、パル
ス信号のデューティに応じた電圧信号Ｖｒｅｆとして出
力する。また、パルス幅変調回路１６は、コンパレータ
１４の出力がＨかＬかにより、基準ラインＬｓへの出力
にオフセット値を加味するか加味しないかを決定して、
ヒータに対する制御にヒステリシスを与えている。
【００２０】次に、パルス幅変調回路１６の内部構成に
ついて図３のブロック図に示す。ＣＰＵからは、レーザ
プリンタ５２の状況により必要な設定温度の実現のため
にアドレス信号ＡＤとライト信号ＷＲとが出力される。
このアドレス信号ＡＤがデコーダ２０によりデコードさ
れ、アドレス信号ＡＤが設定値用の８ビットラッチ回路
２２のアドレスＡＤ０を指している場合には、設定値用
の８ビットラッチ回路２２に８ビットの設定値ＷＲ１
（Ｄ７〜Ｄ０）が記憶される。アドレス信号ＡＤがオフ
セット用の８ビットラッチ回路２４のアドレスＡＤ１を
指している場合には、オフセット用の８ビットラッチ回
路２４に８ビットのオフセット値ＷＲ２（Ｄ７〜Ｄ０）
が記憶される。
ついて図３のブロック図に示す。ＣＰＵからは、レーザ
プリンタ５２の状況により必要な設定温度の実現のため
にアドレス信号ＡＤとライト信号ＷＲとが出力される。
このアドレス信号ＡＤがデコーダ２０によりデコードさ
れ、アドレス信号ＡＤが設定値用の８ビットラッチ回路
２２のアドレスＡＤ０を指している場合には、設定値用
の８ビットラッチ回路２２に８ビットの設定値ＷＲ１
（Ｄ７〜Ｄ０）が記憶される。アドレス信号ＡＤがオフ
セット用の８ビットラッチ回路２４のアドレスＡＤ１を
指している場合には、オフセット用の８ビットラッチ回
路２４に８ビットのオフセット値ＷＲ２（Ｄ７〜Ｄ０）
が記憶される。
【００２１】８ビットアダー２６は、Ｄフリップフロッ
プ２８からイネーブル信号ＥＮが入力されていると、設
定値用の８ビットラッチ回路２２からの設定値ＷＲ１に
オフセット用の８ビットラッチ回路２４からのオフセッ
ト値ＷＲ２を加えた値を新たな設定値として、８ビット
コンパレータ３０へ出力する。一方、８ビットアダー２
６は、Ｄフリップフロップ２８からディスイネーブル信
号が出力されていると、設定値用の８ビットラッチ回路
２２からの設定値ＷＲ１を、そのまま８ビットコンパレ
ータ３０へ出力する。
プ２８からイネーブル信号ＥＮが入力されていると、設
定値用の８ビットラッチ回路２２からの設定値ＷＲ１に
オフセット用の８ビットラッチ回路２４からのオフセッ
ト値ＷＲ２を加えた値を新たな設定値として、８ビット
コンパレータ３０へ出力する。一方、８ビットアダー２
６は、Ｄフリップフロップ２８からディスイネーブル信
号が出力されていると、設定値用の８ビットラッチ回路
２２からの設定値ＷＲ１を、そのまま８ビットコンパレ
ータ３０へ出力する。
【００２２】８ビットコンパレータ３０は、８ビットカ
ウンタ３２からの８ビットのカウント値と、８ビットア
ダー２６からの８ビットの設定値とを比較し、カウント
値＝設定値である時に、出力ＥＱをハイレベルにする。
すなわち、カウント値＝設定値である期間にハイレベル
となるパルス信号を出力する。
ウンタ３２からの８ビットのカウント値と、８ビットア
ダー２６からの８ビットの設定値とを比較し、カウント
値＝設定値である時に、出力ＥＱをハイレベルにする。
すなわち、カウント値＝設定値である期間にハイレベル
となるパルス信号を出力する。
【００２３】８ビットカウンタ３２は、システムクロッ
クＳＣＬＫを８ビットでカウントする。すなわち、０〜
２５５の値を周期的に８ビットコンパレータ３０へ出力
する。また８ビットカウンタ３２は、カウント値が２５
５から０へ戻る際に、キャリーＣＲＹをＪＫフリップフ
ロップ３４とＤフリップフロップ２８とに出力する。
クＳＣＬＫを８ビットでカウントする。すなわち、０〜
２５５の値を周期的に８ビットコンパレータ３０へ出力
する。また８ビットカウンタ３２は、カウント値が２５
５から０へ戻る際に、キャリーＣＲＹをＪＫフリップフ
ロップ３４とＤフリップフロップ２８とに出力する。
【００２４】ＪＫフリップフロップ３４は、キャリーＣ
ＲＹのパルス信号をＪ端子で受けると、Ｑ出力をハイレ
ベルとし、周期的に８ビットコンパレータ３０の出力Ｅ
Ｑからのパルス信号をＫ端子で受けると、リセットされ
てＱ出力をローレベルとする。
ＲＹのパルス信号をＪ端子で受けると、Ｑ出力をハイレ
ベルとし、周期的に８ビットコンパレータ３０の出力Ｅ
Ｑからのパルス信号をＫ端子で受けると、リセットされ
てＱ出力をローレベルとする。
【００２５】すなわち、図４に示すごとく、８ビットカ
ウンタ３２においてキャリーＣＲＹが発生する度にＪＫ
フリップフロップ３４のＱ出力は立ち上がり、８ビット
カウンタ３２のカウント値が設定値と等しくなる度に、
ＪＫフリップフロップ３４はリセットされてＱ出力は立
ち下がる。このことにより、Ｑ出力のデューティは、設
定値／２５６に設定される。したがって、ＣＰＵは、設
定値を変更することにより、８ビットの分解能で、デュ
ーティを調整できる。このデューティは積分回路１８に
より基準電圧Ｖｒｅｆに変換されるので、ＣＰＵはコン
パレータ１４に対する基準電圧Ｖｒｅｆを精細に制御で
きることになる。
ウンタ３２においてキャリーＣＲＹが発生する度にＪＫ
フリップフロップ３４のＱ出力は立ち上がり、８ビット
カウンタ３２のカウント値が設定値と等しくなる度に、
ＪＫフリップフロップ３４はリセットされてＱ出力は立
ち下がる。このことにより、Ｑ出力のデューティは、設
定値／２５６に設定される。したがって、ＣＰＵは、設
定値を変更することにより、８ビットの分解能で、デュ
ーティを調整できる。このデューティは積分回路１８に
より基準電圧Ｖｒｅｆに変換されるので、ＣＰＵはコン
パレータ１４に対する基準電圧Ｖｒｅｆを精細に制御で
きることになる。
【００２６】尚、８ビットカウンタ３２におけるカウン
トは、ＣＰＵからのイネーブル信号ＰＷＭＥＮがハイレ
ベルである場合に実施され、ＪＫフリップフロップ３４
によるパルス信号出力は、ＡＮＤゲート回路３６を介し
て出力されるため、ＣＰＵからのイネーブル信号ＰＷＭ
ＥＮがハイレベルである場合にコンパレータ１４側へ出
力可能となる。
トは、ＣＰＵからのイネーブル信号ＰＷＭＥＮがハイレ
ベルである場合に実施され、ＪＫフリップフロップ３４
によるパルス信号出力は、ＡＮＤゲート回路３６を介し
て出力されるため、ＣＰＵからのイネーブル信号ＰＷＭ
ＥＮがハイレベルである場合にコンパレータ１４側へ出
力可能となる。
【００２７】ここで最初に加熱ローラ５４内のヒータに
対する制御がオン（Ｈ）であるとすると、８ビットアダ
ー２６がＤフリップフロップ２８から受ける信号ＥＮ
は、イネーブル状態になり、デューティの設定値Ａにヒ
ステリシス幅（オフセット値）Ｂが加算されて新たなデ
ューティの設定値が作成される。そして、８ビットコン
パレータ３０により、この設定値と８ビットカウンタ３
２の出力とが比較され、これらが一致するとＪＫフリッ
プフロップ３４がリセットされる。
対する制御がオン（Ｈ）であるとすると、８ビットアダ
ー２６がＤフリップフロップ２８から受ける信号ＥＮ
は、イネーブル状態になり、デューティの設定値Ａにヒ
ステリシス幅（オフセット値）Ｂが加算されて新たなデ
ューティの設定値が作成される。そして、８ビットコン
パレータ３０により、この設定値と８ビットカウンタ３
２の出力とが比較され、これらが一致するとＪＫフリッ
プフロップ３４がリセットされる。
【００２８】すなわち、この場合は、一周期におけるハ
イレベル出力期間がヒステリシス幅Ｂの分だけ長いた
め、その結果、積分して出力される基準電圧Ｖｒｅｆは
ヒステリシス幅Ｂの分だけ高い電圧になる。こうしてヒ
ータがオンし続けるとＶｌｎは上昇していき、Ｖｌｎ＞
Ｖｒｅｆになると、前述したようにヒータがオフ（Ｌ）
に制御される。
イレベル出力期間がヒステリシス幅Ｂの分だけ長いた
め、その結果、積分して出力される基準電圧Ｖｒｅｆは
ヒステリシス幅Ｂの分だけ高い電圧になる。こうしてヒ
ータがオンし続けるとＶｌｎは上昇していき、Ｖｌｎ＞
Ｖｒｅｆになると、前述したようにヒータがオフ（Ｌ）
に制御される。
【００２９】ヒータがオフになると、Ｄフリップフロッ
プ２８から８ビットアダー２６への信号ＥＮがディスイ
ネーブルになりデューティの設定値Ａにヒステリシス幅
Ｂが加算されなくなる。したがって、８ビットコンパレ
ータにより、オフセット値分低いデューティの設定値Ａ
と８ビットカウンタの出力とが比較され、これらが一致
するとＪＫフリップフロップ３４をリセットする。つま
りこの場合は、一周期におけるハイレベル期間がデュー
ティの設定値Ａそのものになるため、その結果、積分し
て出力されるＶｒｅｆは、ヒステリシス幅Ｂの分だけ低
い電圧になる。
プ２８から８ビットアダー２６への信号ＥＮがディスイ
ネーブルになりデューティの設定値Ａにヒステリシス幅
Ｂが加算されなくなる。したがって、８ビットコンパレ
ータにより、オフセット値分低いデューティの設定値Ａ
と８ビットカウンタの出力とが比較され、これらが一致
するとＪＫフリップフロップ３４をリセットする。つま
りこの場合は、一周期におけるハイレベル期間がデュー
ティの設定値Ａそのものになるため、その結果、積分し
て出力されるＶｒｅｆは、ヒステリシス幅Ｂの分だけ低
い電圧になる。
【００３０】したがって、次にヒータがオン制御される
のは、ヒステリシス幅Ｂの分だけ温度が下がったあとに
なる。こうして、パルス幅変調回路１６の出力を、積分
回路１８にて積分して基準電圧Ｖｒｅｆを生成すること
により、プログラムに基づいてＣＰＵが精細に基準電圧
Ｖｒｅｆを変更できるため、分圧回路４の抵抗を変更あ
るいは交換しなくてもヒータの制御温度を細かく自由に
変更することができ、広い応用範囲で、精細な温度制御
が可能となる。
のは、ヒステリシス幅Ｂの分だけ温度が下がったあとに
なる。こうして、パルス幅変調回路１６の出力を、積分
回路１８にて積分して基準電圧Ｖｒｅｆを生成すること
により、プログラムに基づいてＣＰＵが精細に基準電圧
Ｖｒｅｆを変更できるため、分圧回路４の抵抗を変更あ
るいは交換しなくてもヒータの制御温度を細かく自由に
変更することができ、広い応用範囲で、精細な温度制御
が可能となる。
【００３１】尚、パルス幅変調回路１６の内、デコーダ
２０、設定値用の８ビットラッチ回路２２、オフセット
用の８ビットラッチ回路２４、８ビットアダー２６およ
びＤフリップフロップ２８が、デューティ設定回路とし
て機能し、８ビットコンパレータ３０、８ビットカウン
タ３２およびＪＫフリップフロップ３４が、パルス形成
回路として機能している。
２０、設定値用の８ビットラッチ回路２２、オフセット
用の８ビットラッチ回路２４、８ビットアダー２６およ
びＤフリップフロップ２８が、デューティ設定回路とし
て機能し、８ビットコンパレータ３０、８ビットカウン
タ３２およびＪＫフリップフロップ３４が、パルス形成
回路として機能している。
【００３２】また、設定値用の８ビットラッチ回路２２
とオフセット用の８ビットラッチ回路２４とが、設定値
とオフセット値とを記憶する記憶回路として機能し、８
ビットアダー２６とＤフリップフロップ２８とがデュー
ティ設定値形成回路として機能している。
とオフセット用の８ビットラッチ回路２４とが、設定値
とオフセット値とを記憶する記憶回路として機能し、８
ビットアダー２６とＤフリップフロップ２８とがデュー
ティ設定値形成回路として機能している。
【００３３】本実施の形態では、コンパレータ１４、パ
ルス幅変調回路１６およびスイッチング回路１０は、Ａ
ＳＩＣ（アプリケーションスペシフィックＩＣ：特定用
途向けＩＣ）として、一つのＩＣにて構成されているの
で、特にコンパクト化が著しく、レーザプリンタ５２の
小型化に貢献できる。
ルス幅変調回路１６およびスイッチング回路１０は、Ａ
ＳＩＣ（アプリケーションスペシフィックＩＣ：特定用
途向けＩＣ）として、一つのＩＣにて構成されているの
で、特にコンパクト化が著しく、レーザプリンタ５２の
小型化に貢献できる。
【００３４】また、本実施の形態では、スイッチング回
路１０を用いて、分圧用の抵抗Ｒ１，Ｒ２，Ｒ３を切り
替え可能としていたが、基準電圧Ｖｒｅｆを変更できる
ので、特にスイッチング回路１０、抵抗Ｒ１，Ｒ２は存
在しなくても良い。 ［その他］前記実施の形態では、基準電圧Ｖｒｅｆの制
御の分解能は８ビットであったが、構成を８ビットを越
えるビット数、例えば１０ビットのカウンタやコンパレ
ータ等を使用すれば、それだけ分解能を上げることがで
き、一層、精細な温度制御が可能となる。
路１０を用いて、分圧用の抵抗Ｒ１，Ｒ２，Ｒ３を切り
替え可能としていたが、基準電圧Ｖｒｅｆを変更できる
ので、特にスイッチング回路１０、抵抗Ｒ１，Ｒ２は存
在しなくても良い。 ［その他］前記実施の形態では、基準電圧Ｖｒｅｆの制
御の分解能は８ビットであったが、構成を８ビットを越
えるビット数、例えば１０ビットのカウンタやコンパレ
ータ等を使用すれば、それだけ分解能を上げることがで
き、一層、精細な温度制御が可能となる。
【図１】 一実施の形態であるヒータ温度制御回路の構
成を表す回路図である。
成を表す回路図である。
【図２】 レーザプリンタの概略側断面図である。
【図３】 パルス幅変調回路のブロック図である。
【図４】 パルス幅変調回路が出力するパルスのデュー
ティ説明図である。
ティ説明図である。
【図５】 従来のヒータ温度制御回路の構成を表す回路
図である。
図である。
２…ヒータ温度制御回路 ４…分圧回路 ６…
ヒータ制御回路 ８…サーミスタ １０…スイッチング回路 １２…
ノイズ除去回路 １４…コンパレータ １６…パルス幅変調回路 １
８…積分回路 ２０…デコーダ ２２…ビットラッチ回路 ２４…
ビットラッチ回路 ２６…８ビットアダー ２８…Ｄフリップフロップ ３０…８ビットコンパレータ ３２…８ビットカウン
タ ３４…ＪＫフリップフロップ ３６…ＡＮＤゲート回
路 ５２…レーザプリンタ ５２ａ…メインフレーム
５４…加熱ローラ Ｃ１，Ｃ２…コンデンサ Ｌ１…ライン Ｌｓ…基
準ライン Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５…抵抗 Ｔ１，Ｔ２…
トランジスタ
ヒータ制御回路 ８…サーミスタ １０…スイッチング回路 １２…
ノイズ除去回路 １４…コンパレータ １６…パルス幅変調回路 １
８…積分回路 ２０…デコーダ ２２…ビットラッチ回路 ２４…
ビットラッチ回路 ２６…８ビットアダー ２８…Ｄフリップフロップ ３０…８ビットコンパレータ ３２…８ビットカウン
タ ３４…ＪＫフリップフロップ ３６…ＡＮＤゲート回
路 ５２…レーザプリンタ ５２ａ…メインフレーム
５４…加熱ローラ Ｃ１，Ｃ２…コンデンサ Ｌ１…ライン Ｌｓ…基
準ライン Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５…抵抗 Ｔ１，Ｔ２…
トランジスタ
Claims (6)
- 【請求項１】ヒータの発熱に伴う温度変化により抵抗値
が変化するサーミスタと所定の抵抗値の抵抗とにより分
圧された電圧を出力する分圧回路と、 前記分圧回路の出力電圧と基準電圧とを比較し、この比
較結果により、前記ヒータの発熱量を制御する制御信号
を出力するヒータ制御回路と、 を備えたヒータ温度制御回路であって、 更に、 外部からの指示信号に応じて、出力信号のデューティを
変更可能なパルス幅変調回路と、 前記パルス幅変調回路の出力信号を積分して前記基準電
圧として出力する積分回路と、 を備えたことを特徴とするヒータ温度制御回路。 - 【請求項２】前記パルス幅変調回路は、 外部からデジタル信号にて与えられた指示信号に基づい
てデューティ設定値を形成してデューティ設定値信号と
して出力するデューティ設定回路と、 前記デューティ設定回路のデューティ設定値信号に基づ
いて、該デューティ設定値に応じたデューティのパルス
信号を形成して前記積分回路に出力するパルス形成回路
と、 を備えたことを特徴とする請求項１記載のヒータ温度制
御回路。 - 【請求項３】前記パルス幅変調回路は、前記ヒータ制御
回路の制御信号に応じて、出力信号のデューティを切り
替えることにより、ヒータ制御にヒステリシス機能を持
たせることを特徴とする請求項１または２記載のヒータ
温度制御回路。 - 【請求項４】前記デューティ設定回路は、 外部からデジタル信号にて与えられた指示信号に基づい
て、設定値とオフセット値とを記憶する記憶回路と、 前記ヒータ制御回路の制御信号に対応して、前記記憶回
路に記憶された前記設定値および前記オフセット値に基
づいて得ることができる複数のデューティ設定値の内の
いずれかのデューティ設定値を形成してデューティ設定
値信号として出力するデューティ設定値形成回路と、 を備えたことを特徴とする請求項３記載のヒータ温度制
御回路。 - 【請求項５】前記ヒータ制御回路は、前記分圧回路の出
力電圧と基準電圧とを比較し、この比較結果により、ヒ
ータオンおよびヒータオフの内のいずれかの制御信号を
出力するコンパレータとして形成されていることを特徴
とする請求項１〜４のいずれか記載のヒータ温度制御回
路。 - 【請求項６】前記分圧回路における所定の抵抗値の抵抗
は、抵抗値の異なる複数の抵抗から、外部からの指示あ
るいは要求される前記ヒータの発熱量に応じて選択され
ることを特徴とする請求項１〜５のいずれか記載のヒー
タ温度制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8314764A JPH10154572A (ja) | 1996-11-26 | 1996-11-26 | ヒータ温度制御回路 |
| US08/979,830 US5986241A (en) | 1996-11-26 | 1997-11-24 | Heating control system for heater provided in laser printer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8314764A JPH10154572A (ja) | 1996-11-26 | 1996-11-26 | ヒータ温度制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10154572A true JPH10154572A (ja) | 1998-06-09 |
Family
ID=18057308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8314764A Pending JPH10154572A (ja) | 1996-11-26 | 1996-11-26 | ヒータ温度制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5986241A (ja) |
| JP (1) | JPH10154572A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008170420A (ja) * | 2006-12-13 | 2008-07-24 | Brother Ind Ltd | 温度検出装置及び記録装置 |
| JP2008170419A (ja) * | 2006-12-13 | 2008-07-24 | Brother Ind Ltd | 温度検出装置及び記録装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BR0003627A (pt) * | 1999-08-16 | 2001-04-03 | Xerox Corp | Controle de fusor sem tremulação |
| DE10121427C2 (de) * | 2001-05-02 | 2003-06-26 | Jaguar Stahlwarenfabrik Gmbh | Steuergerät für zumindest ein beheizbares Friseur- Schneidwerkzeug und Verfahren zu dessen Betrieb |
| US6462317B1 (en) | 2001-05-03 | 2002-10-08 | Hewlett-Packard Company | Heater bar utilizing a positive temperature coefficient heating element |
| US6870329B2 (en) | 2002-04-26 | 2005-03-22 | Vector Products, Inc. | PWM controller with automatic low battery power reduction circuit and lighting device incorporating the controller |
| US6987248B2 (en) * | 2002-05-14 | 2006-01-17 | Vector Products, Inc. | Microprocessor controlled portable heating system |
| KR100433551B1 (ko) * | 2002-05-27 | 2004-05-31 | 삼성전자주식회사 | 고압 전원 장치 |
| US6770853B2 (en) | 2002-10-22 | 2004-08-03 | Vector Products, Inc. | PWM controller for DC powered heating blanket |
| KR100788684B1 (ko) * | 2006-03-03 | 2007-12-26 | 삼성전자주식회사 | 전원 공급 제어장치 및 방법 |
| CN201656433U (zh) * | 2010-02-05 | 2010-11-24 | 国基电子（上海）有限公司 | 过热保护电路及使用其的电子设备 |
| JP5856391B2 (ja) * | 2010-07-01 | 2016-02-09 | キヤノン株式会社 | Ｄｃ／ｄｃコンバータ及び電子機器 |
| US9656427B2 (en) | 2014-01-05 | 2017-05-23 | Makerbot Industries, Llc | Controlling build chamber temperature |
| CN114640245B (zh) * | 2022-05-20 | 2022-09-06 | 深圳市微源半导体股份有限公司 | 热功率驱动电路、驱动组件和电子设备 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2825182B2 (ja) * | 1988-07-06 | 1998-11-18 | 京セラ株式会社 | 被加熱体の温度制御方法 |
| JP2784575B2 (ja) * | 1988-08-04 | 1998-08-06 | 京セラ株式会社 | 加熱制御装置 |
| JPH0334284A (ja) * | 1989-06-30 | 1991-02-14 | Kyocera Corp | 被加熱体の温度制御装置 |
| KR920001701Y1 (ko) * | 1989-12-15 | 1992-03-09 | 주식회사 금성사 | 전자레인지에서의 출력제어장치 |
| JPH04235583A (ja) * | 1991-01-11 | 1992-08-24 | Toshiba Corp | 温度制御装置 |
| US5444521A (en) * | 1991-07-15 | 1995-08-22 | Canon Kabushiki Kaisha | Image fixing device capable of controlling heating overshoot |
| US5349166A (en) * | 1991-10-31 | 1994-09-20 | Engineering & Research Associates, Inc. | RF generator for plastic tubing sealers |
| US5771427A (en) * | 1995-12-28 | 1998-06-23 | Brother Kogyo Kabushiki Kaisha | Blow-moled toner fillable cartridge and a method for forming same |
-
1996
- 1996-11-26 JP JP8314764A patent/JPH10154572A/ja active Pending
-
1997
- 1997-11-24 US US08/979,830 patent/US5986241A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008170420A (ja) * | 2006-12-13 | 2008-07-24 | Brother Ind Ltd | 温度検出装置及び記録装置 |
| JP2008170419A (ja) * | 2006-12-13 | 2008-07-24 | Brother Ind Ltd | 温度検出装置及び記録装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5986241A (en) | 1999-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10154572A (ja) | ヒータ温度制御回路 | |
| EP1262755B1 (en) | Temperature sensing circuit and calibration method | |
| TWI720285B (zh) | 電壓產生裝置及其校準方法 | |
| JP3699724B2 (ja) | Ａ／ｄ変換器の調整装置 | |
| JP2731875B2 (ja) | 可変遅延回路 | |
| US5046859A (en) | Temperature measuring device and thermal head device having the same | |
| US4704618A (en) | Signal-processing circuit for heat-sensitive recording apparatus | |
| JP2006351021A (ja) | レギュレータ | |
| JPH08298462A (ja) | 半導体装置 | |
| JP6585977B2 (ja) | 半導体装置および発振回路の制御方法 | |
| JPH06333328A (ja) | タイミング信号発生回路 | |
| JPS5827464A (ja) | 感熱記録制御装置 | |
| JP2007324819A (ja) | 遅延時間発生回路 | |
| JP4140420B2 (ja) | 半導体装置及びリセット信号送出方法 | |
| JP6715790B2 (ja) | 基準電流源回路 | |
| US20230236071A1 (en) | Semiconductor device and physical quantity sensor device | |
| JP6088189B2 (ja) | 温度補償型発振回路 | |
| JP5565349B2 (ja) | 発振周波数補正装置 | |
| JP2004029411A (ja) | 表示装置 | |
| KR960005979B1 (ko) | 단안정 멀티바이브레타 | |
| JP2000013193A (ja) | 定電流回路およびパルス幅変換回路 | |
| JP2001215931A (ja) | 液晶表示素子用温度補償回路 | |
| JP3392930B2 (ja) | カメラのバッテリチェック装置 | |
| JP2005135388A (ja) | リセット回路及び集積回路装置 | |
| JP2723748B2 (ja) | タイマ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041005 |