JPH10148647A - Ac/dc共用電圧検出回路 - Google Patents
Ac/dc共用電圧検出回路Info
- Publication number
- JPH10148647A JPH10148647A JP30911996A JP30911996A JPH10148647A JP H10148647 A JPH10148647 A JP H10148647A JP 30911996 A JP30911996 A JP 30911996A JP 30911996 A JP30911996 A JP 30911996A JP H10148647 A JPH10148647 A JP H10148647A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- circuit
- input
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
平滑コンデンサの容量を選択すると応答性が悪くなる。 【解決手段】 ブリッジ形全波整流回路の両入力端と負
極側出力端との間にそれぞれ1対の抵抗R1,R6、コ
ンデンサC2,C3の順に接続し、それらの両接続点に
1対のダイオードD6,D7をそのアノード側より接続
するとともに、それらのカソードを互いに接続して整流
回路の負極側出力端との間に抵抗R2および平滑コンデ
ンサC1を互いに並列に接続する。この平滑コンデンサ
C1の両端電圧を比較回路CPへ入力して基準電圧と比
較する。
Description
み込まれて、交流または直流の入力電圧を監視し、入力
電圧が一定電圧以上になるとそれを検出するAC/DC
共用電圧検出回路に関する。
DC共用電圧検出回路は図7のように構成されている。
すなわち、4個のダイオードD1〜D4からなるブリッ
ジ形整流回路が設けられ、その一方の入力電源側にスイ
ッチSWが接続され、また整流回路の出力端となる点
P、点Nの間に、抵抗R1,R2が直列に接続され、さ
らに抵抗R2と並列にコンデンサC1が接続されてい
る。この抵抗R1,R2の接続点が、抵抗R3を介して
オペアンプからなる比較回路CPの非反転入力端子と接
続され、比較回路CPの反転入力端子と点Nとの間には
基準電圧Vfが接続されている。
力端子との間には抵抗R4が接続されており、先の抵抗
R3とともに比較回路CPの入力に不惑帯を形成する。
さらに、比較回路CPの出力端子は、抵抗R5を介して
トランジスタTrのベースに接続されている。このトラ
ンジスタTrのコレクタと点Pとの間に電磁石コイルM
Cが接続され、さらに電磁石コイルMCと並列にフリー
ホイール用のダイオードD5が接続されている。
スイッチSWが閉じられ、直流電圧が入力端に入力され
た場合、整流回路出力側の点Pと点Nの間に出力された
直流電圧が抵抗R1と抵抗R2とにより分圧され、その
抵抗R1と抵抗R2の接続部の電圧Vcが抵抗R3を介
して、比較回路CPの非反転入力端子へ入力される。こ
こで、抵抗R2と並列にコンデンサC1が接続されてい
るため、最初はコンデンサC1へ電荷が流入し、電荷が
蓄えられるにつれて電圧Vcが上昇する。上昇した電圧
Vcが、基準電圧Vfに達すると、比較回路CPの出力
が反転してHレベルとなり、トランジスタTrをオンに
して電磁石コイルMCを励磁する。
電源が入力された場合は、整流回路出力側の点Pと点N
の間に、全波整流された脈流が出力される。この脈流
も、コンデンサC1に流入することにより電圧Vcを次
第に上昇させる。ここで、流入するのが脈流であるた
め、電圧VcはコンデンサC1により平滑されるもの
の、電圧Vcにリプル成分が含まれることになる。その
ため、リプル成分が大きく出力される場合は、交流電源
電圧が検出電圧以下であってもリプルのピーク値が、基
準電圧Vfに達して、比較回路CPの出力が反転して、
電磁石コイルMCが励磁されることになる。このよう
に、交流電源の場合は、平滑用のコンデンサC1の容量
によって、作動電圧が変化することになる。
中に残るリプル成分中のピーク電圧との関係を示すもの
であり、交流電源の場合はコンデンサC1の容量が増大
するにつれて、ピーク電圧が低下することがわかる。ま
た、図9は、コンデンサC1の容量と比較回路CPによ
り検出される入力電圧との関係を示すものであり、交流
電源の場合はコンデンサC1の容量が増大するにつれ
て、比較回路を作動させる電圧が上昇することがあらわ
されている。これらのことから、直流電源、交流電源の
いずれの場合も、同一の電圧で作動させようとすると、
交流電源が入力されたときにコンデンサC1から出力さ
れる電圧Vcのピーク電圧が直流電源が入力されたとき
の電圧Vcと一致するコンデンサ容量を選定すればよい
ことになる。
の条件を満足する容量を備えたコンデンサを選択する
と、コンデンサC1から出力される電圧Vcが比較回路
CPの基準電圧に到達するまでの時間が長くなり、電圧
検出回路としての応答性が劣ることになる。また、図示
した従来回路例では、電圧が規定電圧を越えた場合にそ
れを検出して電磁石コイルMCを作動させていたが、電
磁石コイルに発生する力は、印加される電圧の平均値に
より決定されるため、交流電源と直流電源がともに同一
の電圧で動作するように設定しておくと、交流電源で
は、電磁石コイルMCへ印加される電圧の平均値がその
実効値の約0.90倍となるため、直流電源に比べて発
生する力が約10%程度弱くなる。そのため、交流、直
流いずれの場合も同一の作動力を得ようとすると、交流
の検出電圧を直流よりも高い値に設定しなければなら
ず、電圧検出回路の本来の目的からはずれたものとなる
不都合があった。
けるコンデンサC1の電圧の変化について、交流電源の
場合と直流電源の場合についてそれぞれシミュレーショ
ンして得られた結果を示すものである。図aは交流電源
が入力された場合を、図bは直流電源が入力された場合
を示し、抵抗R1を80kΩ、抵抗R2を20kΩとし
て、コンデンサC1をそれぞれ0.3μF,0.6μ
F,0.9μFにした場合を示す。このシミュレーショ
ンの結果では、検出電圧を20ボルトとした場合に、交
流のピーク電圧を直流と一致させようとすると、コンデ
ンサC1を0.6μF程度にすればよいことがわかる。
しかしながら、コンデンサC1を0.6μFにすると、
図からわかるように、0.3μFの場合に比べて立ち上
がり時間が約2倍となる。そこで、本発明の目的は、平
滑コンデンサの容量を大きくすることなく、交流と直流
それぞれの場合の検出電圧を互いに近づけることが可能
であるAC/DC共用電圧検出回路を提供することにあ
る。
るために、請求項1の発明は、検出対象とする交流電圧
または直流電圧が入力されるブリッジ形全波整流回路の
両入力端と整流回路の負極側出力端との間に抵抗、コン
デンサの順にそれぞれ1対のRC回路を接続し、この両
RC回路の抵抗とコンデンサとの接続点に1対のダイオ
ードのアノードをそれぞれ接続するとともに、それらの
カソードを互いに接続し、このカソードと整流回路の負
極側出力端との間に互いに並列に抵抗および平滑コンデ
ンサを接続する。この平滑コンデンサの両端電圧を比較
回路へ入力して基準電圧と比較し、入力電圧が基準電圧
を越えたときに検出信号を出力する。
圧または直流電圧が入力されるブリッジ形全波整流回路
の両入力端の間に、順に第1の抵抗、コンデンサおよび
第2の抵抗を直列接続する。この第1および第2の抵抗
とコンデンサとの両接続点に1対のダイオードのアノー
ドをそれぞれ接続するとともに両カソードを互いに接続
し、この両ダイオードのカソードと整流回路の負極側出
力端との間に互いに並列に抵抗および平滑コンデンサを
接続する。この平滑コンデンサの両端電圧を比較回路へ
入力して基準電圧と比較し、入力電圧が基準電圧を越え
たときに検出信号を出力する。
て、互いのカソードを入力端側の向きにした1対のダイ
オードを第1および第2の抵抗とそれぞれ並列に接続し
たものである。
態を説明する。図1は請求項1の発明にかかる第1の実
施形態を示す回路図であり、図2はそのシミュレーショ
ン結果を示す。この実施形態は図1に示されるように、
4個のダイオードD1〜D4からなるブリッジ形整流回
路が設けられ、その一方の入力電源側にスイッチSWが
接続されるとともに、整流回路の負極側出力端となる点
Nとの間に、抵抗R1、コンデンサC2の順に直列接続
された第1のRC回路が接続され、同じく、他方の入力
電源側と点Nの間に、抵抗R6、コンデンサC3の順に
直列接続された第2のRC回路が接続されている。
2との接続点と、第2のRC回路の抵抗R6とコンデン
サC3との接続点との間に、互いのカソードを対向させ
た1対のダイオードD6,D7が接続されている。この
ダイオードD6,D7のカソード側の接続点と点Nとの
間に、抵抗R2と平滑用のコンデンサC1が並列に接続
されている。また、ダイオードD6,D7のカソード側
の接続点が、抵抗R3を介して比較回路CPの非反転入
力端子と接続され、比較回路CPの反転入力端子と点N
との間には基準電圧Vfが接続されている。
力端子との間には抵抗R4が接続されており、先の抵抗
R3とともに比較回路CPの入力に不惑帯が形成され
る。さらに、比較回路CPの出力端子は、抵抗R5を介
してトランジスタTrのベースに接続されている。この
トランジスタTrのコレクタと点Pとの間に電磁石コイ
ルMCが接続され、さらに電磁石コイルMCと並列にフ
リーホイール用のダイオードD5が接続されている。
スイッチSWが閉じられ、直流電圧が入力端に入力され
た場合、整流回路出力側の点Pと点Nの間に直流電圧が
出力されて、電磁石コイルMCおよびトランジスタTr
へ印加される。しかし、このときはまだトランジスタT
rがオフの状態であるため、電磁石コイルMCは励磁さ
れない。また同時に、コンデンサC2またはC3に電荷
が流入されるとともに、ダイオードD6またはD7を介
して抵抗R2およびコンデンサC1へも電流が送られ
る。
いずれも抵抗R2と並列に接続されているため、抵抗R
2が分圧した電圧がそれぞれに印加される。その結果、
電荷の流入につれて、ダイオードD6,D7のカソード
とコンデンサC1との接続点の電圧Vcが上昇する。上
昇した電圧Vcが、基準電圧Vfに達すると、比較回路
CPの出力が反転してHレベルとなり、トランジスタT
rをオンにして電磁石コイルMCを励磁する。
回路出力側の点Pと点Nの間に、全波整流された脈流の
電圧が出力され、電磁石コイルMCおよびトランジスタ
Trへ印加される。しかし、このときはまだトランジス
タTrがオフの状態であるため、電磁石コイルMCは励
磁されない。また同時に、コンデンサC2,C3に電荷
が交互に流入されて充電と放電が繰り返されるるととも
に、ダイオードD6,D7を介して抵抗R2およびコン
デンサC1へも交互に電流が送られる。
6,D7を介して入力電圧側と接続されているため、印
加され電圧は全波整流された波形となり、それにより、
立ち上がり時にコンデンサC1に電荷が流入されて蓄え
られると、以後は、その蓄えた電荷を全て放電する前
に、次の電荷が充電されることになる。つまり、次に入
力された波形からは、コンデンサC1,C2の電圧が、
電圧Vcを越えた時点で、ダイオードD6,D7を介し
て電流がコンデンサC1へ流入することになる。その結
果、電圧Vcにはリプル成分を含み、その電圧Vcのリ
プルのピーク値が、基準電圧Vfに達すると、比較回路
CPの出力が反転してHレベルとなり、トランジスタT
rをオンにして電磁石コイルMCを励磁する。
定数を求めることが困難なため、図7に示した従来回路
と同様に、抵抗R1,R6を80kΩ、抵抗R2を20
kΩ、コンデンサC1を0.3μF、印加電圧を100
ボルト、比較回路の検出電圧を20ボルトにそれぞれ設
定して、コンデンサC2,C3の容量を、0.06μ
F,0.1μF,0.14μFにした場合の電圧Vcの
変化をシミュレーションにより求めた。その結果が図2
のようになる。この結果では、図7の従来例と比べて明
らかなように、コンデンサC1が0.3μFであって
も、C2,C3を0.06μFにすれば、直流電圧が入
力されている場合に、立ち上がり検出電圧20ボルトに
到達するタイミング(約35ms)と、交流電圧が入力
されている場合のピーク電圧が検出電圧20ボルトに到
達するタイミング(4山目のピーク)とがほぼ一致す
る。
形態を示す回路図であり、図4はそのシミュレーション
結果を示す。この実施形態は図1に示された第1の実施
形態の第1および第2のRC回路のコンデンサを削除し
て、替わりに抵抗R1とダイオードD6との接続点と、
抵抗R6とダイオードD7との接続点との間にコンデン
サC2を接続したものである。他の部分は図1の第1の
実施形態と共通であるので、それらの部分についての説
明を省略する。この実施形態では、新たに接続したコン
デンサC2が、第1の実施形態におけるコンデンサC
2,C3の両方の作用をすることになるが、図1の場
合、交流電圧が入力された場合、コンデンサC2,C3
の放電は、ダイオードD2,D4のえんそう電圧までし
かなされないが、この実施形態では、毎回電源電圧まで
放電される。また、他の全体の動作については、第1の
実施形態と同一であるので説明は省略する。
R2を20kΩ、コンデンサC1を0.3μF、印加電
圧を100ボルト、比較回路の検出電圧を20ボルトに
それぞれ設定して、コンデンサC2の容量を、0.02
μF,0.06μF,0.1μFにした場合の電圧Vc
の変化をシミュレーションにより求めたものである。こ
の結果では、図7の従来例と比べて明らかなように、コ
ンデンサC1が0.3μFであっても、C2を0.06
μFにすれば、直流電圧が立ち上がり検出電圧20ボル
トに到達するタイミング(約35ms)と、交流電圧の
ピーク電圧が検出電圧20ボルトに到達するタイミング
(4山目のピーク)がほぼ一致する。
形態を示す回路図であり、図6はそのシミュレーション
結果を示す。この実施形態は図3に示された第2の実施
形態の抵抗R1,R6と並列に、アノードを電圧の入力
側に向けたダイオードD8,D9をそれぞれ接続したの
ものである。他の部分は図3の第2の実施形態と共通で
あるので、それらの部分についての説明を省略する。こ
の実施形態では、ダイオードD8,D9が、それぞれ接
続されている抵抗R1,R6を電流の方向ごとにバイパ
スするため、抵抗R1、コンデンサC2、抵抗R6によ
り形成される回路の抵抗値が半減されることになる。ま
た、他の全体の動作については、第2の実施形態と同一
であるので説明を省略する。
R2を20kΩ、コンデンサC1を0.3μF、印加電
圧を100ボルト、比較回路の検出電圧を20ボルトに
それぞれ設定して、コンデンサC2の容量を、0.02
μF,0.04μF,0.06μFにした場合の電圧V
cの変化をシミュレーションにより求めたものである。
この結果では、図7の従来例と比べて明らかなように、
コンデンサC1が0.3μFであっても、C2を0.0
4μFにすれば、直流電圧が立ち上がった後に検出電圧
20ボルトに到達するタイミング(約35ms)と、交
流電圧のピーク電圧が検出電圧20ボルトに到達するタ
イミング(4山目のピーク)がほぼ一致する。
の容量をそれほど大きくすることなく、直流、交流いず
れの場合も同一の電圧をほぼ同一タイミングで検出する
ことが可能になる。なお、上述した各実施形態の回路で
は、整流回路の負極側出力端を基準にした回路構成とし
ているが、同様に整流回路の正極側出力端を基準にした
回路構成とすることも可能である。
ば、ブリッジ形全波整流回路の両入力端と整流回路の負
極側出力端との間に1対のRC回路がそれぞれ接続さ
れ、この両RC回路の抵抗とコンデンサのそれぞれの接
続点に1対のダイオードのアノードが接続されるととも
に、そのカソードが互いに接続され、このカソードと整
流回路の負極側出力端との間に互いに並列に抵抗および
平滑コンデンサが接続される。それにより、平滑コンデ
ンサの容量を大きくすることなく、交流と直流それぞれ
の場合の検出電圧を互いに近づけることが可能となる。
その結果、平滑コンデンサの容量を小さくした分応答性
が改善される。
整流回路の両入力端の間に、順に第1の抵抗、コンデン
サおよび第2の抵抗が直列接続され、この第1および第
2の抵抗とコンデンサの両接続点に1対のダイオードの
アノードがそれぞれ接続されるとともに、それらのカソ
ードが互いに接続され、この両ダイオードのカソードと
整流回路の負極側出力端との間に互いに並列に抵抗およ
び平滑コンデンサが接続される。それにより、第1の発
明と同様に、平滑コンデンサの容量を大きくすることな
く、交流と直流それぞれの場合の検出電圧を互いに近づ
けることが可能となる。その結果、平滑コンデンサの容
量を小さくした分応答性が改善される。
において、第1および第2の抵抗と並列にそれぞれのカ
ソードを入力端側の向きにした1対のダイオードが接続
されたものである。それにより、第2の発明と同様に、
平滑コンデンサの容量を大きくすることなく、交流と直
流それぞれの場合の検出電圧を互いに近づけることが可
能となる。その結果、平滑コンデンサの容量を小さくし
た分応答性が改善される。
回路図である。
図である。
回路図である。
図である。
回路図である。
図である。
との関係を示す図である。
の関係を示す図である。
図である。
Claims (3)
- 【請求項1】 検出対象とする交流電圧または直流電圧
が入力されるブリッジ形全波整流回路と、 この整流回路の両入力端と整流回路の負極側出力端との
間に抵抗、コンデンサの順にそれぞれ接続された1対の
RC回路と、 この両RC回路の抵抗とコンデンサのそれぞれの接続点
にアノードが接続されるとともにカソードが互いに接続
された1対のダイオードと、 この両ダイオードのカソードと整流回路の負極側出力端
との間に互いに並列に接続された抵抗および平滑コンデ
ンサと、 この平滑コンデンサの両端電圧を入力して基準電圧と比
較し入力電圧が基準電圧を越えたときに検出信号を出力
する比較回路と、 を備えたことを特徴とするAC/DC共用電圧検出回
路。 - 【請求項2】 検出対象とする交流電圧または直流電圧
が入力されるブリッジ形全波整流回路と、 この整流回路の両入力端の間に順に直列接続された第1
の抵抗、コンデンサおよび第2の抵抗と、 この第1の抵抗および第2の抵抗とコンデンサとの両接
続点にそれぞれのアノードが接続されるとともにカソー
ドが互いに接続された1対のダイオードと、 この両ダイオードのカソードと整流回路の負極側出力端
との間に互いに並列に接続された抵抗および平滑コンデ
ンサと、 この平滑コンデンサの両端電圧を入力して基準電圧と比
較し入力電圧が基準電圧を越えたときに検出信号を出力
する比較回路と、 を備えたことを特徴とするAC/DC共用電圧検出回
路。 - 【請求項3】 請求項2記載のAC/DC共用電圧検出
回路において、 互いのカソードを入力端側の向きにした1対のダイオー
ドを前記第1および第2の抵抗とそれぞれ並列に接続し
たことを特徴とするAC/DC共用電圧検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30911996A JP3438495B2 (ja) | 1996-11-20 | 1996-11-20 | Ac/dc共用電圧検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30911996A JP3438495B2 (ja) | 1996-11-20 | 1996-11-20 | Ac/dc共用電圧検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10148647A true JPH10148647A (ja) | 1998-06-02 |
JP3438495B2 JP3438495B2 (ja) | 2003-08-18 |
Family
ID=17989122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30911996A Expired - Fee Related JP3438495B2 (ja) | 1996-11-20 | 1996-11-20 | Ac/dc共用電圧検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3438495B2 (ja) |
-
1996
- 1996-11-20 JP JP30911996A patent/JP3438495B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3438495B2 (ja) | 2003-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7209374B2 (en) | Capacitor-input positive and negative power supply circuit | |
JPH06225517A (ja) | Ac−dcコンバータ | |
JPH06335240A (ja) | スイッチングタイプ調整電源 | |
US6624594B2 (en) | Discharge lamp lighting circuit | |
JP3438495B2 (ja) | Ac/dc共用電圧検出回路 | |
JPH04324983A (ja) | 発光素子駆動用電源回路 | |
JP2011120466A (ja) | 電力回生装置 | |
EP0061730A2 (en) | Transistor inverter device | |
JP3263194B2 (ja) | 電源平滑回路 | |
JPH04136769A (ja) | 停電検出回路 | |
JPH08115134A (ja) | 電源回路 | |
JPH06776Y2 (ja) | 電圧変化検出回路 | |
JPH0716177Y2 (ja) | 急峻な出力立上り特性の直流安定化電源 | |
JPH07288981A (ja) | 定電圧装置 | |
JPS5843215Y2 (ja) | プランジヤ駆動回路 | |
JPH08214540A (ja) | 電源入力回路 | |
JPS5941144B2 (ja) | 電流不平衡検出装置 | |
JPH0116391Y2 (ja) | ||
JPH1032981A (ja) | 電源装置 | |
JPH019270Y2 (ja) | ||
JP2656850B2 (ja) | 交流信号監視回路 | |
JPH0575402A (ja) | 高電圧パルス電源 | |
JPS60126720A (ja) | 電源電圧自動切換回路 | |
JPS6389061A (ja) | 交流入力自動切換回路 | |
JPS58201285A (ja) | 誘導加熱用インバ−タ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030513 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |