JPH10145149A - 入力信号増幅器 - Google Patents

入力信号増幅器

Info

Publication number
JPH10145149A
JPH10145149A JP9311584A JP31158497A JPH10145149A JP H10145149 A JPH10145149 A JP H10145149A JP 9311584 A JP9311584 A JP 9311584A JP 31158497 A JP31158497 A JP 31158497A JP H10145149 A JPH10145149 A JP H10145149A
Authority
JP
Japan
Prior art keywords
input signal
signal amplifier
signal
converter
significant bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9311584A
Other languages
English (en)
Inventor
Reiner Baas
バース ライネル
Christian Buechler
ブエクレル クリスティアン
Friedhelm Zucker
ツケル フリートヘルム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Thomson Brandt GmbH
Original Assignee
Deutsche Thomson Brandt GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Thomson Brandt GmbH filed Critical Deutsche Thomson Brandt GmbH
Publication of JPH10145149A publication Critical patent/JPH10145149A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
    • G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B7/0941—Methods and circuits for servo gain or phase compensation during operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 本発明は、トラッキングエラー信号あるいは
／及びフォーカスエラー信号の利得など入力信号増幅器
の利得が、一様なスケーリングのために単純でかつ適切
な方法で調整することができる回路を提供する。 【解決手段】エラー信号が、対応する一様な方法で増幅
されず、光学ディスク等の反射力の変化のため、走査ユ
ニットが正確に制御されないということがないように、
光学記録媒体用の再生装置あるいは記録装置のサーボ制
御ループのために、入力信号増幅器の利得を制御するこ
とが必要である。入力信号増幅器の利得を制御するため
に、光学情報信号のディジタル加算信号が利用され、最
上位ビットは最小のフィードバック抵抗器の接続の開閉
を行い、最下位ビットは最大のフィードバック抵抗器の
接続の開閉を行う。この場合、ディジタル加算信号の各
ビットはフィードバック抵抗器に割り当てられ、同抵抗
器は、好ましくは最上位ビットから最下位ビットまで昇
べきの順で配列している。同配列において隣接する抵抗
器の抵抗は、互いに２のべき乗だけ異なる。これによ
り、入力信号に関して利得の相互反応が達成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は入力信号増幅器に関
するものであって、特に、光学記録媒体用の記録装置ま
たは再生装置のサーボ制御ループにおけるトラッキング
あるいは焦点のための入力信号増幅器など、光学記録媒
体用の再生装置または記録装置の入力信号増幅器に関す
るものである。
【０００２】
【従来の技術】光学記録媒体用の再生装置、及び同じく
記録装置において、光学記録媒体は、レーザなどの光源
で照射され、同光学記録媒体から反射された光は、複数
の光電池を備えた光検出器に送られる。光検出器は、適
切であれば光学記録媒体に蓄積されている情報信号と、
光ビームのトラッキングエラー信号及び焦点エラー信号
を検出し、同エラー信号は入力増幅器に送られる。
【０００３】光学記録媒体は異なった反射力を有し、レ
ーザは異なった光度を有し、光検出器は異なった感光度
を有するので、特に制御偏差は、異なった信号強度で表
されている。適切な測定を行わなければ、特定の制御偏
差のために接続された制御ループは異なった信号によっ
て動作することになり、その結果、制御応答は不利な方
法に影響される。
【０００４】前述した偏差にもかかわらず、制御偏差の
一様なスケーリングを保証するために、アナログディバ
イダ、あるいはＡ／Ｄ変換器及びマイクロプロセッサに
よって制御されるパルス幅制御回路を、後続のロー・パ
ス・フィルタリングと共に利用することが既に知られて
いる。特に、これらの手段は、一様なスケーリングのた
めに入力信号の利得を変える。この場合、同利得を制御
するために、入力信号自身が利用される。
【０００５】
【発明が解決しようとする課題】しかしながら、アナロ
グディバイダ回路は、高価で調整を必要とし、オフセッ
トの発生のため不正確である。更に、周知の回路は温度
に敏感で、その結果、温度の安定性がなく、これは、特
に携帯用装置の場合に不利である。
【０００６】したがって、本発明は、例えばトラッキン
グエラー信号及び／あるいはフォーカスエラー信号の利
得など、入力信号増幅器の利得が、一様なスケーリング
のために単純かつ適切な方法で調整することができる回
路を提供するという目的を基礎にしている。
【０００７】
【課題を解決するための手段】本発明は、例えば、光学
記録媒体用の記録装置または再生装置のサーボ制御ルー
プのための入力信号増幅器といった、入力信号増幅器の
利得を制御するための回路に関する。同回路内で、光学
走査ユニットの加算信号はＡ／Ｄ変換器に送られ、ディ
ジタル化された加算信号は、入力信号増幅器の利得を制
御するのに利用される。つまり、前記入力信号増幅器は
ディジタル制御される。
【０００８】ディジタル加算信号は入力信号増幅器のフ
ィードバックに影響し、その結果、入力信号増幅器の利
得にも影響する。これは、ディジタル加算信号の値を表
すビットが、入力信号増幅器の対応するフィードバック
抵抗器へのスイッチの開閉を制御するという事実によっ
て達成される。
【０００９】例えば、対応するフィードバック抵抗器に
直列に配列されたスイッチは、前記ディジタル加算信号
の各ビットによって、有利に制御される。複数のこれら
の直列回路で形成された並列回路が、前記入力信号増幅
器の利得を制御するためのフィードバック回路網を形成
する。
【００１０】ディジタル加算信号の最上位ビットは好ま
しくは最小のフィードバック抵抗器を制御し、最小位ビ
ットは最大のフィードバック抵抗器のスイッチの開閉を
行う。
【００１１】前記フィードバック抵抗器は、最上位ビッ
ト〜最下位ビットまで、抵抗値に従って昇べきの順で配
列されて、その配列で隣接した抵抗器は互いに２のべき
乗だけ異なっている。つまり、最上位ビット〜最下位ビ
ットまでの抵抗器はＲ、２Ｒ、４Ｒ、８Ｒ、１６Ｒ・・
・、の順で配列しており、Ｒは最小抵抗器の抵抗を示
す。
【００１２】更に、抵抗器の配列の中で２の最大べき乗
を表す付加的フィードバック抵抗器が、前記入力信号増
幅器の利得を制限するために、フィードバック抵抗器と
して永久に接続されている。したがって、抵抗器の配列
がｎ要素を有している場合、付加的フィードバック抵抗
器は２n Ｒの抵抗値を有する。
【００１３】加算信号をディジタル化するためのＡ／Ｄ
変換器は、周知の方法でクロック信号により制御され
る。
【００１４】２のべき乗で抵抗器を配列することで達成
される効果は、前記入力信号増幅器の利得が、サーボ制
御ループの正確な動作に必要とされるよう、入力信号に
相互に関連して変化するということである。つまり、例
えば光学走査素子の四分円形の検出器の４つの光検出器
の加算信号が２倍にされる場合、ディジタル化した加算
信号も同様に２倍になる。この抵抗器の配列の結果、コ
ンダクタンスも同様に２倍になる。また、対応する増幅
器のフィードバック内のコンダクタンスも同様に２倍に
なるので、利得は結果的に半減する。フィードバックの
全コンダクタンスは、アナログ階調の入力電圧に比例し
ている。
【００１５】加算信号のＡ／Ｄ変換器のために利用され
るクロック信号は、マイクロプロセッサあるいはオシレ
ータによって提供される。クロック信号は、加算信号に
強度変化が起こった場合、利得制御が効果的に素早く調
整されるよう十分高速でなければならない。
【００１６】エラーが光学記録媒体上に発生する場合、
エラー検出器を介してクロック信号をブロックすること
で設定利得値を維持することが可能である。これにより
回路内の素子を維持するという手数を省くことができ
る。クロック信号は、エラーが発生した時、不要で極端
に不適切なセッティングを避けるため抑制されている。
【００１７】全体的に、本発明の回路は単純な構成を有
し、オフセットを補正する必要がない。また、ディジタ
ル制御のため、校正の必要がない。
【００１８】第２の特徴によると、フィードバック回路
網は抵抗器の直列回路であって、各抵抗器は、最小の抵
抗器を除きスイッチを有し、同スイッチは前記抵抗器に
並列に接続されている。更に、フィードバック回路網は
抵抗器とスイッチの直列回路と並列回路の組み合わせを
利用して実現することもできる。
【００１９】
【発明の実施の形態】本発明は、下記の実施例に従って
更に詳細に説明される。
【００２０】図１は差動増幅器として設計されたエラー
信号増幅器１である入力信号増幅器を示しており、フォ
ーカスエラー信号ＦＥ、あるいはトラッキングエラー信
号ＴＥなどのエラー信号が、抵抗器２を経由して入力信
号増幅器の第１の入力に印加される。同回路図におい
て、入力信号増幅器１の第２の入力は、アース面あるい
はフレーム面に接続される。増幅され一様にスケーリン
グ化されたエラー信号が信号増幅器１の出力に提供され
る。連続した抵抗器Ｒ、２Ｒ、４Ｒ、８Ｒ、１６Ｒ、３
２Ｒは前記増幅器のフィードバックパス内で並列に接続
されていて、対応するスイッチＳR 〜Ｓ16R により、抵
抗器Ｒ〜１６Ｒの同フィードバックへの接続の開閉を可
能にしている。
【００２１】同回路は、さらにＡ／Ｄ変換器３を備えて
おり、光検出器の加算信号、つまり本実地例では四分円
形のセンサ（図中には示されていない）を利用している
ため加算信号Ａ＋Ｂ＋Ｃ＋Ｄが、Ａ／Ｄ変換器３の入力
に印加される。Ａ／Ｄ変換器３通過後、前記加算信号は
ディジタル状態で存在する。最上位ビットは最小の抵抗
器、すなはち最大のコンダクタンスを伴ったスイッチＳ
R を制御し、最下位ビットは最大の抵抗値を有した抵抗
器１６Ｒの開閉スイッチＳ16R に接続される。
【００２２】ディジタル化された加算信号の各ビットは
可変スイッチＳR 〜Ｓ16R に作用し、その結果、スイッ
チは、ビットに従って接続の開閉を行う。２つの隣接す
る抵抗器が２のべき乗だけ異なっている抵抗器Ｒ〜Ｒ１
６の対応する抵抗値の選択が、前記エラー信号増幅器１
の利得が同エラー信号に対応することを保証する。例え
ば、エラー信号が記録媒体の高い反射力によって２倍に
なる場合、伝導率（コンダクタンス）は２倍になり、よ
って利得は半減する。
【００２３】Ａ／Ｄ変換器３はクロック信号により制御
され、その結果、利得に適合した反応速度がクロック信
号によって外部から調整されることが可能である。ドロ
ップアウトなどのさらに大きな干渉の場合、クロックは
停止することができ、これにより、利得はスイッチＳR
〜Ｓ16R の位置に従って維持されることが可能である。
したがって、サンプル保持回路は必要でない。
【００２４】すべてのスイッチが開いている時、すなは
ち、加算信号が存在しない時、利得は無限大になるの
で、増幅器１のフィードバック回路網Ｎに抵抗器３２Ｒ
を永久に備えることは都合が良い。また、抵抗器３２Ｒ
は増幅器が最小利得を得るのを確実にする。更に、この
抵抗器３２Ｒを他の抵抗器と共に配列すること、すなは
ち抵抗器３２Ｒが隣接する抵抗器１６Ｒの２倍の抵抗値
を有することは、構成誤差あるいはフィードバック回路
網のセッティングから発生したエラーが前段階のエラー
の半分に等しいのを確実にする。
【００２５】図２の第２の特徴において、抵抗器Ｒ１〜
Ｒ６の直列回路で本質的に形成された第２のフィードバ
ック回路網Ｎが提供されている。抵抗器Ｒ１〜Ｒ６の直
列回路は入力信号増幅器１のフィードバックパス内で提
供され、Ｓ１〜Ｓ５のスイッチはそれぞれＲ１〜Ｒ５に
並列に接続されている。スイッチＳ１〜Ｓ５は第１の設
計に類似した方法でＡ／Ｄ変換器３によって作動する。
図１の回路と図２の回路はフィードバック回路網の形式
のみが異なっている。フィードバック回路網Ｎは、Ａ／
Ｄ変換器により対応して作動し、実施例で示されたもの
以外のフィードバック回路網を利用して構成することも
可能である。
【００２６】回路の機能性のための唯一の必須条件は、
エラー信号ＦＥ、ＴＥの等分の安定性を確実にするた
め、入力信号増幅器１の利得が、加算信号Ａ＋Ｂ＋Ｃ＋
Ｄに相互に関連しているＡ／Ｄ変換器の出力信号によっ
て変化するということである。
【００２７】入力信号増幅器１の利得はディジタル制御
されている。すなはち、アナログ信号を増幅する入力信
号増幅器１は、ディジタル利得セッティングを備えてい
る。
【００２８】さらにＡ／Ｄ変換器はクロック化されてい
るので、光学記録媒体のエラーが発生した時、対応する
クロック制御で、必要のない、あるいは極端に不正確な
セッティングを避けることも可能である。
【００２９】
【発明の効果】２のべき乗で抵抗器を配列することで達
成される効果は、前記入力信号増幅器の利得が、サーボ
制御ループの正確な動作に必要とされるよう、入力信号
に相互に関連して変化するということである。つまり、
例えば光学走査素子の四分円形の検出器の４つの光検出
器の加算信号が２倍にされる場合、ディジタル化した加
算信号も同様に２倍になる。この抵抗器の配列の結果、
コンダクタンスも同様に２倍になる。また、対応する増
幅器のフィードバック内のコンダクタンスも同様に２倍
になるので、利得は結果的に半減する。フィードバック
の全コンダクタンスは、アナログ階調の入力電圧に比例
している。
【００３０】加算信号のＡ／Ｄ変換器のために利用され
るクロック信号は、マイクロプロセッサあるいはオシレ
ータによって提供される。クロック信号は、加算信号に
強度変化が起こった場合、利得制御が効果的に素早く調
整されるよう十分高速でなければならない。
【００３１】エラーが光学記録媒体上に発生する場合、
エラー検出器を介してクロック信号をブロックすること
で設定利得値を維持することが可能である。これにより
回路内の素子を維持するという手数を省くことができ
る。クロック信号は、エラーが発生した時、不要で極端
に不適切なセッティングを避けるため抑制されている。
【００３２】全体的に、本発明の回路は単純な構成を有
し、オフセットを補正する必要がない。また、ディジタ
ル制御のため、校正の必要がない。
【００３３】第２の特徴によると、フィードバック回路
網は抵抗器の直列回路であって、各抵抗器は、最小の抵
抗器を除きスイッチを有し、同スイッチは前記抵抗器に
並列に接続されている。更に、フィードバック回路網は
抵抗器とスイッチの直列回路と並列回路の組み合わせを
利用して実現することもできる。
【００３４】本発明は、特に、エラー信号の強度によっ
て変化する同エラー信号の一様なスケーリングのために
利用できるので、以上述べた実施例に限定されるもので
はない。
【図面の簡単な説明】
【図１】本発明の第１のフィードバック回路網を有した
入力信号増幅器の回路図を示す。
【図２】本発明の第２のフィードバック回路網を有した
入力信号増幅器の回路図を示す。
【符号の説明】
１ 入力信号増幅器 ２ 抵抗器 ３ Ａ／Ｄ変換器 Ｒ〜１６Ｒ 抵抗器 ＳR 〜Ｓ16R スイッチ ＴＥ トラッキングエラー信号 ＦＥ フォーカスエラー信号 ＭＳＢ 最上位ビット ＬＳＢ 最下位ビット Ｎ フィードバック回路網 Ｔ クロック信号
フロントページの続き (72)発明者 クリスティアン ブエクレル ドイツ連邦共和国， デー−78052 ヴィ リンゲン−シュヴェニンゲン， テラ ヴ ォーンパルク ７番地 (72)発明者 フリートヘルム ツケル ドイツ連邦共和国， デー−78052 ヴィ リンゲン−シュヴェニンゲン， インスブ ルーケルストラーセ ４番地

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 Ａ／Ｄ変換器（３）の出力信号により制
    御されるフィードバック回路網（Ｎ）を有することを特
    徴とする入力信号変換器。
  2. 【請求項２】 該入力信号増幅器（１）がトラッキング
    エラー信号増幅器であることを特徴とする請求項１に記
    載の入力信号増幅器。
  3. 【請求項３】 該入力信号増幅器（１）がフォーカスエ
    ラー信号増幅器であることを特徴とする請求項１に記載
    の入力信号増幅器。
  4. 【請求項４】 該入力信号増幅器（１）の入力が、トラ
    ッキングエラー信号あるいはフォーカスエラー信号を提
    供する光検出器に接続され、Ａ／Ｄ変換器（３）の出力
    信号により制御されるフィードバック回路網（Ｎ）が該
    入力信号増幅器（１）のフィードバックパス内で提供さ
    れ、前記Ａ／Ｄ変換器（３）の入力が加算信号を提供す
    る光検出器に接続されていることを特徴とする請求項１
    に記載の入力信号増幅器。
  5. 【請求項５】 前記フィードバック回路網（Ｎ）が可変
    抵抗器であることを特徴とする請求項４に記載の入力信
    号増幅器。
  6. 【請求項６】 光学記録媒体用の再生装置または記録装
    置の入力信号増幅器であって、前記再生装置または記録
    装置の光学走査ユニットの加算信号が、Ａ／Ｄ変換器
    （３）に送られ、Ａ／Ｄ変換器（３）でディジタル化し
    た加算信号は、入力信号増幅器（１）の利得を制御する
    のに利用されることを特徴とする入力信号増幅器。
  7. 【請求項７】 前記ディジタル加算信号が、入力信号増
    幅器（１）のフィードバックを制御することを特徴とす
    る請求項６に記載の回路。
  8. 【請求項８】 前記ディジタル加算信号の各ビット（最
    上位ビット〜最下位ビット）が、該入力信号増幅器
    （１）の対応するフィードバック抵抗器（Ｒ〜１６Ｒ）
    へのスイッチの開閉を制御することを特徴とする請求項
    ７に記載の回路。
  9. 【請求項９】 前記ディジタル加算信号のビット（最上
    位ビット〜最下位ビット）が、それぞれアナログスイッ
    チ（ＳR 〜Ｓ16R ）を制御することを特徴とする請求項
    ８に記載の回路。
  10. 【請求項１０】 対応するスイッチ（ＳR 〜Ｓ16R ）を
    経由して、最上位ビットが最小のフィードバック抵抗器
    （Ｒ）を制御し、最下位ビットが最大のフィードバック
    抵抗器（１６Ｒ）を制御することを特徴とする請求項８
    または請求項９に記載の回路。
  11. 【請求項１１】 前記フィードバック抵抗器（Ｒ〜１６
    Ｒ）が、最上位ビットから最下位ビットまで抵抗値に従
    って昇べきの順に配列していることを特徴とする請求項
    １０に記載の回路。
  12. 【請求項１２】 隣接した抵抗器（Ｒ〜１６Ｒ）が２の
    べき乗だけ互いに異なり、抵抗器は最上位ビットから最
    下位ビットまで、Ｒ、２Ｒ、４Ｒ、８Ｒ、１６Ｒの順で
    配列していることを特徴とする請求項１１に記載の回
    路。
  13. 【請求項１３】 前記抵抗器の配列の中で２の最大べき
    乗を表す付加的フィードバック抵抗器（３２Ｒ）が、該
    エラー信号増幅器（１）の利得を制限するためにフィー
    ドバック抵抗器として永久に接続されることを特徴とす
    る請求項１２に記載の回路。
  14. 【請求項１４】 前記加算信号のＡ／Ｄ変換器（３）
    が、クロック信号Ｔでクロック化されることを特徴とす
    る前記記載の請求項のうち１項に記載の回路。
  15. 【請求項１５】 前記記録媒体から検出された信号の機
    能に従って、前記Ａ／Ｄ変換器（３）のクロック信号を
    制御するための制御方法が提供されることを特徴とする
    前記記載の請求項のうち１項に記載の回路。
JP9311584A 1996-10-30 1997-10-29 入力信号増幅器 Pending JPH10145149A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19644996.0 1996-10-30
DE19644996A DE19644996A1 (de) 1996-10-30 1996-10-30 Eingangssignalverstärker

Publications (1)

Publication Number Publication Date
JPH10145149A true JPH10145149A (ja) 1998-05-29

Family

ID=7810346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9311584A Pending JPH10145149A (ja) 1996-10-30 1997-10-29 入力信号増幅器

Country Status (4)

Country Link
EP (1) EP0840299B1 (ja)
JP (1) JPH10145149A (ja)
CN (1) CN1118813C (ja)
DE (2) DE19644996A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303668A (ja) * 2005-04-18 2006-11-02 Matsushita Electric Ind Co Ltd 出力インピーダンス可変回路
JP2008219678A (ja) * 2007-03-07 2008-09-18 Nec Corp 出力レベル安定化回路及びそれを用いたｃｍｌ回路
WO2013118441A1 (ja) * 2012-02-06 2013-08-15 パナソニック株式会社 アクティブインダクタを含む増幅回路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2784820B1 (fr) 1998-10-06 2000-12-08 Thomson Multimedia Sa Dispositif amplificateur a gain commandable numeriquement et appareil lecteur de disques optiques incorporant un tel dispositif
FR2801445A1 (fr) * 1999-11-23 2001-05-25 Koninkl Philips Electronics Nv Dispositif d'amplification a largeur de bande ajustable
DE102004007635B4 (de) 2004-02-17 2008-01-31 Infineon Technologies Ag Verstärker mit schaltbarer Gegenkopplung
CN113805244B (zh) * 2021-08-18 2023-05-16 湖北三江航天万峰科技发展有限公司 一种微型激光探测装置及其控制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3931584A (en) * 1974-09-12 1976-01-06 Hycom Incorporated Automatic gain control
DE2633296A1 (de) * 1976-07-23 1978-01-26 Siemens Ag Schaltungsanordnung zur kompensation der offsetspannung bei einem als analog-vergleicher betriebenen operationsverstaerker unter beruecksichtigung der temperaturbedingten aenderungen dieser offsetspannung
US4494212A (en) * 1982-03-03 1985-01-15 The Perkin-Elmer Corporation Variable gain amplifier
JP2701406B2 (ja) * 1989-01-09 1998-01-21 ソニー株式会社 光ディスク装置のサーボオートゲインコントロール回路
DE3933657A1 (de) * 1989-10-09 1991-04-11 Thomson Brandt Gmbh Schaltungsanordnung zur digitalen lautstaerkeeinstellung
US5089757A (en) * 1991-03-15 1992-02-18 Maxtor Corporation Synchronous digital detection of position error signal
JPH06232746A (ja) * 1993-02-05 1994-08-19 Sansei Denshi Japan Kk デジタルサーボ回路
JP3761904B2 (ja) * 1993-08-30 2006-03-29 キヤノン株式会社 サーボル−プの自動利得制御回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303668A (ja) * 2005-04-18 2006-11-02 Matsushita Electric Ind Co Ltd 出力インピーダンス可変回路
JP2008219678A (ja) * 2007-03-07 2008-09-18 Nec Corp 出力レベル安定化回路及びそれを用いたｃｍｌ回路
WO2013118441A1 (ja) * 2012-02-06 2013-08-15 パナソニック株式会社 アクティブインダクタを含む増幅回路
US9294053B2 (en) 2012-02-06 2016-03-22 Panasonic Intellectual Property Management Co., Ltd. Amplifying circuit including active inductor

Also Published As

Publication number Publication date
DE19644996A1 (de) 1998-05-07
CN1182267A (zh) 1998-05-20
DE69735325T2 (de) 2006-11-09
DE69735325D1 (de) 2006-04-27
EP0840299B1 (en) 2006-03-01
EP0840299A1 (en) 1998-05-06
CN1118813C (zh) 2003-08-20

Similar Documents

Publication Publication Date Title
US4734914A (en) Stabilized laser apparatus
US7880542B1 (en) Incremental gain amplifier
US5623138A (en) Method and apparatus for focusing control of an object lens for focusing light on an optical disk
JP3761904B2 (ja) サーボル−プの自動利得制御回路
JPH10145149A (ja) 入力信号増幅器
US5886581A (en) Automatic output offset control for a DC-coupled RF amplifier
US5291466A (en) Automatic control system for a tracking servo unbalance of optical disk player
US6330279B1 (en) System and method of correcting gain and offset error in a signal amplifier for a position sensitive detector
KR100246795B1 (ko) 필터 및 부스트회로를 내장하는 칩의 설계변수 오차보상회로
KR100224513B1 (ko) 디지탈 제어 시스템 및 디지탈 서브-회로
KR0185173B1 (ko) 자동 서보 이득 제어 시스템
JP4032868B2 (ja) 光量検出器および光ピックアップ装置
KR100268466B1 (ko) 광 디스크 재생기의 알에프 레벨에 따른 광파워 조정장치
HU206570B (en) Circuit arrangement for agc
JPH06176371A (ja) 光ディスク装置
JPH05109091A (ja) 光デイスク装置のトラツクエラー信号振幅調整方法及び装置
JP3209660B2 (ja) フォーカスバランス自動調整装置
JPH06303061A (ja) 電子機器の調整装置
JP2671155B2 (ja) レーザ変調回路
WO2004068702A1 (ja) 前置増幅回路及びそれを用いた光受信器
JPH07282458A (ja) トラツキング制御装置及び方法
JP2006013715A (ja) ゲインコントロール回路
JPH0227531A (ja) ディジタルサーボ回路
JPH0945982A (ja) レーザ駆動装置
KR970007802B1 (ko) 포커스 밸런스 자동 조정회로

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070910

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081209