JPH1013928A - 個別セル用チャネルデータ送信方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、例えば、PHS システムに関し、無
線基地局(CS)から移動端末(PS)にチャネル設定用情報を
通知する際に使用する個別セル用チャネル(SCCH)の送信
間隔の短縮を図ることを目的とする。 【解決手段】 LSI 制御部分に複数のSCCHバッファを設
け、LSI 制御部分は、前回のSCCH送信指令に対するSCCH
データの送信が完了していなくても、次回のSCCH送信指
令に対するSCCHデータを別のSCCH単発バッファに格納
し、LSI 部からのSCCHデータ送信完了が通知されると、
該別のSCCH単発バッファに格納したSCCHデータをアイド
ル送信中の一斉呼び出しチャネルの送信タイミングでLS
I 部に転送して送信するように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】図30はPHS システム説明図、
図31は論理制御チャネル(LCCH)構成例説明図である。

【０００２】ここで、以下の説明に表れるBCCH( 又はB
C) は報知チャネル、SCCH( 又はSC)は個別セル用チャネ
ル、PCH(又はP)は一斉呼び出しチャネルを示している。
さて、図30に示す様に、交換機は公衆網/ 私設回線を介
して入力した、例えば、接続要求に対して、接続に必要
な情報を無線基地局(CS)に送出する。

【０００３】一方、無線基地局(CS)は移動端末(PS)に対
してリンクを確立する為、予め定められた下り間欠周期
毎に図31に示す送信順序で論理制御チャネル(LCCH)を送
信している。

【０００４】ここで、図31中のBCは無線チャネルの構造
に関する情報やシステム情報を送信する際に使用し、P1
〜P8は移動端末の一斉呼出しを行う際に使用し、SCは無
線基地局と移動端末との間で呼接続に必要な情報( デー
タ) を送信する際に使用している。

【０００５】そこで、無線基地局は、例えば、呼接続に
必要な情報を予め定められた間欠周期毎にSCCHを用いて
移動端末に送信するが、接続要求が多い場合には滞積し
てPHS システムの運用が円滑に行われない場合が生ずる
ことがある。

【０００６】

【従来の技術】図32は従来例の要部構成図( 無線基地
局) である。なお、図32に示す無線基地局は送信制御部
３と LSI部４を有し、図中の〜は下記の動作説明に
付加した〜とは一致している。

【０００７】さて、送信制御部３は、CPU11,このCPU の
動作を制御するプログラムが格納されたROM12, RAM13,
交換機とのインタフェースを取るインタフェース14とを
有し、送信指令を生成する送信指令生成部分１と、各機
能チャネル毎にデータを格納するBCCHバッファ21, 22,
SCCHバッファ23, 24、 PCHバッファ25, 26, 論理制御チ
ャネル(LCCH)構成テーブル27を有するLSI 制御部分２を
有し、送信指令中のデータを該当するバッファに格納し
た後、LSI 部４に対して格納したデータを転送し、送信
依頼を送出する。

【０００８】なお、バッファはアイドルデータ（オール
"0" のデータ) を格納する反復バッファと有意データを
格納する単発バッファとがある。LSI 部４は、各機能チ
ャネル(BCCH, SCCH, PCH) 毎に送信すべきデータを一
時、格納するバッファ41〜43、入力した送信依頼を設定
する送信コントロールレジスタ44及び論理制御チャネル
(LCCH)構成テーブル45を有し、送信依頼されたデータを
論理制御チャネル構成テーブルに示す送信順に送信す
る。

【０００９】そして、送信完了時、LSI 制御部分２に対
して送信完了を通知し、LSI 制御部分は送信指令生成部
分１に送信完了を応答する。以下、信号の流れを説明す
る。 送信指令生成部分１は、図示しない交換機からの、
例えば、接続要求に対応して、予め定められた構成の接
続情報を含むSCCH送信指令を生成してLSL 制御部分２に
送出する。

【００１０】LSI制御部分２は、SCCH送信指令中の接続
情報を送信データとしてSCCH単発バッファ24に格納す
る。なお、LSI 制御部分２の動作を制御する制御部分は
省略してある。また、上記の送信指令には、例えば、情
報の種類及び内容を含んでいるものとする。 LSI 制御部分２は、SCCH単発バッファ24に格納した
送信データを LSI部４のSCCHバッファ42に転送し、LSI
部内の送信コントロールレジスタ44のSCCH部分(図示せ
ず) に送信依頼を設定する。 LSI 部４は、内蔵する論理制御チャネル(LCCH)構成
テーブル45に示す送信順序に従って送信を行う。

【００１１】つまり、P2(PCH2)/P4(PCH4)/P6(PCH6)を送
信した次のタイミングで、SCCHバッファ42に格納した送
信データを移動端末(PC)に送信する。 送信が完了した時、 LSI部４は LSI制御部分２に対
してSCCHでの送信完了を通知する。 LSI 制御部分２は送信指令生成部分１へSCCH送信完
了を応答する。

【００１２】

【発明が解決しようとする課題】図31に示す様に、論理
制御チャネル(LCCH)中のSCCHは間欠的に存在する。例え
ば、P3(PCH3)の直前のSC(SCCH)を用いて呼接続に必要な
データが送信中であれば、次はP5(PCH5)の直前のSC(SCC
H)まで待たなければらない。

【００１３】例えば、n=20msとすると、SC→P3(PCH3)→
P4(PCH4)と次のSCまで最大300ms 経過した後でないと、
呼接続データを送信することができない。即ち、呼接続
データの送信間隔が、例えば、300ms と長い為、接続要
求が多い場合にはこの要求が滞積してPHS システムの円
滑な運用に影響を与えると云う課題が生ずる。

【００１４】本発明は、無線基地局(CS)から移動端末(P
S)にチャネル設定用情報を通知する際に使用するSCCHの
送信間隔の短縮を図ることを目的とする。

【００１５】

【課題を解決するための手段】第１の本発明は、 LSI制
御部分内に複数のSCCH単発バッファを設け、前回の送信
指令生成部分からのSCCH送信指令によるSCCHデータの送
信が完了しない場合でも、LSI 制御部分が次回のSCCH送
信指令を受け付けられる様にする。

【００１６】そして、LSI 部で前回のSCCH送信が完了し
た後、LSI 制御部分はアイドル送信中のPCH のタイミン
グで次回のSCCHデータの送信処理を行うことにより、こ
のデータをスチールしたPCH を用いて送信することが可
能となる。

【００１７】即ち、前回のSCCH送信指令に対する送信が
完了しない場合でも、次回の送信指令を行うことができ
る為、SCCHデータの送信間隔を短縮することができる。
第２の本発明は、送信指令生成部分は、前回のSCCH送信
指令に対する送信完了応答をLSI 制御部分から受けてい
ない場合、LSI 制御部分がSCCH送信処理中である為に次
回のSCCH送信指令を行うことができない。

【００１８】この時、送信指令生成部分は、PCH 送信指
令( アイドル送信中のPCH を用いた送信指令) でSCCHデ
ータをLSI 制御部分に送信することにより、この問題を
解決することができる。

【００１９】即ち、送信指令生成部分は前回のSCCH送信
指令に対する送信が完了していない場合でも、PCH 送信
指令でSCCHデータを送信することができる為、SCCHデー
タの送信間隔を短縮できる。

【００２０】第３の本発明は、送信指令生成部分からの
SCCH送信指令が行われた時、LSI 制御部分は、アイドル
送信中のPCH の内、最も早く送信することができるPCH
を検索し、そのPCH の送信タイミングで、内部のSCCH単
発バッファに格納したSCCHデータをLSI 部内のSCCHバッ
ファに転送して送信する。

【００２１】これにより、最も早く送信することができ
るPCH をスチールして、SCCHデータを送信することがで
きる。つまり、着呼を受けていない群のPCH ( 未使用中
でアイドル送信状態にある)を使用してSCCHデータを送
信することにより、SCCHの送信間隔を短縮てきる。

【００２２】第４の本発明は、送信指令生成部分からの
SCCH送信指令が行われた時、LSI 制御部分は、アイドル
送信中のPCH の内、最も早く送信することができるPCH
を検索し、そのPCH の送信タイミングで、内部のSCCH単
発バッファに格納したSCCHデータをLSI 部内のPCH バッ
ファに転送して送信する。

【００２３】これにより、最も早く送信することができ
るPCH をスチールしてSCCHデータを送信することができ
る。つまり、着呼を受けていない群のPCH を使用してSC
CHデータを送信することにより、SCCHの送信間隔を短縮
できる。

【００２４】第５の本発明は、送信指令生成部分からの
SCCH送信指令が行われた時、LSI 制御部分は、アイドル
送信中のPCH の内、最も早く送信することができるPCH
を検索し、内部の該当PCH 単発バッファにSCCHデータを
格納する。

【００２５】そして、そのPCH の送信タイミングで、内
部のPCH 単発バッファに格納したSCCHデータをLSI 部内
のPCH バッファに転送して送信する。つまり、スチール
したPCH でSCCHデータを送信することにより、SCCHの送
信間隔を短縮できる。

【００２６】第６の本発明は、LSI 部に送信バッファを
機能チャネル(BCCH, SCCH, PCH) の区別なく共通のバッ
ファとして設ける。LSI 制御部分は、該当チャネルのバ
ッファから送信すべきデータを転送して予め定められた
送信順と異なるアイドル送信中のPCH に対する送信依頼
を行うことにより、論理制御チャネル(LCCH)の送信順序
を制御することができる。

【００２７】その結果、PCH をスチールしてSCCHデータ
を送信し、SCCHの送信間隔を短縮することが可能とな
る。つまり、送信バッファを各チャネル共通に持ち、送
信コントロールレジスタを操作することによって、送信
を制御する為、必要に応じてPCH をスチールして、SCCH
データを送信することができると共に、LSI バッファの
領域を削減することが可能となる。

【００２８】第７の本発明は、送信指令生成部分からの
SCCH送信指令が行われた際、LSI 制御部分にあるLCCH送
信順序を設定したLCCH構成テーブルを一時的に書き換え
てSCCHデータの送信を行う。

【００２９】この結果、スチールしたPCH の送信タイミ
ングにおいてSCCHデータを送信することができる為、SC
CHの送信間隔を短縮することが可能となる。つまり、必
要に応じてLCCH構成の送信順を変えて送信することによ
り、スチールしたPCH でSCCHデータの送信が可能とな
る。

【００３０】また、LSI 制御部分とLSI 部の送信制御処
理において、PCH をスチールしたことを意識することな
く処理することができる為、処理規模の縮小につなが
る。

【００３１】

【発明の実施の形態】図１は第１の本発明の実施例の要
部構成図、図２は図１のフローチャート図、図３は図１
のシーケンス図、図４は図１のLCCH送信例説明図で、
(a) は従来の送信順、(b) は第１の本発明の実施例の送
信順である。

【００３２】図５は第２の本発明の実施例の要部構成
図、図６は図５のフローチャート図、図７は図５のシー
ケンス図、図８は図５のLCCH送信例説明図で、(a) は従
来の送信順、(b) は第２の本発明の実施例の送信順であ
る。

【００３３】図９は第３の本発明の実施例の要部構成
図、図10は図９のフローチャート図、図11は図９のシー
ケンス図、図12は図９のLCCH構成テーブル説明図、図13
は図９のLCCH送信例説明図で、(a) は従来の送信順、
(b) は第３の本発明の実施例の送信順である。

【００３４】図14は第４の本発明の実施例の要部構成
図、図15は図14のフローチャート図、図16は図14のシー
ケンス図、図17は図14のLCCH送信例説明図で、(a) は従
来の送信順、(b) は第４の本発明の実施例の送信順であ
る。

【００３５】図18は第５の本発明の実施例の要部構成
図、図19は図18のフローチャート図、図20は図18のシー
ケンス図、図21は図18のLCCH送信例説明図で、(a) は従
来の送信順、(b) は第５の本発明の実施例の送信順であ
る。

【００３６】図22は第６の本発明の実施例の要部構成
図、図23は図22のフローチャート図、図24は図22のシー
ケンス図、図25は図22のLCCH送信例説明図で、(a) は従
来の送信順、(b) は第６の本発明の実施例の送信順であ
る。

【００３７】図26は第７の本発明の実施例の要部構成
図、図27は図26のフローチャート図、図28は図26中のLC
CH構成テーブル説明図で、(a) は基本パターン、(b) は
変更後のパターン、図29は図26のLCCH送信例説明図で、
(a) は従来の送信順、(b) は第７の本発明の実施例の送
信順である。

【００３８】以下、図１〜図29を参照して第１〜第６の
本発明の実施例の動作を説明するが、上記で詳細説明し
た部分については概略説明し、本発明の部分については
詳細説明する。ここで、全部を通じて同一符号は同一対
象物を示す。

【００３９】なお、送信指令生成部分１の中のROM 12に
は送信指令生成に必要な動作を行う為のプログラムが格
納される。また、LSI 制御部分２とLSI 部４にはそれぞ
れの動作を制御する為の図示しない制御機能部分が設け
られており、これらの制御機能部分は添付したフロー図
及びシーケンス図に示す動作を行う様に、LSI 制御部分
２とLSI 部４を制御しているものとする。 (1) 第１の本発明の実施例の説明：図１〜図４参照。 図１の送信指令生成部分内のCPU 11は、図示しない
交換機からの接続要求がインタフェース14を介してRAM
13に入力したことを検出した時、予め定められた構成の
接続情報を含むSCCH(1) 送信指令を生成してLSI 制御部
分２に送出する(S1参照) 。

【００４０】なお、LSI 制御部分内のSCCH単発バッファ
は複数のバッファ面で構成されているものとする。LSI
制御部分２は、SCCH(1) 送信指令中の接続情報を送信デ
ータとしてSCCH単発バッファ24の第一面に格納する（S2
参照) 。 CPU11 がLSI 制御部分２に更に、SCCH(2) 送信指令
を送出した時、LSI 制御部分２はSCCH単発バッファ24の
第二面にSCCH(2) 送信指令中の接続情報を送信データと
して格納する( S3,S4 参照) 。 LSI 制御部分２は、LSI 部４から以前に送信依頼し
たPCH2の送信完了が通知されると、SCCH単発バッファ24
の第一面に格納した送信データをLSI 部４のSCCHバッフ
ァ42に転送し、LSI 部の送信コントロールレジスタ44に
SCCH送信依頼を設定する(S5, S6参照) 。

【００４１】そこで、LSI 部４は、内蔵するLCCH構成テ
ーブルを参照して、例えば、P2(PCH2)の直後のSCのタイ
ミングで、SCCHバッファ42に格納した送信データを移動
端末に送信する( 図４(b) の"SC"参照 )。 LSI 制御部分２は、LSI 部４からのSCCH(1) 送信完
了が通知されると、送信指令生成部分１にSCCH(1) 送信
完了応答を通知した後(S7 参照) 、次にPCH3の送信をし
ようとするが、上記に示す様に送信指令生成部分から
SCCH(2) 送信指令が行われている為、PCH3がアイドル送
信中か否かを検索する。

【００４２】つまり、LSI 制御部分２には、PCH1〜PCH8
の各チャネルがアイドル送信中か否を示す情報が格納さ
れているPCH 動作状態レジスタ( 図示せず) が設けられ
ている。そこで、LSI 制御部分２はこのレジスタにアク
セスしてPCH3がアイドル送信中( PCH3はオール"0" のデ
ータを送信) であるか否かを検索することができる。

【００４３】LSI 制御部分２は、PCH3がアイドル送信中
でなけれは、PCH3単発バッファ26に格納されている PCH
3 データに対して送信処理を行うが(S7a, S7b 参照) 、
アイドル送信中であれば、SCCH単発バッファの第二面の
送信データをLSI 部４のSCCHバッファ42に転送すると共
に、送信コントロールレジスタ44にSCCH送信依頼を設定
する(S8 参照) 。 そこで、LSI 部４は、LCCH構成テーブル45のPCH3の
タイミングでSCCHバッファに転送された送信データを送
信する( 図４(b) の"P4"の前の"SC"参照) 。

【００４４】LSI 制御部分２は、LSI 部４からのSCCH
(2) 送信完了が通知されると、送信指令生成部分１にSC
CH送信終了応答を通知する( S9参照) 。即ち、送信指令
生成部分は前回のSCCH送信指令の完了に係わりなく、LS
I 制御部分に対して次のSCCH送信指令を行うことができ
る為、図４(a),(b) に示す様に、従来の場合はSCCH送信
間隔が300ms であったが、第１の本発明の実施例では最
短で100ms に時間短縮できる。 (2) 第２の本発明の実施例の説明：図５〜図８参照。 送信指令生成部分内のCPU 11は、図示しない交換機
からの接続要求がインタフェース14を介してRAM 13に入
力したことを検出した時、予め定められた構成の接続情
報を含むSCCH(1) 送信指令を生成してLSI 制御部分２に
送出する( S1参照) 。

【００４５】LSI 制御部分２は、SCCH(1) 送信指令中の
接続情報を送信データとしてSCCH単発バッファ24に格納
する（S2参照) 。 続いて、CPU 11はSCCH送信指令を送出しようとする
が、上記のSCCH(1) 送信指令が完了していない為、次
のSCCH送信タイミングまでの間に送信する PCH3,PCH4の
動作状態を上記 PCH動作状態レジスタにアクセスしてPC
H4がアイドル送信中であることを検索した。

【００４６】そこで、CPU11 はアイドル送信中のPCH4に
対する送信指令にSCCHデータ( 接続情報) を格納してPC
H4送信指令としてLSI 制御部分２に送出する( S3参照)
。 LSI 制御部分２は、PCH4送信指令中の送信データ
（実際はSCCHデータ）をPCH4単発バッファ26に格納する
(S4 参照) 。 LSI 制御部分２は、LSI 部４からのPCH2の送信完了
が通知されると(S5 参照) 、SCCH単発バッファの送信デ
ータをLSI 部４のSCCHバッファ42に転送し、送信コント
ロールレジスタ44にSCCH送信依頼を設定する(S6 参照)
。

【００４７】LSI 部４は、図８(b) のPCH2直後のSCCHタ
イミングでの送信データの送信が完了すると、SCCH送信
完了をLSI 制御部分２に通知し、LSI 制御部分２は送信
指令生成部分１にSCCH送信完了応答を通知する(S7 参
照) 。 一方、LSI 制御部分２は、LSI 部４からのSCCH送信
完了通知により、図８(b) に示す送信順序に従ってPCH3
の送信データをLSI 部４に転送し、送信コントロールジ
スタ44にPCH3の送信依頼を設定する。

【００４８】これにより、LSI 部４はPCH3のタイミング
で送信データを送信し、PCH3送信完了通知をLSI 制御部
分２に通知する(S8 参照) 。LSI 制御部分２は、LSI 部
４からのPCH3送信完了通知により、PCH4単発バッファ26
に格納した上記の送信データをLSI 部４のPCH4バッフ
ァ43に転送し、送信コントロールレジスタ44にPCH4送信
依頼を設定する(S9 参照) 。 LSI 部４は、PCH4のタイミングでPCH4データ( 実際
は SCCH データ) を移動端末に送信すると、PCH4送信完
了をLSI 制御部分２に通知し、LSI 制御部分２は送信指
令生成部分１にPCH4送信完了応答を通知する(S10参照)
。

【００４９】即ち、送信指令生成部分１は LSI制御部分
２に対してSCCH送信指令を行う際、既にSCCH送信指令が
行われ、送信完了応答がまだ通知されていない場合で
も、アイドル送信中のPCH 送信指令にSCCHデータを格納
して送信することができる為、図８(a),(b) に示す様
に、従来のLCCH構成の送信順序に従ったSCCH送信間隔で
ある300ms を最短で100ms に時間短縮できる。

【００５０】また、図５に示す様に、LSI 制御部分２は
SCCH単発バッファを複数持つ必要がない為、ROM 内のプ
ログラムエリアを有効に使用することができると同時
に、送信指令生成部分からの送信指令に従って、各バッ
ファに送信データを格納すれば良い為、処理規模を縮小
することができる。 (3) 第３の本発明の実施例の説明：図９〜図13参照。 送信指令生成部分内のCPU 11は、図示しない交換機
からの接続要求がインタフェース14を介してRAM 13に入
力したことを検出した時、予め定められた構成の接続情
報を含むSCCH送信指令を生成してLSI 制御部分２に送出
する( S1参照) 。

【００５１】LSI 制御部分２は、SCCH送信指令中の接続
情報を送信データとしてSCCH単発バッファ24に格納する
（S2参照) 。 LSI 制御部分２は、前回の送信依頼に対する送信完
了が通知されると(S3 参照) 、図12に示すLCCH構成テー
ブル27を参照して次の送信チャネルがSCCHチャネルであ
るか否かを検索する。

【００５２】検索結果がSCCHであれば、SCCH単発バッフ
ァ24の送信データをLSI 部４のSCCHバッファ42に転送
し、送信コントロールレジスタ44にSCCH送信依頼を設定
する(S4 のY,S8参照) 。

【００５３】しかし、次の送信チャネルがSCCHでなけれ
ば、更に、PCH であるか否かを検索する。検索結果がPC
H でなければBCCHであるので、BCCHの送信処理を行う(
S4のN,S5のN 参照) 。

【００５４】一方、PCH であれば、上記と同様に該当PC
H がアイドル送信中か否かを更に検索し、アイドル送信
中でなければ、このチャネルの送信処理を行う(S5 のY,
S6のN 参照) 。 しかし、該当PCH がアイドル送信中であれば、SCCH
単発バッファの送信データをLSI 部４のSCCHバッファ42
に転送し、送信コントロールレジスタ44にSCCH送信依頼
を設定する(S6 のY, S7 参照) 。 LSI 部４は、図10-S4 のN, S5 のY, S6 のY, S7 の
ステップを通ってSCCHバッファ42に転送された送信デー
タを図13に示す様に、PCH3のタイミングで送信し、LSI
制御部分２にSCCH送信完了通知を送出する(S9 参照) 。

【００５５】LSI 制御部分２は、送信指令生成部分１に
SCCH送信完了応答を通知する(S10参照) 。これにより、
従来のLCCH構成の送信順序に従ったSCCH送信間隔である
300ms を最短で100ms に時間短縮できる。

【００５６】なお、S8, S5のN, S6 のN の場合、LSI 制
御部分からLSI 部の該当バッファに送信データを転送す
ると共に、送信コントロールレジスタに送信依頼を設定
して、それぞれ所定のタイミングでLSI 部から移動端末
に送信させる。 ・第４の本発明の実施例の説明：図14〜図17参照。 送信指令生成部分内のCPU 11は、図示しない交換機
からの接続要求がインタフェース14を介してRAM 13に入
力したことを検出した時、予め定められた構成の接続情
報を含むSCCH送信指令を生成してLSI 制御部分２に送出
する。

【００５７】そこで、LSI 制御部分２は、SCCH送信指令
中の接続情報を送信データとしてSCCH単発バッファ24に
格納する( S1参照) 。 LSI 制御部分２は、LSI 部４から PCH1 送信完了通
知を受けると（S2参照)、次の送信チャネルPCH2がアイ
ドル送信中か否かについて、上記と同様にPCH 動作状態
レジスタを検索する。

【００５８】検索結果がアイドル送信中であれば、SCCH
単発バッファ24に格納した送信データをLSI 部４のPCH2
バッファ43に転送し、送信コントロールレジスタ44にPC
H2送信依頼を設定する(S2aのY, S3 参照) 。

【００５９】しかし、検索結果がアイドル送信中でなけ
ればPCH2の送信処理を行う(S2aのN参照) 。 LSI 部４は、PCH2バッファ43に転送された送信デー
タ(SCCH データ) をPCH2の送信タイミングで送信した
後、LSI 制御部分２にPCH2送信完了通知を送出する(S4
参照) 。

【００６０】LSI 制御部分２は、LSI 部４からのPCH2送
信完了通知を受けた時、PCH2をスチールしたのであれば
SCCH送信完了応答を、PCH2をスチールしなければPCH2送
信完了応答を送信指令生成部分１に送出する(S5 参照)
。

【００６１】そして、次に送信すべきチャネルの送信処
理を行うが、次に送信すべきチャネルはPCH スチールの
有無に係わらず、LCCH構成テーブルよりPCH2の次のチャ
ネル(SCCH)を選択することができる。

【００６２】即ち、PCH の送信タイミングでSCCHを送信
することができる為、図17の(a),(b) に示す様にSCCHの
送出間隔を短縮できる。また、SCCHデータをPCH にスチ
ールして送信した場合、LSI 部からはスチールしたPCH
の送信完了が通知される為、次チャネルの検索がLCCHの
構成から容易に行うことができる。 (5) 第５の本発明の実施例の説明：図18〜図21参照。 送信指令生成部分内のCPU 11は、図示しない交換機
からの接続要求がインタフェース14を介してRAM 13に入
力したことを検出した時、予め定められた構成の接続情
報を含むSCCH送信指令を生成してLSI 制御部分２に送出
する(S1 参照) 。

【００６３】LSI 制御部分２は、SCCH送信指令を受ける
と上記と同様にPCH 動作状態レジスタを用いて、アイド
ル送信中のPCH の中から最も早く送信することができる
PCHを検索する。

【００６４】検索結果がPCH2であれば、LSI 制御部分２
はSCCH送信指令中の接続情報を送信データとしてPCH2単
発バッファ26に格納する(S2 参照) 。 LSI 制御部分２は、LSI 部４からPCH1の送信完了通
知により、PCH2単発バッファ26に格納したSCCHデータを
LSI 部４のPCH2バッファ43に転送し、送信コントロール
レジスタ44にPCH2送信依頼を設定する(S3, S4 参照) 。

【００６５】LSI 部４は、PCH2のタイミングでPCH2のデ
ータ( 実際はSCCHデータ) を送信し、PCH2送信完了の通
知をLSI 制御部分２に送出する。 LSI制御部分２は、LSI 部4 からのPCH2送信完了が通
知された時、PCH2単発バッファ26をクリアした後(S5, S
6 参照) 、PCH スチール中か否かの判定を行う。

【００６６】判定結果が、PCH スチール中であればSCCH
送信完了(S6aのY 参照) を、PCH スチール中でなければ
PCH2送信完了(S6aのN 参照) を、送信指令生成部分１に
それぞれ通知する。

【００６７】即ち、PCH の送信タイミングにおいてSCCH
を送信することが可能となる。また、送信指令生成部分
からのSCCH送信指令時に、LSI 制御部分内の該当PCH単
発バッファに送信データを格納する為、スチールしたPC
H の送信完了が通知された時、LSI 制御部分内のSCCH単
発バッファのクリアを行う必要がなく、該当PCH 単発バ
ッファのみをクリアすればよい為、処理を簡略化するこ
とができる。

【００６８】なお、単発バッファのクリアは、次の送信
データを送る際に不適当な送信データを送らない様にす
る為である。 (6) 第６の本発明の実施例の説明：図22〜図25参照。 送信指令生成部分内のCPU 11は、各機能チャネル送
信指令を生成してLSI 制御部分２に送出する。そこで、
LSI 制御部分２は、各機能チャネル送信指令中の情報を
送信データとして該当単発バッファに格納する（S1参
照) 。

【００６９】なお、機能チャネルは上記のBCCH, PCH, S
CCH とする。 LSI 制御部分２は、LSI 部４からのPCH1送信完了が
通知された時、次に送信すべきチャネルを検索し、該当
単発バッファ格納した送信データをLSI 部４のBCCH, SC
CH, PCH の区別のない共通の送信バッファ46に転送し、
送信コントロールレジスタ44に送信依頼を設定する。

【００７０】例えば、図23のフローチャート図におい
て、LSI 制御部分２は LSI部４からPCH1送信完了の通知
を受けると(S2 参照) 、次の送信チャネルはPCH2である
ことをLCCH構成テーブルから判断する。

【００７１】しかし、送信指令生成部分１からのスチー
ル要求を検出すると、SCCH単発バッファ24からLSI 部４
の送信バッファ46へ送信データを転送し、送信コントロ
ールレジスタ44にPCH2の送信依頼を設定する。そこで、
LSI 部はPCH2の送信タイミングでSCCHを送信する(S2a,
S2b のY, S3 参照) 。この場合、PCH2はアイドル状態に
ある。

【００７２】なお、LSI 制御部分２は「スチール要求無
し」を検出すると、順番通りにPCH2の送信処理を行う(S
2bのN, S2c参照) 。 LSI 制御部分２は、LSI 部４からのPCH2送信完了が
通知された時、送信指令生成部分にSCCH送信完了応答を
通知する(S4 参照) 。

【００７３】即ち、図25に示す様に、PCH の送信タイミ
ングにおいてSCCHを送信することが可能となる。また、
LSI 部の送信バッファが各機能チャネル共通である為、
LSI 制御部内の各機能チャネルバッファからの転送処理
を容易に行うことができる。 (7) 第７の本発明の実施例の説明：図26〜図29参照 LSI 制御部分２は、初期化処理時にLCCH送出順序を
設定したLCCH構成テーブル27a を作成する。これが、LC
CH送信の基本パターンとなる( S1, 図28(a) 参照) 。 PCH3が送信中、送信指令生成部分１からLSI 制御部
分２にSCCH送信指令を行った場合、図28(b) に示す様に
LCCH構成テーブル中のPCH4をSCCHに変更する(S2参照)
。なお、PCH4はアイドル送信中とする。 その後、LSI 制御部分２は、LSI 部４からのPCH3送
信完了が通知された時、変更したLCCH構成テーブル27b
から次の送信チャネルがSCCHであることを検索し、SCCH
単発バッファ23に格納した送信データをLSI 部４の送信
バッファ46に格納し、送信コントロールレジスタ44に送
信依頼を設定する。

【００７４】LSI 部４は、SCCHデータをPCH4のタイミン
グで送信し、LSI 制御部分２にSCCHの送信完了を送出す
る(S2a, S2b 参照) 。LSI 制御部２は送信完了を受信し
た時、前回の送信がSCCHなので、送信指令生成部分１に
SCCH送信完了を通知し、LCCH構成テーブルを基本パター
ンである図28(a) に戻す(S3 参照) 。

【００７５】即ち、PCH の送信タイミングでSCCHを送信
することが可能となる。この時、LSI 制御部分もLSI 部
の送信バッファの操作やLSI 部からの送信完了の判別の
必要がない為、送信制御処理を効率的に行うことができ
る。

【００７６】

【発明の効果】以上詳細に説明した様に本発明によれ
ば、無線基地局(CS)から移動端末(PS)にチャネル設定用
情報を通知する際に使用する個別セル用チャネル(SCCH)
の送信間隔の短縮を図ることができると言う効果があ
る。

【図面の簡単な説明】

【図１】第１の本発明の実施例の要部構成図である。

【図２】図１のフローチャート図である。

【図３】図１のシーケンス図である。

【図４】図１のＬＣＣＨ送信例説明図で、(a) は従来の
送信順、(b) は第１の本発明の実施例の送信順である。

【図５】第２の本発明の実施例の要部構成図である。

【図６】図５のフローチャート図である。

【図７】図５のシーケンス図である。

【図８】図５のＬＣＣＨ送信例説明図で、(a) は従来の
送信順、(b) は第２の本発明の実施例の送信順である。

【図９】第３の本発明の実施例の要部構成図である。

【図１０】図９のフローチャート図である。

【図１１】図９のシーケンス図である。

【図１２】図９のＬＣＣＨ構成テーブル説明図である。

【図１３】図９のＬＣＣＨ送信例説明図で、(a) は従来
の送信順、(b) は第３の本発明の実施例の送信順であ
る。

【図１４】第４の本発明の実施例の要部構成図である。

【図１５】図１４のフローチャート図である。

【図１６】図１４のシーケンス図である。

【図１７】図１４のＬＣＣＨ送信例説明図で、(a) は従
来の送信順、(b) は第４の本発明の実施例の送信順であ
る。

【図１８】第５の本発明の実施例の要部構成図である。

【図１９】図１８のフローチャート図である。

【図２０】図１８のシーケンス図である。

【図２１】図１８のＬＣＣＨ送信例説明図で、(a) は従
来の送信順、(b) は第５の本発明の実施例の送信順であ
る。

【図２２】第６の本発明の実施例の要部構成図である。

【図２３】図２２のフローチャート図である。

【図２４】図２２のシーケンス図である。

【図２５】ＬＣＣＨ送信例説明図で、(a) は従来の送信
順、(b) は第６の本発明の実施例の送信順である。

【図２６】第７の本発明の実施例の要部構成図である。

【図２７】図２６のフローチャート図である。

【図２８】図２６中のＬＣＣＨ構成テーブル説明図で、
(a) は基本パターン、(b) は変更後のパターンである。

【図２９】図２６のＬＣＣＨ送信例説明図で、(a) は従
来の送信順、(b) は第７の本発明の実施例の送信順であ
る。

【図３０】ＰＨＳシステム説明図である。

【図３１】論理制御チャネル（ＬＣＣＨ）構成例説明図
である。

【図３２】従来例の要部構成図( 無線基地局) である。

【符号の説明】

１ 送信指令生成部分 ２ ＬＳＩ制御部分 ３ 送信制御部 ４ ＬＳＩ部 11 ＣＰＵ 12 ＲＯＭ 13 ＲＡＭ 14 インタフェース 21 ＢＣＣＨ反復バッファ 22 ＢＣＣＨ単発バッファ 23 ＳＣＣＨ反復バッファ 24 ＳＣＣＨ単発バッファ 25 ＰＣＨx 反復バッファ 26 ＰＣＨx 単発バッファ 27,45 ＬＣＣＨ構成テーブル 41 ＢＣＣＨバッファ 42 ＳＣＣＨバッファ 43 ＰＣＨｘバッファ 44 送信コントロールレジスタ 46 送信バッファ

フロントページの続き (72)発明者 石津 武 広島県広島市中区東白島町14番15号 富士 通中国通信システム株式会社内 (72)発明者 中村 恵子 広島県広島市中区東白島町14番15号 富士 通中国通信システム株式会社内 (72)発明者 近藤 高史 広島県広島市中区東白島町14番15号 富士 通中国通信システム株式会社内 (72)発明者 辰見 佳子 広島県広島市中区東白島町14番15号 富士 通中国通信システム株式会社内

Claims (7)

【特許請求の範囲】
1. 【請求項１】送信指令を生成する送信指令生成部分と、
   複数種類のデータ格納バッファを有するLSI 制御部分
   と、LSI 制御部分から転送されたデータを送信するLSI
   部を有する無線基地局において、 該LSI 制御部分に複数の個別セル用チャネルバッファを
   設け、 該LSI 制御部分は、前回の個別セル用チャネル送信指令
   に対する個別セル用チャネルデータの送信が完了してい
   なくても、次回の個別セル用チャネル送信指令に対する
   個別セル用チャネルデータを別の個別セル用チャネル単
   発バッファに格納し、LSI 部からの個別セル用チャネル
   データ送信完了が通知されると、該別の個別セル用チャ
   ネル単発バッファに格納した個別セル用チャネルデータ
   をアイドル送信中の一斉呼び出しチャネルの送信タイミ
   ングでLSI 部に転送して送信する様にした個別セル用チ
   ャネルデータ送信方法。
2. 【請求項２】 請求項１の無線基地局において、 送信指令生成部分は、前回の個別セル用チャネル送信指
   令完了通知を受けていない場合、次回の個別セル用チャ
   ネルデータをアイドル送信中の一斉呼び出しチャネル送
   信指令に格納して該LSI 制御部分に送出し、 該LSI 制御部分は、該次回の個別セル用チャネルデータ
   を該当一斉呼び出しチャネルバッファに格納した後にLS
   I 部に転送し、該 LSI部は該アイドル送信中の一斉呼び
   出しチャネルの送信タイミングで、格納した次回の個別
   セル用チャネルデータを送信する様にしたことを特徴と
   する個別セル用チャネルデータ送信方法。
3. 【請求項３】 請求項１の無線基地局において、 LSI 制御部分は個別セル用チャネル送信指令が入力した
   時、個別セル用チャネル単発バッファに個別セル用チャ
   ネルデータを格納し、LSI 部から送信完了が通知される
   と、アイドル送信中の一斉呼び出しチャネルのうち、最
   も早く送信できる一斉呼び出しチャネルを検索し、 検索した一斉呼び出しチャネルの送信タイミングで、格
   納した個別セル用チャネルデータをLSI 部の個別セル用
   チャネルバッファに転送して送信する様にしたことを特
   徴とする個別セル用チャネルデータ送信方法。
4. 【請求項４】 請求項１の無線基地局において、 LSI 制御部分は個別セル用チャネル送信指令が入力した
   時、個別セル用チャネル単発バッファに個別セル用チャ
   ネルデータを格納し、LSI 部から送信完了が通知される
   と、アイドル送信中の一斉呼び出しチャネルのうち、最
   も早く送信できる一斉呼び出しチャネルを検索し、 検索した一斉呼び出しチャネルの送信タイミングで、格
   納した個別セル用チャネルデータをLSI 部の一斉呼び出
   しチャネルバッファに転送して送信する様にしたことを
   特徴とする個別セル用チャネルデータ送信方法。
5. 【請求項５】 請求項１の無線基地局において、 LSI 制御部分は個別セル用チャネル送信指令が入力した
   時、アイドル送信中の一斉呼び出しチャネルのうち最も
   早く送信できる一斉呼び出しチャネルを検索して、該当
   の一斉呼び出しチャネル単発バッファに個別セル用チャ
   ネルデータを格納し、検索した一斉呼び出しチャネルの
   送信タイミングで、格納した個別セル用チャネルデータ
   をLSI 部の一斉呼び出しチャネルバッファに転送して送
   信する様にしたことを特徴とする個別セル用チャネルデ
   ータ送信方法。
6. 【請求項６】 請求項１の無線基地局において、 LSI 部に、報知チャネル、個別セル用チャネル、一斉呼
   び出しチャネルの区別のない送信バッファを設け、LSI
   制御部分は、LSI 部から送信完了が通知された時、個別
   セル用チャネル単発バッファに格納した個別セル用チャ
   ネルデータを、予め設定された送信順と異なるアイドル
   送信中の一斉呼び出しチャネルの送信タイミングでLSI
   部の送信バッファに転送して送信する様にしたことを特
   徴とする個別セル用チャネルデータ送信方法。
7. 【請求項７】 請求項１の無線基地局において、 LSI 制御部分に、報知チャネル、個別セル用チャネル、
   一斉呼び出しチャネルの送信順情報が格納された論理制
   御チャネル構成テーブルを設け、LSI 制御部分は、個別
   セル用チャネル送信指令を受けた時、論理制御チャネル
   構成テーブルの内のアイドル送信中の一斉呼び出しチャ
   ネルを個別セル用チャネルに変更し、変更した個別セル
   用チャネルの送信タイミングで、個別セル用チャネルデ
   ータをLSI 部の送信バッファに転送して送信する様にし
   たことを特徴とする個別セル用チャネルデータ送信方
   法。