JPH10135271A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH10135271A JPH10135271A JP28662196A JP28662196A JPH10135271A JP H10135271 A JPH10135271 A JP H10135271A JP 28662196 A JP28662196 A JP 28662196A JP 28662196 A JP28662196 A JP 28662196A JP H10135271 A JPH10135271 A JP H10135271A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- conductive sheet
- semiconductor device
- anisotropic conductive
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 薄型化が可能で、しかも、高密度実装を容易
に行うことができる半導体装置とその製造方法を提供す
る。 【解決手段】 半導体装置の製造に当り、粘着テープ２
１に半導体素子２２を貼付する工程と、前記半導体素子
２２の裏面側を封止樹脂２４で被覆し、封止成型する工
程と、前記粘着テープ２１を剥離した後、露出した半導
体素子２２の表面側に異方性導電シートを貼付する工程
と、前記異方性導電シートをリード端子に熱圧着固定す
る工程とを施す。
に行うことができる半導体装置とその製造方法を提供す
る。 【解決手段】 半導体装置の製造に当り、粘着テープ２
１に半導体素子２２を貼付する工程と、前記半導体素子
２２の裏面側を封止樹脂２４で被覆し、封止成型する工
程と、前記粘着テープ２１を剥離した後、露出した半導
体素子２２の表面側に異方性導電シートを貼付する工程
と、前記異方性導電シートをリード端子に熱圧着固定す
る工程とを施す。
Description
【０００１】
【発明の属する技術分野】本発明は、薄型の半導体装置
とその製造方法に関するものである。
とその製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体集積回路等の半導体素子を
パッケージングした集積回路パッケージでは、小型化及
び薄型化等に対する要求が高まってきており、特に電子
手帳等に代表される携帯型端末やメモリーカード等の薄
型記憶媒体に使用されるものでは、厚さ０．５〜２ｍｍ
程度の極めて薄型のパッケージ構造が要求されている。
パッケージングした集積回路パッケージでは、小型化及
び薄型化等に対する要求が高まってきており、特に電子
手帳等に代表される携帯型端末やメモリーカード等の薄
型記憶媒体に使用されるものでは、厚さ０．５〜２ｍｍ
程度の極めて薄型のパッケージ構造が要求されている。
【０００３】近年、このような要求に応えるために、例
えば、特開昭６３−３３８５３号公報、特開平７−３７
９３１号公報等に記載されているようなものが提案され
ており、特に、これをＩＣカードに実装するための集積
回路パッケージ（以下“ＩＣカードモジュール”とい
う）として用いようとする試みがなされている。図１０
はかかる従来の半導体装置の斜視図、図１１は図１０の
Ａ−Ａ線断面図である。
えば、特開昭６３−３３８５３号公報、特開平７−３７
９３１号公報等に記載されているようなものが提案され
ており、特に、これをＩＣカードに実装するための集積
回路パッケージ（以下“ＩＣカードモジュール”とい
う）として用いようとする試みがなされている。図１０
はかかる従来の半導体装置の斜視図、図１１は図１０の
Ａ−Ａ線断面図である。
【０００４】これらの図に示すように、ＩＣカードモジ
ュール１はＩＣカードに装着されるものであり、外部に
露出する接続箇所２ａをそれぞれが有する複数のリード
端子２と、半導体素子搭載用の板状の素子搭載部３と素
子搭載部３に接着剤４によって固着された半導体素子５
とを有している。この半導体素子５と複数のリード端子
２はワイヤー６により接続され、エポキシ等の樹脂から
なる封止樹脂７によって封止成型されている。
ュール１はＩＣカードに装着されるものであり、外部に
露出する接続箇所２ａをそれぞれが有する複数のリード
端子２と、半導体素子搭載用の板状の素子搭載部３と素
子搭載部３に接着剤４によって固着された半導体素子５
とを有している。この半導体素子５と複数のリード端子
２はワイヤー６により接続され、エポキシ等の樹脂から
なる封止樹脂７によって封止成型されている。
【０００５】また、図１２に示すように、特に、薄型を
意識した半導体装置においては、素子とリード端子との
接続にワイヤーを用いず、異方性導電シート１４により
接続される共通化配線部１３を用いて接続を行う提案が
なされており、特に、テープキャリア型の半導体装置に
好んで用いられている。なお、図１２において、１５は
テープキャリア、１６は外部引き出し端子である。
意識した半導体装置においては、素子とリード端子との
接続にワイヤーを用いず、異方性導電シート１４により
接続される共通化配線部１３を用いて接続を行う提案が
なされており、特に、テープキャリア型の半導体装置に
好んで用いられている。なお、図１２において、１５は
テープキャリア、１６は外部引き出し端子である。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た図１０及び図１１に示す従来の半導体装置では、封止
樹脂７の封止成型時に、樹脂の注入圧力によってリード
端子２の表面にまで樹脂が廻り込み、薄ばりとなって実
用上支障をきたす他、半導体素子５とリード端子２の接
続にワイヤー６を用いるため、一定以上の薄型化は困難
である等問題点もあり、技術的に満足できるものは得ら
れなかった。
た図１０及び図１１に示す従来の半導体装置では、封止
樹脂７の封止成型時に、樹脂の注入圧力によってリード
端子２の表面にまで樹脂が廻り込み、薄ばりとなって実
用上支障をきたす他、半導体素子５とリード端子２の接
続にワイヤー６を用いるため、一定以上の薄型化は困難
である等問題点もあり、技術的に満足できるものは得ら
れなかった。
【０００７】また、図１２に示した従来の技術において
も、テープキャリア１５という限られた分野で、素子と
リード端子（従来の技術ではテープ）との接続の一手法
として異方性導電シートを用いているのみで、高密度実
装としての顕著な改善は期待できなかった。本発明は、
上記問題点を除去し、薄型化が可能で、しかも、高密度
実装を容易に行うことができる半導体装置とその製造方
法を提供することを目的とする。
も、テープキャリア１５という限られた分野で、素子と
リード端子（従来の技術ではテープ）との接続の一手法
として異方性導電シートを用いているのみで、高密度実
装としての顕著な改善は期待できなかった。本発明は、
上記問題点を除去し、薄型化が可能で、しかも、高密度
実装を容易に行うことができる半導体装置とその製造方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）半導体装置の製造方法において、粘着テープに半
導体素子を貼付する工程と、前記半導体素子の裏面側を
封止樹脂で被覆し、封止成型する工程と、前記粘着テー
プを剥離した後、露出した半導体素子の表面側に異方性
導電シートを貼付する工程と、前記異方性導電シートを
リード端子に熱圧着固定する工程とを施すようにしたも
のである。
成するために、 （１）半導体装置の製造方法において、粘着テープに半
導体素子を貼付する工程と、前記半導体素子の裏面側を
封止樹脂で被覆し、封止成型する工程と、前記粘着テー
プを剥離した後、露出した半導体素子の表面側に異方性
導電シートを貼付する工程と、前記異方性導電シートを
リード端子に熱圧着固定する工程とを施すようにしたも
のである。
【０００９】（２）半導体装置の製造方法において、粘
着テープに半導体素子を貼付する工程と、前記半導体素
子の裏面側を封止樹脂で被覆し、封止成型する工程と、
前記粘着テープを剥離した後、露出した半導体素子の表
面側に異方性導電シートを貼付する工程と、前記異方性
導電シートをプリント板に熱圧着固定する工程とを施す
ようにしたものである。
着テープに半導体素子を貼付する工程と、前記半導体素
子の裏面側を封止樹脂で被覆し、封止成型する工程と、
前記粘着テープを剥離した後、露出した半導体素子の表
面側に異方性導電シートを貼付する工程と、前記異方性
導電シートをプリント板に熱圧着固定する工程とを施す
ようにしたものである。
【００１０】（３）半導体装置の製造方法において、粘
着テープに半導体素子を貼付する工程と、前記半導体素
子の裏面側を封止樹脂で被覆し、封止成型する工程と、
前記粘着テープを剥離した後、露出した半導体素子の表
面側に異方性導電シートを貼付する工程と、前記異方性
導電シートをリードに熱圧着固定する工程と、前記リー
ドの先端をプリント板に実装する工程とを施すようにし
たものである。
着テープに半導体素子を貼付する工程と、前記半導体素
子の裏面側を封止樹脂で被覆し、封止成型する工程と、
前記粘着テープを剥離した後、露出した半導体素子の表
面側に異方性導電シートを貼付する工程と、前記異方性
導電シートをリードに熱圧着固定する工程と、前記リー
ドの先端をプリント板に実装する工程とを施すようにし
たものである。
【００１１】（４）半導体装置において、粘着テープに
半導体素子を貼付する工程と、前記半導体素子の裏面側
を封止樹脂で被覆し、封止成型する工程と、前記粘着テ
ープを剥離した後、露出した半導体素子の表面側に異方
性導電シートを貼付する工程と、前記異方性導電シート
をリードに熱圧着固定する工程と、前記リードにバンプ
を形成する工程とを施すようにしたものである。
半導体素子を貼付する工程と、前記半導体素子の裏面側
を封止樹脂で被覆し、封止成型する工程と、前記粘着テ
ープを剥離した後、露出した半導体素子の表面側に異方
性導電シートを貼付する工程と、前記異方性導電シート
をリードに熱圧着固定する工程と、前記リードにバンプ
を形成する工程とを施すようにしたものである。
【００１２】（５）半導体装置において、半導体素子の
パッドを露出させ、封止樹脂で成形してなるモジュール
と、前記パッドに貼付される異方性導電シートと、この
異方性導電シートに熱圧着固定される接続部材を設ける
ようにしたものである。 （６）上記（５）記載の半導体装置において、前記接続
部材はリード端子である。
パッドを露出させ、封止樹脂で成形してなるモジュール
と、前記パッドに貼付される異方性導電シートと、この
異方性導電シートに熱圧着固定される接続部材を設ける
ようにしたものである。 （６）上記（５）記載の半導体装置において、前記接続
部材はリード端子である。
【００１３】（７）上記（５）記載の半導体装置におい
て、前記接続部材はプリント板である。 （８）上記（５）記載の半導体装置において、前記接続
部材はリードを介したプリント板である。 （９）上記（５）記載の半導体装置において、前記接続
部材はリードを介したバンプである。
て、前記接続部材はプリント板である。 （８）上記（５）記載の半導体装置において、前記接続
部材はリードを介したプリント板である。 （９）上記（５）記載の半導体装置において、前記接続
部材はリードを介したバンプである。
【００１４】（１０）上記（８）記載の半導体装置にお
いて、前記リードを挟んで対向する、熱圧着固定される
前記モジュールを設けるようにしたものである。 （１１）半導体装置の製造方法において、粘着テープを
ロール状にし、繰り出し、巻き取りを行い、途中工程に
て前記粘着テープ上に半導体素子のパッド側を貼付する
工程と、前記粘着テープ上の半導体素子をモールド金型
により樹脂封止による成形を行い、半導体素子を内蔵し
たモジュールの成型を一貫して行う工程とを施すように
したものである。
いて、前記リードを挟んで対向する、熱圧着固定される
前記モジュールを設けるようにしたものである。 （１１）半導体装置の製造方法において、粘着テープを
ロール状にし、繰り出し、巻き取りを行い、途中工程に
て前記粘着テープ上に半導体素子のパッド側を貼付する
工程と、前記粘着テープ上の半導体素子をモールド金型
により樹脂封止による成形を行い、半導体素子を内蔵し
たモジュールの成型を一貫して行う工程とを施すように
したものである。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明の第１
実施例を示す半導体装置の製造工程図（その１）、図２
は本発明の第１実施例を示す半導体装置の製造工程図
（その２）、図３は本発明の第１実施例を示す半導体装
置の製造工程図（その３）である。
て図面を参照して詳細に説明する。図１は本発明の第１
実施例を示す半導体装置の製造工程図（その１）、図２
は本発明の第１実施例を示す半導体装置の製造工程図
（その２）、図３は本発明の第１実施例を示す半導体装
置の製造工程図（その３）である。
【００１６】（１）まず、図１（ａ）に示すように、半
導体素子２２を用意する。その表面にはパッド２３が形
成されている。 （２）次に、図１（ｂ）に示すように、半導体素子２２
をパッド２３が形成された表面側を伏せる形で短冊状の
粘着テープ２１の粘着剤に貼付する。この粘着テープ２
１の材質としては、後述する熱工程を考慮し、ポリイミ
ド等の耐熱性テープが望ましい。
導体素子２２を用意する。その表面にはパッド２３が形
成されている。 （２）次に、図１（ｂ）に示すように、半導体素子２２
をパッド２３が形成された表面側を伏せる形で短冊状の
粘着テープ２１の粘着剤に貼付する。この粘着テープ２
１の材質としては、後述する熱工程を考慮し、ポリイミ
ド等の耐熱性テープが望ましい。
【００１７】（３）次に、図１（ｃ）に示すように、粘
着テープ２１を上金型３１と下金型３２とからなるモー
ルド金型３０により、上下方向より挟持した上で、封止
樹脂２４を注入し半導体素子２２の裏面を被覆し、封止
成型を行う。 （４）その後、図１（ｄ）に示すように、モールド金型
３０より取り外し、粘着テープ２１を引き剥がすように
して、樹脂封止を完了させた半導体素子２２を内蔵した
モジュール２５を得る。
着テープ２１を上金型３１と下金型３２とからなるモー
ルド金型３０により、上下方向より挟持した上で、封止
樹脂２４を注入し半導体素子２２の裏面を被覆し、封止
成型を行う。 （４）その後、図１（ｄ）に示すように、モールド金型
３０より取り外し、粘着テープ２１を引き剥がすように
して、樹脂封止を完了させた半導体素子２２を内蔵した
モジュール２５を得る。
【００１８】（５）次に、図２（ａ）に示すように、半
導体素子２２を内蔵したモジュール２５の表面側（半導
体素子２２の表面が露出している面）に異方性導電シー
ト２６を対応させる。 （６）次に、図２（ｂ）に示すように、そのモジュール
２５に異方性導電シート２６を合わせて貼付する。この
異方性導電シート２６は熱圧着等で接着性を有し、表裏
面方向にのみ電気的導通が得られる薄膜状素材である。
導体素子２２を内蔵したモジュール２５の表面側（半導
体素子２２の表面が露出している面）に異方性導電シー
ト２６を対応させる。 （６）次に、図２（ｂ）に示すように、そのモジュール
２５に異方性導電シート２６を合わせて貼付する。この
異方性導電シート２６は熱圧着等で接着性を有し、表裏
面方向にのみ電気的導通が得られる薄膜状素材である。
【００１９】（７）次に、図２（ｃ）に示すように、リ
ード端子２８等を形成したフレーム２７の所定の位置
に、前述した熱圧着等の手法を用い、半導体素子２２を
内蔵したモジュール２５〔図２（ｂ）参照〕を固定す
る。 （８）このようにして、図３（ａ）及び図３（ｂ）に示
すように、モジュール２５をフレーム２７に固定したも
のが得られる。
ード端子２８等を形成したフレーム２７の所定の位置
に、前述した熱圧着等の手法を用い、半導体素子２２を
内蔵したモジュール２５〔図２（ｂ）参照〕を固定す
る。 （８）このようにして、図３（ａ）及び図３（ｂ）に示
すように、モジュール２５をフレーム２７に固定したも
のが得られる。
【００２０】（９）次に、図３（ｃ）に示すように、パ
ンチ２９等の手法を用いてリード端子２８〔図２（ｃ）
参照〕を切断し、個片分割する。 （１０）このようにして、図３（ｄ）及び図３（ｅ）に
示すように、ＩＣカード用モジュールが完成する。この
ように、半導体素子２２の表面に形成されたパッド２３
と、リード端子２８は異方性導電シート２６を介して電
気的導通がなされ、ＩＣカード用モジュールとして機能
を果たすことができる。
ンチ２９等の手法を用いてリード端子２８〔図２（ｃ）
参照〕を切断し、個片分割する。 （１０）このようにして、図３（ｄ）及び図３（ｅ）に
示すように、ＩＣカード用モジュールが完成する。この
ように、半導体素子２２の表面に形成されたパッド２３
と、リード端子２８は異方性導電シート２６を介して電
気的導通がなされ、ＩＣカード用モジュールとして機能
を果たすことができる。
【００２１】このように、第１実施例によれば、従来、
リード端子と素子搭載部を有した板状部品（フレーム）
に半導体素子を直接搭載し、ワイヤーによる配線接続の
後に封止成型を行って得ていたＩＣカードモジュール
を、素子表面を粘着テープ等によりカバーするようにし
た上で樹脂により封止成型を行い、テープ剥離後、異方
性導電シートを介してリード端子に接続するようにした
ので、リード端子表面の樹脂薄ばり等の問題発生は皆無
であり、ワイヤーループよりはるかに薄いシート状素材
でリード端子との接続を得るようにしているため、薄型
化にも有利である他、リード端子にはワイヤーボンドの
ためのメッキを施す必要がないため、コスト面において
も顕著な効果が期待できる。
リード端子と素子搭載部を有した板状部品（フレーム）
に半導体素子を直接搭載し、ワイヤーによる配線接続の
後に封止成型を行って得ていたＩＣカードモジュール
を、素子表面を粘着テープ等によりカバーするようにし
た上で樹脂により封止成型を行い、テープ剥離後、異方
性導電シートを介してリード端子に接続するようにした
ので、リード端子表面の樹脂薄ばり等の問題発生は皆無
であり、ワイヤーループよりはるかに薄いシート状素材
でリード端子との接続を得るようにしているため、薄型
化にも有利である他、リード端子にはワイヤーボンドの
ためのメッキを施す必要がないため、コスト面において
も顕著な効果が期待できる。
【００２２】次に、本発明の第２実施例について説明す
る。図４は本発明の第２実施例を示す半導体装置の製造
工程図である。 （１）まず、図４（ａ）に示すように、半導体素子４１
を用意する。その表面にはパッド４２が形成されてい
る。そこで、第１実施例と同様の手法で粘着テープとモ
ールド金型を用い、封止樹脂４３により半導体素子４１
の裏面を被覆し、封止成型を行い、モジュールとなった
後の状態を示したものであり、その後、第１実施例と同
様に、半導体素子４１の表面が露出している面に異方性
導電シート４４を対応させる。
る。図４は本発明の第２実施例を示す半導体装置の製造
工程図である。 （１）まず、図４（ａ）に示すように、半導体素子４１
を用意する。その表面にはパッド４２が形成されてい
る。そこで、第１実施例と同様の手法で粘着テープとモ
ールド金型を用い、封止樹脂４３により半導体素子４１
の裏面を被覆し、封止成型を行い、モジュールとなった
後の状態を示したものであり、その後、第１実施例と同
様に、半導体素子４１の表面が露出している面に異方性
導電シート４４を対応させる。
【００２３】（２）次に、図４（ｂ）に示すように、半
導体素子４１を内蔵したモジュール４５と異方性導電シ
ート４４を合わせて貼付する。 （３）その後、図４（ｃ）に示すように、表面に配線パ
ターン等を有したプリント板４５の所定の位置に熱圧着
等の手法を用いて接着固定し、モジュールの実装が完成
する。
導体素子４１を内蔵したモジュール４５と異方性導電シ
ート４４を合わせて貼付する。 （３）その後、図４（ｃ）に示すように、表面に配線パ
ターン等を有したプリント板４５の所定の位置に熱圧着
等の手法を用いて接着固定し、モジュールの実装が完成
する。
【００２４】このようにして得られた半導体素子を内蔵
したモジュール４５は、第１実施例と同様、半導体素子
４１の表面に形成されたパッド４２とプリント板４６
は、異方性導電シート４４を介して電気的導通がなさ
れ、半導体装置としての機能を果たすことができる。こ
のように、第２実施例によれば、半導体素子とほぼ同寸
の半導体装置（所謂ＣＳＰ：Ｃｈｉｐ・Ｓｃａｌｅ・Ｐ
ａｃｋａｇｅ）が容易に得られるため、高密度実装を要
求される分野に適用して極めて有利である。
したモジュール４５は、第１実施例と同様、半導体素子
４１の表面に形成されたパッド４２とプリント板４６
は、異方性導電シート４４を介して電気的導通がなさ
れ、半導体装置としての機能を果たすことができる。こ
のように、第２実施例によれば、半導体素子とほぼ同寸
の半導体装置（所謂ＣＳＰ：Ｃｈｉｐ・Ｓｃａｌｅ・Ｐ
ａｃｋａｇｅ）が容易に得られるため、高密度実装を要
求される分野に適用して極めて有利である。
【００２５】また、半導体素子をプリント板に直接実装
する、所謂ベアチップ実装の場合と比較しても、本実施
例においては素子表面のパッドに接続用のバンプ等を必
要とせず、素子の裏面は樹脂により被覆補強されている
ため、電気特性のチェックや動作保証の確認のためのテ
スティング等においても有利である等、利点も多く、高
密度実装半導体装置として大きな効果が期待できる。
する、所謂ベアチップ実装の場合と比較しても、本実施
例においては素子表面のパッドに接続用のバンプ等を必
要とせず、素子の裏面は樹脂により被覆補強されている
ため、電気特性のチェックや動作保証の確認のためのテ
スティング等においても有利である等、利点も多く、高
密度実装半導体装置として大きな効果が期待できる。
【００２６】次に、本発明の第３実施例について説明す
る。図５は本発明の第３実施例を示す半導体装置の製造
工程図である。 （１）まず、図５（ａ）に示すように、５１は前述した
第１、第２実施例と同様の手法で得られたモジュールで
あり、半導体素子５２を内蔵した表面側には、異方性導
電シート５４が貼付されている。その異方性導電シート
５４にリード５５を対応させる。なお、５３は半導体素
子５２のパッドである。
る。図５は本発明の第３実施例を示す半導体装置の製造
工程図である。 （１）まず、図５（ａ）に示すように、５１は前述した
第１、第２実施例と同様の手法で得られたモジュールで
あり、半導体素子５２を内蔵した表面側には、異方性導
電シート５４が貼付されている。その異方性導電シート
５４にリード５５を対応させる。なお、５３は半導体素
子５２のパッドである。
【００２７】（２）次に、図５（ｂ）に示すように、モ
ジュール５１とリード５５とを位置合わせし、熱圧着等
の手法を用いて接着固定する。 （３）その後、図５（ｃ）に示すように、プリント板５
６にリード５５の先端を挿入実装し、モジュールの実装
を完成させる。このようにして得られた半導体素子５２
を内蔵したモジュール５１は、半導体素子５２とリード
５５が異方性導電シート５４を介して電気的導通がなさ
れ、リード５５によりプリント板５６に接続され、半導
体装置としての機能を果たすことができる。
ジュール５１とリード５５とを位置合わせし、熱圧着等
の手法を用いて接着固定する。 （３）その後、図５（ｃ）に示すように、プリント板５
６にリード５５の先端を挿入実装し、モジュールの実装
を完成させる。このようにして得られた半導体素子５２
を内蔵したモジュール５１は、半導体素子５２とリード
５５が異方性導電シート５４を介して電気的導通がなさ
れ、リード５５によりプリント板５６に接続され、半導
体装置としての機能を果たすことができる。
【００２８】このように、第３実施例によれば、プリン
ト板上の実装面積を極めて低く抑える半導体装置を容易
に得ることが可能である。次に、本発明の第４実施例に
ついて説明する。図６は本発明の第４実施例を示す半導
体装置の製造工程図である。 （１）まず、図６（ａ）に示すように、前述した第１、
第２、第３実施例と同様の手法で得られた半導体素子６
２を内蔵したモジュール６１を用意し、その半導体素子
６２を内蔵した表面側には異方性導電シート６４が貼付
されている。その異方性導電シート６４側に、リード６
５と更に、他の半導体素子を内蔵したモジュール６６を
対応させる。なお、６３は半導体素子のパットである。
ト板上の実装面積を極めて低く抑える半導体装置を容易
に得ることが可能である。次に、本発明の第４実施例に
ついて説明する。図６は本発明の第４実施例を示す半導
体装置の製造工程図である。 （１）まず、図６（ａ）に示すように、前述した第１、
第２、第３実施例と同様の手法で得られた半導体素子６
２を内蔵したモジュール６１を用意し、その半導体素子
６２を内蔵した表面側には異方性導電シート６４が貼付
されている。その異方性導電シート６４側に、リード６
５と更に、他の半導体素子を内蔵したモジュール６６を
対応させる。なお、６３は半導体素子のパットである。
【００２９】（２）次に、図６（ｂ）に示すように、モ
ジュール６１の異方性導電シート６４に第３実施例と同
様、リード６５を熱圧着等の手法を用いて接着固定す
る。その後、このリード６５の逆側の面にモジュール６
１に対向させる形で、第３実施例と同様の手法を用いて
得られた他のモジュール６６を第３実施例と同様の熱圧
着等の手法を用いて接着固定する。
ジュール６１の異方性導電シート６４に第３実施例と同
様、リード６５を熱圧着等の手法を用いて接着固定す
る。その後、このリード６５の逆側の面にモジュール６
１に対向させる形で、第３実施例と同様の手法を用いて
得られた他のモジュール６６を第３実施例と同様の熱圧
着等の手法を用いて接着固定する。
【００３０】（３）次に、図６（ｃ）に示すように、第
３実施例と同様、プリント板６７にリード６５を挿入実
装し、モジュールの実装が完成する。このようにして得
られた半導体素子６２を内蔵したモジュール６１，６６
は複数の半導体素子６２が各々、異方性導電シート６４
を介してリード６５に電気的導通がなされ、リード６５
によりプリント板６７に接続され、半導体装置としての
機能を果たすことができる。
３実施例と同様、プリント板６７にリード６５を挿入実
装し、モジュールの実装が完成する。このようにして得
られた半導体素子６２を内蔵したモジュール６１，６６
は複数の半導体素子６２が各々、異方性導電シート６４
を介してリード６５に電気的導通がなされ、リード６５
によりプリント板６７に接続され、半導体装置としての
機能を果たすことができる。
【００３１】このように、第４実施例によれば、プリン
ト板上の実装面積を極めて低く抑え、尚且つ、半導体素
子の機能容量を増やした半導体装置を容易に得ることが
可能であり、特に、単一の仕様のメモリー系半導体装置
を多数搭載する必要のあるメモリーモジュール等の分野
に有効である。次に、本発明の第５実施例について説明
する。
ト板上の実装面積を極めて低く抑え、尚且つ、半導体素
子の機能容量を増やした半導体装置を容易に得ることが
可能であり、特に、単一の仕様のメモリー系半導体装置
を多数搭載する必要のあるメモリーモジュール等の分野
に有効である。次に、本発明の第５実施例について説明
する。
【００３２】図７は本発明の第５実施例を示す半導体装
置の製造工程図である。この実施例では、図７に示すよ
うに、半導体素子７２上のパッド７３が素子中央部に集
中して配置されたＬ．Ｏ．Ｃ（Ｌｅａｄ−Ｏｎ−Ｃｈｉ
ｐ）対応の半導体素子を搭載した場合について説明す
る。 （１）まず、図７（ａ）に示すように、前述した他の実
施例と同様の手法で得られた半導体素子７２を内蔵した
モジュール７１を用意し、素子表面中央部にはＬＯＣ対
応でパッド７３が集中配置され、異方性導電シート７４
が貼付されている。そして、やはり、前述した他の実施
例と同様、パッド７３に対応する形にパターン形成され
たリード７５に対応させる。
置の製造工程図である。この実施例では、図７に示すよ
うに、半導体素子７２上のパッド７３が素子中央部に集
中して配置されたＬ．Ｏ．Ｃ（Ｌｅａｄ−Ｏｎ−Ｃｈｉ
ｐ）対応の半導体素子を搭載した場合について説明す
る。 （１）まず、図７（ａ）に示すように、前述した他の実
施例と同様の手法で得られた半導体素子７２を内蔵した
モジュール７１を用意し、素子表面中央部にはＬＯＣ対
応でパッド７３が集中配置され、異方性導電シート７４
が貼付されている。そして、やはり、前述した他の実施
例と同様、パッド７３に対応する形にパターン形成され
たリード７５に対応させる。
【００３３】（２）次に、図７（ｂ）に示すように、パ
ッド７３にリード７５を位置決めし、熱圧着等の手法を
用いて接着固定する。 （３）次に、図７（ｃ）、図７（ｄ）及び図７（ｅ）に
示すように、半田ボール等のバンプ７６を形成し、モジ
ュールの実装が完成する。また、第６実施例として、図
８に示すように、リード８２を半導体素子を内蔵したモ
ジュール８１の外側に張り出すように形成し、曲げ加工
によりガルウイング形状とするようにしてもよい。
ッド７３にリード７５を位置決めし、熱圧着等の手法を
用いて接着固定する。 （３）次に、図７（ｃ）、図７（ｄ）及び図７（ｅ）に
示すように、半田ボール等のバンプ７６を形成し、モジ
ュールの実装が完成する。また、第６実施例として、図
８に示すように、リード８２を半導体素子を内蔵したモ
ジュール８１の外側に張り出すように形成し、曲げ加工
によりガルウイング形状とするようにしてもよい。
【００３４】更には、第７実施例として、図９に示すよ
うに、粘着テープ９１をロール状に設定し、その粘着テ
ープ９１上に半導体素子９２を貼付し、上金型９３と下
金型９４とからなるモールド金型９５による成形を一貫
して行い、半導体素子９２を内蔵したモジュール９６を
得て、搬送ライン９７に送り、リードあるいはプリント
板に直接搭載する工程を設ければ、生産性を飛躍的に高
めることが可能である。
うに、粘着テープ９１をロール状に設定し、その粘着テ
ープ９１上に半導体素子９２を貼付し、上金型９３と下
金型９４とからなるモールド金型９５による成形を一貫
して行い、半導体素子９２を内蔵したモジュール９６を
得て、搬送ライン９７に送り、リードあるいはプリント
板に直接搭載する工程を設ければ、生産性を飛躍的に高
めることが可能である。
【００３５】以上、詳細に説明したように本発明によれ
ば、接続用のパッドを半導体素子表面上の如何なる位置
に設定したとしても、接続、導通が可能であり、接続に
ワイヤーを用いる従来型と比較して、極めて薄型の半導
体装置を得ることが可能である。なお、本発明は上記実
施例に限定されるものではなく、本発明の趣旨に基づい
て種々の変形が可能であり、これらを本発明の範囲から
排除するものではない。
ば、接続用のパッドを半導体素子表面上の如何なる位置
に設定したとしても、接続、導通が可能であり、接続に
ワイヤーを用いる従来型と比較して、極めて薄型の半導
体装置を得ることが可能である。なお、本発明は上記実
施例に限定されるものではなく、本発明の趣旨に基づい
て種々の変形が可能であり、これらを本発明の範囲から
排除するものではない。
【００３６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 （Ａ）接続用のパッドを半導体素子表面上の如何なる位
置に設定したとしても、接続、導通が可能であり、接続
にワイヤーを用いる従来型と比較して極めて薄型の半導
体装置を得ることが可能である。
よれば、次のような効果を奏することができる。 （Ａ）接続用のパッドを半導体素子表面上の如何なる位
置に設定したとしても、接続、導通が可能であり、接続
にワイヤーを用いる従来型と比較して極めて薄型の半導
体装置を得ることが可能である。
【００３７】（Ｂ）素子表面を粘着テープ等によりカバ
ーするようにした上で、樹脂により封止成型を行い、テ
ープを剥離した後、異方性導電シートを介してリード端
子に接続するようにしたので、リード端子表面の樹脂薄
ばり等の問題発生は皆無であり、ワイヤーループよりは
るかに薄いシート状素材でリード端子との接続を得るよ
うにしているため、薄型化にも有利である他、リード端
子にはワイヤーボンドのためのメッキを施す必要がない
ため、コスト面においても有利である。
ーするようにした上で、樹脂により封止成型を行い、テ
ープを剥離した後、異方性導電シートを介してリード端
子に接続するようにしたので、リード端子表面の樹脂薄
ばり等の問題発生は皆無であり、ワイヤーループよりは
るかに薄いシート状素材でリード端子との接続を得るよ
うにしているため、薄型化にも有利である他、リード端
子にはワイヤーボンドのためのメッキを施す必要がない
ため、コスト面においても有利である。
【００３８】（Ｃ）半導体素子とほぼ同寸の半導体装置
（所謂ＣＳＰ：Ｃｈｉｐ・Ｓｃａｌｅ・Ｐａｃｋａｇ
ｅ）が容易に得られるため、高密度実装を要求される分
野に適用して極めて有利である。また、半導体素子をプ
リント板に直接実装する所謂ベアチップ実装の場合と比
較しても素子表面のパッドに接続用のバンプ等を必要と
せず、素子の裏面は樹脂により被覆補強されているた
め、電気特性のチェックや動作保証の確認のためのテス
ティング等においても有利であり、高密度実装半導体装
置を得ることができる。
（所謂ＣＳＰ：Ｃｈｉｐ・Ｓｃａｌｅ・Ｐａｃｋａｇ
ｅ）が容易に得られるため、高密度実装を要求される分
野に適用して極めて有利である。また、半導体素子をプ
リント板に直接実装する所謂ベアチップ実装の場合と比
較しても素子表面のパッドに接続用のバンプ等を必要と
せず、素子の裏面は樹脂により被覆補強されているた
め、電気特性のチェックや動作保証の確認のためのテス
ティング等においても有利であり、高密度実装半導体装
置を得ることができる。
【００３９】（Ｄ）プリント板上の実装面積を極めて低
く抑えた半導体装置を容易に得ることが可能である。 （Ｅ）プリント板上の実装面積を極めて低く抑え、尚且
つ、半導体素子の機能容量を増やした半導体装置を容易
に得ることが可能であり、特に、単一の仕様のメモリー
系半導体装置を多数搭載する必要のあるメモリーモジュ
ール等の分野に有効である。
く抑えた半導体装置を容易に得ることが可能である。 （Ｅ）プリント板上の実装面積を極めて低く抑え、尚且
つ、半導体素子の機能容量を増やした半導体装置を容易
に得ることが可能であり、特に、単一の仕様のメモリー
系半導体装置を多数搭載する必要のあるメモリーモジュ
ール等の分野に有効である。
【００４０】（Ｆ）リードを半導体素子を内蔵するモジ
ュールの外側に張り出す半導体装置を得ることができ
る。 （Ｇ）半導体素子を内蔵するモジュールの成形を一貫し
て行うようにしたので、生産性を飛躍的に高めることが
可能である。
ュールの外側に張り出す半導体装置を得ることができ
る。 （Ｇ）半導体素子を内蔵するモジュールの成形を一貫し
て行うようにしたので、生産性を飛躍的に高めることが
可能である。
【図１】本発明の第１実施例を示す半導体装置の製造工
程図（その１）である。
程図（その１）である。
【図２】本発明の第１実施例を示す半導体装置の製造工
程図（その２）である。
程図（その２）である。
【図３】本発明の第１実施例を示す半導体装置の製造工
程図（その３）である。
程図（その３）である。
【図４】本発明の第２実施例を示す半導体装置の製造工
程図である。
程図である。
【図５】本発明の第３実施例を示す半導体装置の製造工
程図である。
程図である。
【図６】本発明の第４実施例を示す半導体装置の製造工
程図である。
程図である。
【図７】本発明の第５実施例を示す半導体装置の製造工
程図である。
程図である。
【図８】本発明の第６実施例を示す半導体装置の断面図
である。
である。
【図９】本発明の第７実施例を示す半導体装置の製造工
程を示す図である。
程を示す図である。
【図１０】従来の半導体装置の斜視図である。
【図１１】図１０のＡ−Ａ線断面図である。
【図１２】従来の半導体装置の構成図である。
２１，９１ 粘着テープ ２２，４１，５２，６２，７２，９２ 半導体素子 ２３，４２，５３，６３，７３ パッド ２４，４３ 封止樹脂 ２５，５１，６１，６６，７１，８１，９６ 半導体
素子を内蔵したモジュール ２６，４４，５４，６４，７４ 異方性導電シート ２７ フレーム ２８ リード端子 ２９ パンチ ３０，９５ モールド金型 ３１，９３ 上金型 ３２，９４ 下金型 ４５，５６，６７ プリント板 ５５，６５，７５，８２ リード ７６ バンプ ９７ 搬送ライン
素子を内蔵したモジュール ２６，４４，５４，６４，７４ 異方性導電シート ２７ フレーム ２８ リード端子 ２９ パンチ ３０，９５ モールド金型 ３１，９３ 上金型 ３２，９４ 下金型 ４５，５６，６７ プリント板 ５５，６５，７５，８２ リード ７６ バンプ ９７ 搬送ライン
Claims (11)
- 【請求項１】（ａ）粘着テープに半導体素子を貼付する
工程と、（ｂ）前記半導体素子の裏面側を封止樹脂で被
覆し、封止成型する工程と、（ｃ）前記粘着テープを剥
離した後、露出した半導体素子の表面側に異方性導電シ
ートを貼付する工程と、（ｄ）前記異方性導電シートを
リード端子に熱圧着固定する工程とを施すことを特徴と
する半導体装置の製造方法。 - 【請求項２】（ａ）粘着テープに半導体素子を貼付する
工程と、（ｂ）前記半導体素子の裏面側を封止樹脂で被
覆し、封止成型する工程と、（ｃ）前記粘着テープを剥
離した後、露出した半導体素子の表面側に異方性導電シ
ートを貼付する工程と、（ｄ）前記異方性導電シートを
プリント板に熱圧着固定する工程とを施すことを特徴と
する半導体装置の製造方法。 - 【請求項３】（ａ）粘着テープに半導体素子を貼付する
工程と、（ｂ）前記半導体素子の裏面側を封止樹脂で被
覆し、封止成型する工程と、（ｃ）前記粘着テープを剥
離した後、露出した半導体素子の表面側に異方性導電シ
ートを貼付する工程と、（ｄ）前記異方性導電シートを
リードに熱圧着固定する工程と、（ｅ）前記リードの先
端をプリント板に実装する工程とを施すことを特徴とす
る半導体装置の製造方法。 - 【請求項４】（ａ）粘着テープに半導体素子を貼付する
工程と、（ｂ）前記半導体素子の裏面側を封止樹脂で被
覆し、封止成型する工程と、（ｃ）前記粘着テープを剥
離した後、露出した半導体素子の表面側に異方性導電シ
ートを貼付する工程と、（ｄ）前記異方性導電シートを
リードに熱圧着固定する工程と、（ｅ）前記リードにバ
ンプを形成する工程とを施すことを特徴とする半導体装
置の製造方法。 - 【請求項５】（ａ）半導体素子のパッドを露出させ、封
止樹脂で成形してなるモジュールと、（ｂ）前記パッド
に貼付される異方性導電シートと、（ｃ）該異方性導電
シートに熱圧着固定される接続部材を具備することを特
徴とする半導体装置。 - 【請求項６】 請求項５記載の半導体装置において、前
記接続部材はリード端子であることを特徴とする半導体
装置。 - 【請求項７】 請求項５記載の半導体装置において、前
記接続部材はプリント板であることを特徴とする半導体
装置。 - 【請求項８】 請求項５記載の半導体装置において、前
記接続部材はリードを介したプリント板であることを特
徴とする半導体装置。 - 【請求項９】 請求項５記載の半導体装置において、前
記接続部材はリードを介したバンプであることを特徴と
する半導体装置。 - 【請求項１０】 請求項８記載の半導体装置において、
前記リードを挟んで対向する、熱圧着固定される前記モ
ジュールを具備することを特徴とする半導体装置。 - 【請求項１１】（ａ）粘着テープをロール状にし、繰り
出し、巻き取りを行い、途中工程にて前記粘着テープ上
に半導体素子のパッド側を貼付する工程と、（ｂ）前記
粘着テープ上の半導体素子をモールド金型により樹脂封
止による成形を行い、半導体素子を内蔵したモジュール
の成型を一貫して行う工程とを施すことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28662196A JP3485736B2 (ja) | 1996-10-29 | 1996-10-29 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28662196A JP3485736B2 (ja) | 1996-10-29 | 1996-10-29 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135271A true JPH10135271A (ja) | 1998-05-22 |
| JP3485736B2 JP3485736B2 (ja) | 2004-01-13 |
Family
ID=17706787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28662196A Expired - Fee Related JP3485736B2 (ja) | 1996-10-29 | 1996-10-29 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3485736B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001069669A1 (de) * | 2000-03-16 | 2001-09-20 | Infineon Technologies Ag | Verfahren und vorrichtung zur herstellung einer halbleiterchip-umhüllung |
| US7199455B2 (en) | 2002-07-02 | 2007-04-03 | Nec Electronics Corporation | Molded resin semiconductor device having exposed semiconductor chip electrodes |
-
1996
- 1996-10-29 JP JP28662196A patent/JP3485736B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001069669A1 (de) * | 2000-03-16 | 2001-09-20 | Infineon Technologies Ag | Verfahren und vorrichtung zur herstellung einer halbleiterchip-umhüllung |
| US7199455B2 (en) | 2002-07-02 | 2007-04-03 | Nec Electronics Corporation | Molded resin semiconductor device having exposed semiconductor chip electrodes |
| US7534661B2 (en) | 2002-07-02 | 2009-05-19 | Nec Electronics Corporation | Method of forming molded resin semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3485736B2 (ja) | 2004-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
| EP1639644B1 (en) | Integrated circuit package having stacked integrated circuits and method therefor | |
| KR100522223B1 (ko) | 반도체장치및그제조방법 | |
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| TW464998B (en) | Film-type carrier tape, semiconductor module, semiconductor apparatus and its manufacturing method, mounted substrate and electronic machine | |
| US20050142691A1 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| JPH08306853A (ja) | 半導体装置及びその製造方法及びリードフレームの製造方法 | |
| US6846699B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JP2000323603A (ja) | 半導体回路装置及びその製造方法 | |
| US5956601A (en) | Method of mounting a plurality of semiconductor devices in corresponding supporters | |
| US6903464B2 (en) | Semiconductor die package | |
| JPH11102989A (ja) | Ｂｇａ型半導体装置 | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| JP3485736B2 (ja) | 半導体装置とその製造方法 | |
| JP2000243875A (ja) | 半導体装置 | |
| JPH0789280A (ja) | Ｉｃモジュール | |
| JP3241772B2 (ja) | 半導体装置の製造方法 | |
| JP3973309B2 (ja) | 半導体装置 | |
| JP3457547B2 (ja) | 半導体装置およびその製造方法ならびにフィルムキャリア | |
| JP3997685B2 (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
| JPH04241447A (ja) | 半導体モジュール | |
| JP2002110839A (ja) | 半導体装置、半導体装置の製造方法及び半導体実装装置 | |
| JPS63209897A (ja) | メモリカ−ド | |
| JP2000164646A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031014 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |