WO2001069669A1 - Verfahren und vorrichtung zur herstellung einer halbleiterchip-umhüllung - Google Patents

Verfahren und vorrichtung zur herstellung einer halbleiterchip-umhüllung Download PDF

Info

Publication number
WO2001069669A1
WO2001069669A1 PCT/DE2001/000873 DE0100873W WO0169669A1 WO 2001069669 A1 WO2001069669 A1 WO 2001069669A1 DE 0100873 W DE0100873 W DE 0100873W WO 0169669 A1 WO0169669 A1 WO 0169669A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
system carrier
molding compound
mold
underside
Prior art date
Application number
PCT/DE2001/000873
Other languages
English (en)
French (fr)
Inventor
Georg Ernst
Thomas Zeiler
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2001069669A1 publication Critical patent/WO2001069669A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a method by means of which semiconductor components which are mounted on a system carrier as a chip can be encased with a molding compound.
  • Semiconductor chips are among others Mounted in housings that are referred to as "leadless" packages.
  • the semiconductor chip is mounted on a system carrier and coated on one side with a molding compound (mold compound).
  • the electrical connections for controlling the component are generally bonded Wires with connection contact surfaces on the system carrier are electrically connected.
  • the contacts of the system carrier are usually formed by a structured metal band.
  • the system carrier has a chip slot for each chip mounted thereon.
  • the connection surfaces for the bond wires are round according to the required number of connection contacts There are free contact areas on the underside of the component (housing and chip), which are later soldered to the circuit board and thus mechanically fixed and electrically contacted.
  • the arrangement described with the semiconductor chip on the system carrier is coated on one side with a molding compound. This is done by pressing the system carrier with its flat underside, which faces away from the semiconductor chip, onto a flat base (sealing surface) of an injection mold and, using a suitable mold that is placed from above, a molding compound under high compression pressure of up to 100 bar is pressed around the chip. It can happen that this molding compound due to the structured system carrier on the underside between the system carrier and the injection mold is pressed, and so the free connection contact surfaces present on the underside are at least partially covered (flash). This so-called flash must later be removed again by additional and complex methods, since otherwise the function of the components is impaired. If the flash is too strong, it may not be possible to remove it and the component cannot be used.
  • a large number of components are applied to the system carrier, each of which must be encased in the molding compound. If this happens in a respective individual cavity of the injection mold, then the semiconductor chips mounted on the system carrier must be at a sufficiently large distance from one another in order to enable the cavity to be adequately sealed and the injection channel to be supplied.
  • On a strip-shaped lead frame as is usually used, only a correspondingly limited one can therefore be used Pieces of components can be accommodated.
  • MAP design matrix array package
  • a matrix of densely packed components is encased under a mold cap and then separated by sawing.
  • the processing capacity of such a leadframe arrangement is about a factor of 2 to 3 higher than that of a leadframe on which the semiconductor chips are injected in individual cavities.
  • the MAP technology cannot be used with leadframe housings. This is because the lead frame is structured and therefore the molding compound can get to the underside and the sealing by the injection mold is only possible by pressing on the edge, but not in the middle, so that the molding compound is always due to the uncompromising pressure due to the high compression pressure - Avoidable warping of the system carrier reaches the contact surfaces on the underside of the housing.
  • the object of the present invention is to specify a method for producing semiconductor chip housings encapsulated on one side, in particular leadframe housings in MAP design, in which the risk of flash occurring is avoided.
  • System carrier applied an adhesive sealing film.
  • the exposed contact areas are pressed somewhat into the thin adhesive layer of the film.
  • the contact surfaces are embedded in the film in a form-fitting, adhesive manner and protected against the penetration of the molding compound.
  • the method is ideally suited for the use of the MAP leadframes, since the Adapts slide to the leadframe.
  • a positive effect is that during the compression of the molding compound, the system carrier with the film is pressed against the base, ie the support of the injection mold.
  • the molding compound under the compression pressure exerts a force on the top of the system carrier, which presses the contact surfaces on the underside into the adhesive layer of the film.
  • the device according to the invention simplifies manufacture in that during the method by which the semiconductor chips are encased with the molding compound, the adhesive film is automatically applied to the underside of the system carrier and after the semiconductor chips have been encased by means of a suitable device which is particularly suitable for supplying heat in the film is provided is removed.
  • Figures la and lb show a "leadless" housing in cross section and in top view.
  • FIGS. 2a and 2b show typical arrangements of the semiconductor chips on a lead frame.
  • FIG. 3 shows a schematic diagram of a device according to the invention.
  • FIG. 7 An arrangement of a semiconductor chip on a system carrier, here a lead frame, is shown in cross section in FIG.
  • a system carrier here a lead frame
  • the die 1 lower connection contact of the chip for
  • Heat dissipation and / or earthing which forms part of the system carrier.
  • Other parts of the system carrier each form bond pads 2, on which a bonding wire 6 leading from the electrical connections of the chip 7 is attached. Form the undersides of the contact surfaces of the bond pads 2
  • Soldering areas 3 that are free towards the underside of the system carrier. Due to the structuring of the lead Frames are between the individual parts (surfaces, pads, geometries) openings 5, which are filled with the molding compound 4 (eg an epoxy resin), through which the molding compound but not between the underside of the system carrier and the support on the injection mold, ie on the underside of the solder pads.
  • the molding compound 4 eg an epoxy resin
  • an adhesive film 8 is therefore applied to this underside when producing the housing.
  • the adhesive film 8 is glued to the soldering surfaces 3 and the free area of the die pads 1 with the adhesive layer and is placed on the support 9 of the injection molding tool with the opposite side in a non-adhesive manner. After the semiconductor component has been enveloped, the adhesive film 8 is preferably removed from the underside of the system carrier.
  • FIG. 1b a top view of the arrangement is shown in FIG. 1b.
  • the edge 1 of the pad 1 is visible there under the semiconductor chip 7.
  • the bond pads 2 are connected to the connection contacts 10 of the chip by means of the bond wires 6.
  • the opening 5, which is filled by the molding compound, is located between the contact surfaces of the leadframe.
  • the arrangements shown in FIG. 2b can also be processed.
  • the semiconductor chips 7 are arranged on the lead frame 11 in the form of individual matrix arrangements 13 (MAP).
  • the bores 12 drawn in at the edges serve for the correct adjustment of the leadframe when processing with the injection molding tool.
  • a leadframe according to FIG. 2b can be used to process many more components in one pass than with an arrangement according to FIG. 2a.
  • the film used according to the invention must have an adhesive or adhesive property. It must adhere reliably to metal surfaces (such as copper, alloy 42, palladium), which form the contact surfaces on the underside of the system carrier. It must be sufficiently temperature-resistant so that it is not damaged during the injection of the molding compound.
  • the adhesive property of the film should preferably be such that it can be applied automatically before the injection and can be removed after the injection. For this purpose, the film should in particular not adhere too strongly to the molding compound and, above all, should not react chemically with the molding compound. An adhesive layer on the film must be able to be removed from the metal surfaces without leaving any residue.
  • the surface of the molding compound in the openings 5 of the system carrier should also remain free of residues from the film. Contamination of the injection mold should be avoided if possible.
  • the surface of the injected molding compound should be as smooth as possible and not be unsightly due to the surface of the film shown.
  • a preferred embodiment of the method provides for the use of a foil with an adhesive layer applied thereon, since the adhesive can ensure sufficient adhesion of the foil to the metal surfaces.
  • film types PEN, PTFE and PI are used in a thickness of typically approx. 0.25 mm.
  • adhesives made of polysiloxane with a thickness of the adhesive layer of typically about 5 ⁇ m have proven to be the most suitable. It is therefore also possible to use film or adhesive materials which are similar to these specified materials or at least have similar properties.
  • FIG. 3 shows a preferred device according to the invention for carrying out the method in the diagram. This device is used to automatically attach the adhesive film to the underside of a leadframe.
  • the film is automatically removed from the underside of the system carrier, so that the encased semiconductor chips can be processed further in the manner known per se.
  • this device there are two rollers or rollers 21, which are provided for feeding the film through the injection mold.
  • the film is unwound from a roll; the used film is wound onto the other roll.
  • the film strip 24 slides between the lower part 22 of the injection mold and the upper part 23 of the injection mold, in which the cavities 27 are formed.
  • the lower part 22 represents the support surface 28 for the system carrier during processing, while the upper part 23 forms the actual pressing or casting mold.
  • the injection mold is shown in the open state without details for illustration.
  • a heating plate 25 adjoins the injection mold in the direction of the film feed, which is provided to keep the film on the underside of the system carrier at an elevated temperature and thereby facilitate detachment.
  • the system carrier 14 coated on the upper side with the molding compound is transported further by means of a further conveying device 26 after the film 24 has been removed and can be further processed in a manner known per se.
  • the method according to the invention it is possible to use the maximum capacity of common system carriers, in particular the lead frames described. It is therefore possible to apply molding compound to structured system carriers on one side without the risk of flashing on surfaces to be contacted.
  • the method according to the invention can also be used effectively with unevenly deformed system carriers.
  • the method can also be used for pressing other structural elements or components. This can be the case e.g. B. in soldering areas, heat sinks, openings for optical elements or the like, in which the sealing technology according to the invention ensures that an underside of the component is kept free of the molding compound.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Ein Leadframe (11) mit Chips (7) wird auf der Unterseite mit einer klebenden Folie (24) versehen, so dass die frei liegenden Kontakte in die dünne Kleberschicht der Folie gedrückt werden. Die Chips werden in einem Spritzwerkzeug (22, 23) mit Kavitäten (27) einseitig mit Epoxidharz unter Druck umhüllt, wobei der Leadframe mit der Folie gegen die Auflage (28) gedrückt wird. Die Unterseite des Leadframes wird dadurch abgedichtet und Flash auf den Kontakten vermieden. Die Vorrichtung besitzt eine Abwickelrolle (21) einen Folienstreifen, der automatisch auf der Unterseite des Leadframes angebracht und entfernt wird.

Description

Beschreibung
Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung
Die vorliegende Erfindung betrifft ein Verfahren, mit dem Halbleiterbauelemente, die auf einem Systemträger als Chip montiert sind, mit einer Pressmasse umhüllt werden können.
Halbleiterchips, insbesondere solche mit geringer Zahl von elektrischen Anschlüssen, werden u.a. in Gehäusen montiert, die als „Leadless"-Packages bezeichnet werden. Der Halbleiterchip ist dabei auf einem Systemträger montiert und einseitig mit einer Pressmasse (Mold-Masse) umhüllt. Die elektri- sehen Anschlüsse zum Ansteuern des Bauelementes werden in der Regel mittels Bond-Drähten mit Anschlusskontaktflachen auf dem Systemträger elektrisch leitend verbunden. Die Kontakte des Systemträgers sind üblicherweise durch ein strukturiertes Metallband gebildet. Der Systemträger besitzt für jeden dar- auf montierten Chip einen Chipeinbauplatz. Die Anschlussflächen für die Bond-Drähte sind nach der erforderlichen Anzahl von Anschlusskontakten rund um den Chip angeordnet . Auf der Unterseite des Bauelementes (Gehäuse und Chip) befinden sich freie Kontaktflächen, die später mit der Leiterplatte verlö- tet und so mechanisch fixiert und elektrisch kontaktiert werden.
Die beschriebene Anordnung mit dem Halbleiterchip auf dem Systemträger wird einseitig mit einer Pressmasse umhüllt. Das geschieht in der Weise, dass der Systemträger mit seiner ebenen, von dem Halbleiterchip abgewandten Unterseite auf eine plane Unterlage (Dichtfläche) eines Spritzwerkzeuges gepresst wird und mittels einer geeigneten Form, die von oben aufgesetzt wird, eine Pressmasse unter hohem Verdichtungsdruck von bis zu 100 bar um den Chip gepresst wird. Dabei kann es vorkommen, dass diese Pressmasse auf Grund des strukturierten Systemträgers auf die Unterseite zwischen den Systemträger und das Spritzwerkzeug gepresst wird, und so die auf der Unterseite vorhandenen freien Anschlusskontaktflächen zumindest teilweise bedeckt werden (Flash) . Dieser sogenannte Flash muß später durch zusätzliche und aufwendige Verfahren wieder entfernt werden, da sonst die Funktion der Bauelemente beeinträchtigt ist. Ist der Flash zu stark, kann er u.U. nicht mehr entfernt werden, und das Bauelement ist nicht zu gebrauchen.
Derzeit werden üblicherweise Einzelgehäuse für die Chips auf einem Matrix-Leadframe montiert und mit der Pressmasse umhüllt. Das dafür verwendete Spritzwerkzeug hat der Anzahl der Einzelgehäuse entsprechend einzeln eingearbeitete Kavitäten, so dass jeder Chip separat in einem Hohlraum umhüllt werden kann. Die Dichtflächen des Spritzwerkzeugs am Rand des Hohlraumes klemmen den Systemträger derart, dass größerer Flash verhindert wird. Die Effektivität dieses Verfahrens kann durch Beilegen einer dünnen Folie zwischen den Leadframe (Systemträger) und das Spritzwerkzeug erhöht werden, da die Kon- taktflächen (Pads) und die am Chip vorhandenen Kontaktflächen in die Folie eingedrückt werden, so dass eine bessere Abdichtung des Hohlraumes gewährleistet ist. Derartige Verfahren werden z. B. als 3P-Verfahren der Firma BDM oder als FAME- Verfahren (Film Assisted Molding Equipment) der Firma Yamada angeboten. Die Verwendung von Dichtfolien ist auch in der US 5,891,377 für eine Vorrichtung zum Vergießen von Halbleiterbauelementen auf einem Systemträger beschrieben.
Auf dem Systemträger ist eine Vielzahl von Bauelementen auf- gebracht, die jeweils von der Pressmasse umhüllt werden müssen. Geschieht das in einer jeweiligen Einzelkavität des Spritzwerkzeuges, dann müssen die auf dem Systemträger montierten Halbleiterchips einen ausreichend großen Abstand voneinander besitzen, um eine ausreichende Abdichtung der Kavi- tat und die Zuführung des Anspritzkanals zu ermöglichen. Auf einem streifenförmigen Leadframe, wie er üblicherweise verwendet wird, kann daher nur eine dementsprechend begrenzte Stückzahl von Bauelementen untergebracht werden. Mit dem bei Laminatsubstraten üblicherweise verwendeten MAP-Design (Matrix Array Package) wird unter einer Mold-Kappe eine Matrix von dichtgepackten Bauelementen umhüllt und anschließend durch Sägen vereinzelt. Die Bearbeitungskapazität einer derartigen Leadframe-Anordnung liegt um ca. den Faktor 2 bis 3 höher als bei einem Leadframe, auf dem die Halbleiterchips in Einzelkavitäten eingespritzt werden. Die MAP-Technik ist jedoch bei Leadframe-Gehäusen nicht anwendbar. Das liegt daran, dass das Leadframe strukturiert ist und deshalb die Pressmasse auf die Unterseite gelangen kann und die Abdichtung durch das Spritzwerkzeug nur durch Andruck am Rand, aber nicht in der Mitte möglich ist, so dass die Pressmasse infolge des hohen Verdichtungsdruckes stets aufgrund der unver- meidbaren Verwerfung des Systemträgers an die Kontaktflächen der Gehäuseunterseite gelangt .
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung von einseitig vergossenen Halbleiterchip-Gehäu- sen, insbesondere von Leadframe-Gehäusen in MAP-Design, anzugeben, bei dem die Gefahr des Auftretens von Flash vermieden wird.
Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruches 1 bzw. durch Anwendung der Vorrichtung mit den Merkmalen den Anspruches 6 gelöst. Ausgestaltungen ergeben sich aus den jeweiligen abhängigen Ansprüchen.
Bei dem erfindungsgemäßen Verfahren wird vor dem Einlegen des Systemträgers in das Spritzwerkzeug auf der Unterseite des
Systemträgers eine klebende Dichtfolie aufgebracht. Beim Aufbringen der Folie auf den Systemträger werden die freiliegenden Kontaktflächen etwas in die dünne Kleberschicht der Folie gedrückt. Auf diese Weise werden die Kontaktflächen in die Folie formschlüssig haftend eingebettet und gegen das Eindringen der Pressmasse geschützt. Das Verfahren ist bestens für die Verwendung der MAP-Leadframes geeignet, da sich die Folie dem Leadframe anpasst . Positiv wirkt sich aus, dass während des Verdichtens der Pressmasse der Systemträger mit der Folie gegen die Unterlage, d.h. die Auflage des Spritzwerkzeuges gedrückt wird. Zusätzlich übt die unter dem Ver- dichtungsdruck stehende Pressmasse auf die Oberseite des Systemträgers eine Kraft aus, die unterstützend die Kontaktflächen der Unterseite in die Kleberschicht der Folie drückt.
Die erfindungsgemäße Vorrichtung erleichtert die Herstellung dadurch, dass während des Verfahrens, mit dem die Halbleiterchips mit der Pressmasse umhüllt werden, automatisch die klebende Folie auf der Unterseite des Systemträgers angebracht und nach dem Umhüllen der Halbleiterchips mittels einer geeigneten Vorrichtung, die insbesondere für eine Wärmezufuhr in die Folie vorgesehen ist, entfernt wird.
Es folgt eine genauere Beschreibung des erfindungsgemäßen Verfahrens und der Vorrichtung anhand der in den beigefügten Figuren dargestellten Beispiele. Figuren la und lb zeigen ein "Leadless" -Gehäuse im Querschnitt und in der Aufsicht.
Figuren 2a und 2b zeigen typische Anordnungen der Halbleiterchips auf einem Leadframe. Figur 3 zeigt eine Prinzipskizze einer erfindungsgemäßen Vor- richtung.
In Figur la ist im Querschnitt eine Anordnung eines Halbleiterchips auf einem Systemträger, hier einem Leadframe, dargestellt. Auf der Unterseite des Halbleiterchips 7 befindet sich das Die Pad 1 (unterer Anschlusskontakt des Chips zur
Wärmeableitung und/oder Erdung) , das einen Teil des Systemträgers darstellt. Andere Teile des Systemträgers bilden jeweils Bond Pads 2, auf denen ein von den elektrischen Anschlüssen des Chips 7 führender Bonddraht 6 angebracht ist . Die Unterseiten der Kontaktflächen der Bond Pads 2 bilden
Lötflächen 3 (solder pads) , die zur Unterseite des Systemträgers hin frei sind. Auf Grund der Strukturierung der Lead- frames befinden sich zwischen den einzelnen Anteilen (Flächen, Pads, Geometrien) Öffnungen 5, die mit der Pressmasse 4 (z. B. einem Epoxidharz) gefüllt werden, durch die hindurch die Pressmasse aber nicht zwischen die Unterseite des System- trägers und die Auflage an dem Spritzwerkzeug, d. h. auf die Unterseite der Solderpads, gelangen soll. Erfindungsgemäß wird daher beim Herstellen des Gehäuses eine klebende Folie 8 auf diese Unterseite aufgebracht. Die klebende Folie 8 ist mit der Kleberschicht an den Lötflächen 3 und der freien Flä- ehe des Die Pads 1 angeklebt und mit der gegenüberliegenden Seite nicht klebend auf die Auflage 9 des Spritzwerkzeuges aufgesetzt. Nach dem Umhüllen des Halbleiterbauelementes wird die klebende Folie 8 vorzugsweise von der Unterseite des Systemträgers entfernt.
Zur Verdeutlichung der Anordnung ist in Figur lb eine Aufsicht auf die Anordnung dargestellt. Von dem Die Pad 1 ist dort der Rand unter dem Halbleiterchip 7 sichtbar. Die Bond Pads 2 sind mit den Anschlusskontakten 10 des Chips mittels der Bonddrähte 6 verbunden. Zwischen den Kontaktflächen des Leadframes befindet sich die Öffnung 5, die von der Pressmasse aufgefüllt wird.
Auf diese Weise können außer der in Figur 2a in Aufsicht dar- gestellten Anordnung der Halbleiterchips 7 auf einem Leadframe 11 auch die in Figur 2b dargestellten Anordnungen verarbeitet werden. Bei der in Figur 2b dargestellten Anordnung sind die Halbleiterchips 7 in der Form einzelner Matrix- Anordnungen 13 (MAP) auf dem Leadframe 11 angeordnet. Die an den Rändern eingezeichneten Bohrungen 12 dienen der richtigen Justage des Leadframes bei der Bearbeitung mit dem Spritz- werkzeug. Wegen der hierbei sehr viel dichteren Anordnung der Chips auf dem Leadframe können mit einem Leadframe entsprechend Figur 2b sehr viel mehr Bauelemente in einem Durchgang bearbeitet werden als mit einer Anordnung gemäß Figur 2a. Bei der matrizenförmigen Anordnung gemäß Figur 2b läßt sich auf- tretender Flash nur mit der erfindungsgemäß verwendeten haftenden Folie vermeiden.
Die erfindungsgemäß verwendete Folie muss eine haftende oder klebende Eigenschaft besitzen. Sie muss zuverlässig an Metalloberflächen (wie z.B. Kupfer, Alloy 42, Palladium), die die Kontaktflächen auf der Unterseite des Systemträgers bilden, haften. Sie muss ausreichend temperaturbeständig sein, damit sie während des Einspritzens der Pressmasse nicht be- schädigt wird. Vorzugsweise sollte die Hafteigenschaft der Folie so beschaffen sein, dass sie sich automatisch vor dem Einspritzen aufbringen und nach dem Einspritzen ablösen lässt. Dazu soll die Folie insbesondere nicht zu stark an der Pressmasse haften und sich vor allem nicht chemisch mit der Pressmasse umsetzen. Eine auf der Folie vorhandene Kleberschicht muss sich rückstandsfrei von den Metallflächen entfernen lassen. Auch die Oberfläche der Pressmasse in den Öffnungen 5 des Systemträgers soll von Rückständen der Folie frei bleiben. Eine Verschmutzung des Spritzwerkzeuges ist nach Möglichkeit zu vermeiden. Die Oberfläche der eingesprit- zen Pressmasse sollte möglichst glatt sein und nicht durch die abgebildete Oberfläche der Folie unansehnlich werden.
Eine bevorzugte Ausgestaltung des Verfahrens sieht vor, eine Folie mit einer darauf aufgebrachten Kleberschicht zu verwenden, da mittels des Klebers eine ausreichende Haftung der Folie an den Metalloberflächen gewährleistet werden kann. Bei den derzeit bevorzugten Ausführungsformen werden Folientypen PEN, PTFE und PI (Kapton) in einer Dicke von typisch ca. 0,25 mm verwendet. In Verbindung mit diesen Folien haben sich Kleber aus Polysiloxan mit einer Dicke der Kleberschicht von typisch etwa 5 μm am geeignetsten erwiesen. Verwendbar sind daher auch Folien- bzw. Klebermaterialien, die diesen angegebenen Materialien ähnlich sind oder zumindest ähnliche Eigen- Schäften haben. In Figur 3 ist eine bevorzugte erfindungsgemäße Vorrichtung zur Ausführung des Verfahrens im Schema dargestellt. Diese Vorrichtung dient dazu, die haftende Folie automatisch auf der Unterseite eines Systemträgers anzubringen. Nach dem Um- hüllen der Chips wird die Folie automatisch von der Unterseite des Systemträgers abgezogen, so dass die umhüllten Halbleiterchips in der an sich bekannten Weise weiter verarbeitet werden können. In dieser Vorrichtung sind zwei Rollen oder Walzen 21 vorhanden, die für den Vorschub der Folie durch das Spritzwerkzeug vorgesehen sind. Von einer Rolle wird die Folie abgewickelt; auf die andere Rolle wird die gebrauchte Folie aufgewickelt. Das Folienband 24 gleitet zwischen dem Unterteil 22 des Spritzwerkzeuges und dem Oberteil 23 des Spritzwerkzeuges, in dem die Kavitäten 27 ausgebildet sind, hindurch. Das Unterteil 22 stellt die Auflagefläche 28 für die Systemträger während der Prozessierung dar, während das Oberteil 23 die eigentliche Press- oder Gussform bildet. In Figur 3 ist zur Veranschaulichung das Spritzwerkzeug in geöffnetem Zustand ohne Einzelheiten dargestellt.
Bei einer bevorzugten Ausführungsform der Vorrichtung schließt sich in Richtung des Folienvorschubes an das Spritzwerkzeug eine Heizplatte 25 an, die dafür vorgesehen ist, die Folie auf der Unterseite des Systemträgers auf erhöhter Tem- peratur zu halten und dadurch ein Ablösen zu erleichtern. Der auf der Oberseite mit der Pressmasse umhüllte Systemträger 14 wird nach dem Ablösen der Folie 24 mittels einer weiteren Fördervorrichtung 26 weiter transportiert und kann in an sich bekannter Weise weiter bearbeitet werden.
Statt diese Vorrichtung gemäß Figur 3 zu verwenden, ist es auch möglich, die Folie bereits zu Beginn der Montage auf dem Systemträger aufzubringen. Hierzu werden dann spezielle temperaturbeständige Folien verwendet, wie z.B. Kapton-Folien, da bei der Kontaktierung der Bonddrähte bei der Montage der Halbleiterchips Temperaturen von etwa 250 °C auftreten. Ein Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass die Art und Weise, wie die Folie aufgebracht und entfernt wird, weitgehend dem übrigen Verfahrensablauf der Montage an- gepasst werden kann.
Mit dem erfindungsgemäßen Verfahren ist es möglich, die maximale Kapazität gebräuchlicher Systemträger, insbesondere der beschriebenen Leadframes, zu nutzen. Es ist damit möglich, einseitig Pressmasse auch auf strukturierte Systemträger aufzubringen, ohne dass die Gefahr eines Flash auf zu kontaktie- renden Flächen besteht. Insbesondere ist das erfindungsgemäße Verfahren auch bei uneben verformten Systemträgern wirkungsvoll einsetzbar. Das Verfahren ist prinzipiell auch zum Ver- pressen anderer Bauelemente oder -komponenten verwendbar. Das kann der Fall sein z. B. bei Lötflächen, Kühlkörpern, Öffnun- gen für optische Elemente oder dergleichen, bei denen die erfindungsgemäße Abdichttechnik sicherstellt, dass eine Unterseite des Bauelementes von der Pressmasse frei gehalten wird.

Claims

Patentansprüche
1. Verfahren zum Umhüllen von Halbleiterchips (7), die auf einer Oberseite eines Systemträgers (11) mit Öffnungen (5) zwischen der Oberseite und einer Unterseite angebracht sind, mit einer Pressmasse, bei dem der Systemträger in ein Spritzwerkzeug eingebracht wird, das Kavitäten (27) zur Ausbildung einer Hohlform oder Gussform und eine Auflagefläche (28) für den Systemträger aufweist, bei dem der Systemträger mit der Unterseite auf die Auflagefläche des Spritzwerkzeuges gebracht wird und bei dem der Systemträger nach einem Einspritzen der Pressmasse aus dem Spritzwerkzeug entfernt wird, dadurch gekennzeichnet, dass vor dem Einspritzen der Pressmasse eine haftende Folie (8) auf die Unterseite des Systemträgers derart aufgebracht wird, dass die mit der Folie bedeckten Oberflächen des Systemträgers von der Pressmasse frei gehalten werden.
2. Verfahren nach Anspruch 1 , bei dem eine mit einer Kleberschicht versehene Folie verwendet wird.
3. Verfahren nach Anspruch 2, bei dem die Kleberschicht Polysiloxan ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Folie PEN, PTFE oder PI ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Folie auf die Unterseite eines für Leadless Packages vorgesehenen Leadframes aufgebracht wird.
6. Vorrichtung zum Umhüllen von Halbleiterchips (7) auf einer Oberseite eines Systemträgers (11) mit einer Pressmasse, bei der ein Spritzwerkzeug (22, 23) vorhanden ist, das Kavi- täten (27) zur Ausbildung einer Hohlform oder Gussform und eine Auflagefläche (28) für den Systemträger (11) aufweist, bei der eine Fördervorrichtung (21) vorhanden ist, mit der eine Folie (24) als Folienstreifen über die Auflagefläche (28) für den Systemträger bewegt werden kann, und bei der Mittel vorhanden sind, mit denen ein Systemträger in das Spritzwerkzeug eingebracht und in der Hohlform oder Guss- form auf der Folie haftend eingeklemmt werden kann.
7. Vorrichtung nach Anspruch 6, bei der die Fördervorrichtung (21) für den Folienstreifen Rollen oder Walzen zum Ab- und Aufwickeln der Folie umfasst .
8. Vorrichtung nach Anspruch 6 oder 7, bei der eine Heizvorrichtung (25) vorhanden ist, die dafür vorgesehen und entsprechend angeordnet ist, dass nach dem Einspritzen der Pressmasse ein Ablösen der Folie von dem Systemträger durch Erwärmung der Folie erleichtert werden kann.
PCT/DE2001/000873 2000-03-16 2001-03-07 Verfahren und vorrichtung zur herstellung einer halbleiterchip-umhüllung WO2001069669A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10012880A DE10012880A1 (de) 2000-03-16 2000-03-16 Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung
DE10012880.7 2000-03-16

Publications (1)

Publication Number Publication Date
WO2001069669A1 true WO2001069669A1 (de) 2001-09-20

Family

ID=7634989

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2001/000873 WO2001069669A1 (de) 2000-03-16 2001-03-07 Verfahren und vorrichtung zur herstellung einer halbleiterchip-umhüllung

Country Status (2)

Country Link
DE (1) DE10012880A1 (de)
WO (1) WO2001069669A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1020594C2 (nl) * 2002-05-14 2003-11-17 Fico Bv Werkwijze voor het met behulp van een folielaag omhullen van een elektronische component.

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011078906A1 (de) * 2011-07-11 2013-01-17 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines optoelektronischen halbleiterbauteils mittels spritzpressens

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904414A (en) * 1986-09-25 1990-02-27 Siemens Aktiengesellschaft Electrically conductive adhesive for a broad range of temperatures
US5273938A (en) * 1989-09-06 1993-12-28 Motorola, Inc. Method for attaching conductive traces to plural, stacked, encapsulated semiconductor die using a removable transfer film
EP0623956A2 (de) * 1993-05-04 1994-11-09 Motorola, Inc. Halbleiteranordnung ohne Chipträgeroberflächen und Herstellungsverfahren
US5366933A (en) * 1993-10-13 1994-11-22 Intel Corporation Method for constructing a dual sided, wire bonded integrated circuit chip package
JPH10135271A (ja) * 1996-10-29 1998-05-22 Oki Electric Ind Co Ltd 半導体装置とその製造方法
EP0923120A1 (de) * 1997-04-03 1999-06-16 Shinko Electric Industries Co. Ltd. Verfahren zur herstellung eines halbleiters
US6033933A (en) * 1997-02-14 2000-03-07 Lg Semicon Co., Ltd Method for attaching a removable tape to encapsulate a semiconductor package
WO2000066340A1 (en) * 1999-04-29 2000-11-09 '3P' Licensing B.V. Method for manufacturing encapsulated electronical components

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3447948B2 (ja) * 1998-03-25 2003-09-16 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
DE19833039A1 (de) * 1998-07-22 2000-01-27 Elcos Gmbh Electronic Componen Elektronisches Bauteil und Verfahren zu seiner Herstellung

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904414A (en) * 1986-09-25 1990-02-27 Siemens Aktiengesellschaft Electrically conductive adhesive for a broad range of temperatures
US5273938A (en) * 1989-09-06 1993-12-28 Motorola, Inc. Method for attaching conductive traces to plural, stacked, encapsulated semiconductor die using a removable transfer film
EP0623956A2 (de) * 1993-05-04 1994-11-09 Motorola, Inc. Halbleiteranordnung ohne Chipträgeroberflächen und Herstellungsverfahren
US5366933A (en) * 1993-10-13 1994-11-22 Intel Corporation Method for constructing a dual sided, wire bonded integrated circuit chip package
JPH10135271A (ja) * 1996-10-29 1998-05-22 Oki Electric Ind Co Ltd 半導体装置とその製造方法
US6033933A (en) * 1997-02-14 2000-03-07 Lg Semicon Co., Ltd Method for attaching a removable tape to encapsulate a semiconductor package
EP0923120A1 (de) * 1997-04-03 1999-06-16 Shinko Electric Industries Co. Ltd. Verfahren zur herstellung eines halbleiters
WO2000066340A1 (en) * 1999-04-29 2000-11-09 '3P' Licensing B.V. Method for manufacturing encapsulated electronical components

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1998, no. 10 31 August 1998 (1998-08-31) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1020594C2 (nl) * 2002-05-14 2003-11-17 Fico Bv Werkwijze voor het met behulp van een folielaag omhullen van een elektronische component.
WO2003096408A1 (en) * 2002-05-14 2003-11-20 Fico B.V. Method for encapsulating an electronic component using a foil layer
US7425469B2 (en) 2002-05-14 2008-09-16 Fico B.V. Method for encapsulating an electronic component using a foil layer
KR101015014B1 (ko) 2002-05-14 2011-02-16 피코 비. 브이. 포일 레이어를 이용한 전자 부품을 캡슐화하는 방법

Also Published As

Publication number Publication date
DE10012880A1 (de) 2001-09-27

Similar Documents

Publication Publication Date Title
DE102005036996B4 (de) Halbleitervorrichtung
DE10334576B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
DE69932268T2 (de) Halbleiteranordnung aus vergossenem Kunststoff und Verfahren zu Ihrer Herstellung
EP1540745B1 (de) Verfahren zur herstellung eines leadframe-basierten gehäuses
DE10013067A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen von dieser durch Chipvereinzelung
DE102008033651B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
EP0140126A1 (de) Verfahren zur Mikropackherstellung
DE19651566A1 (de) Chip-Modul sowie Verfahren zu dessen Herstellung
DE102010060798B4 (de) Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
EP0493738B1 (de) Datenträger mit integriertem Schaltkreis
DE2363833A1 (de) Verfahren und vorrichtung fuer den zusammenbau von halbleiterelementen
DE10156386A1 (de) Verfahren zum Herstellen eines Halbleiterchips
EP3026702A1 (de) Verfahren zum herstellen eines halbleiterelements mit substratadapter, halbleiterelement mit substratadapter und verfahren zum kontaktieren eines halbleiterelements
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
AT515443B1 (de) Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte
DE102008050798A1 (de) Verfahren zum Positionieren und Fixieren eines Bauteils auf einem anderen Bauteil sowie eine Anordnung zum Positionieren und Vorfixieren
WO2001069669A1 (de) Verfahren und vorrichtung zur herstellung einer halbleiterchip-umhüllung
DE102014109766B3 (de) Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE4441052A1 (de) Trägerelement für einen IC-Baustein zum Einsatz in Chipkarten
DE10341186A1 (de) Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
DE112018003765B4 (de) Halbleitervorrichtung und verfahren zum herstellen der halbleitervorrichtung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP