JPH1013485A - 受信データ処理装置及び方法 - Google Patents
受信データ処理装置及び方法Info
- Publication number
- JPH1013485A JPH1013485A JP8180024A JP18002496A JPH1013485A JP H1013485 A JPH1013485 A JP H1013485A JP 8180024 A JP8180024 A JP 8180024A JP 18002496 A JP18002496 A JP 18002496A JP H1013485 A JPH1013485 A JP H1013485A
- Authority
- JP
- Japan
- Prior art keywords
- data
- speed mode
- received
- switching
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 ＡＶリンクの信号の待ち受けを低速モードに
おいて行えるようにする。 【解決手段】 マイクロコントローラ１１は、低速モー
ドの時にＡＶリンクからデータを受信すると、信号デコ
ード部２１によりスタートビットの立ち下がりを検出
し、それによってスピードスイッチ部２３によるクロッ
ク切り換え動作を開始すると同時に、その動作が行われ
ている時間内は、信号デコード部２１でデコードしたデ
ータをＲＡＭ２２に蓄積する。クロックを低速から高速
へ切り換える動作が終了したら、プロセス部２４はＲＡ
Ｍ２２に蓄積されているデータを読み出して解析し、必
要な処理と応答を行う。
おいて行えるようにする。 【解決手段】 マイクロコントローラ１１は、低速モー
ドの時にＡＶリンクからデータを受信すると、信号デコ
ード部２１によりスタートビットの立ち下がりを検出
し、それによってスピードスイッチ部２３によるクロッ
ク切り換え動作を開始すると同時に、その動作が行われ
ている時間内は、信号デコード部２１でデコードしたデ
ータをＲＡＭ２２に蓄積する。クロックを低速から高速
へ切り換える動作が終了したら、プロセス部２４はＲＡ
Ｍ２２に蓄積されているデータを読み出して解析し、必
要な処理と応答を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＡＶ（オー
ディオ／ビデオ）リンクを使用した通信システムに関
し、詳細にはシステム内の機器の消費電力の節約を可能
にする手段に関する。
ディオ／ビデオ）リンクを使用した通信システムに関
し、詳細にはシステム内の機器の消費電力の節約を可能
にする手段に関する。
【０００２】
【従来の技術】ＡＶリンクは、ＥＮ５００４９で規定さ
れているＳＣＡＲＴコネクタの第１０番ピン（ｐｉｎ−
１０）を使用したＡＶ機器間を接続するシステムバスで
ある。これを用いることにより、ＡＶ機器間を一本のＳ
ＣＡＲＴケーブルで接続し、オーディオ信号、ビデオ信
号、及び制御信号を双方向通信することが可能になる。
れているＳＣＡＲＴコネクタの第１０番ピン（ｐｉｎ−
１０）を使用したＡＶ機器間を接続するシステムバスで
ある。これを用いることにより、ＡＶ機器間を一本のＳ
ＣＡＲＴケーブルで接続し、オーディオ信号、ビデオ信
号、及び制御信号を双方向通信することが可能になる。
【０００３】
【発明が解決しようとする課題】省エネルギーという観
点から電気機器の消費電力をできるだけ押さえることが
要求されている。そこで、その一環としてビデオカセッ
トレコーダ（以下ＶＣＲという）のスタンバイ状態、す
なわち内蔵チューナ及びメカデッキに電力が供給されて
いない状態、における消費電力を最低限に落とすことが
検討されている。そして、それを実現するため、内蔵す
るマイクロコントローラを低速モードに設定すること、
すなわちスタンバイ状態では、通常時のクロック（例え
ば１６ＭＨｚ）よりも低速のクロック（例えば３２ｋＨ
ｚ）でこのマイクロコントローラを動作させることが考
えられている。
点から電気機器の消費電力をできるだけ押さえることが
要求されている。そこで、その一環としてビデオカセッ
トレコーダ（以下ＶＣＲという）のスタンバイ状態、す
なわち内蔵チューナ及びメカデッキに電力が供給されて
いない状態、における消費電力を最低限に落とすことが
検討されている。そして、それを実現するため、内蔵す
るマイクロコントローラを低速モードに設定すること、
すなわちスタンバイ状態では、通常時のクロック（例え
ば１６ＭＨｚ）よりも低速のクロック（例えば３２ｋＨ
ｚ）でこのマイクロコントローラを動作させることが考
えられている。
【０００４】しかしながら、前述したＡＶリンクの信号
にはスタンバイ状態からの解除コマンドも含まれている
ため、スタンバイ状態でも常時、受信コマンドを監視
し、必要な処理を実行する必要がある。ところが、マイ
クロコントローラが低速モードに設定されている場合に
は、受信したコマンドを解釈して必要な処理を実行する
ための十分な処理速度が得られないため、ＡＶリンクの
信号の待ち受けのためには低速モードを使用できず消費
電力を下げることができない。
にはスタンバイ状態からの解除コマンドも含まれている
ため、スタンバイ状態でも常時、受信コマンドを監視
し、必要な処理を実行する必要がある。ところが、マイ
クロコントローラが低速モードに設定されている場合に
は、受信したコマンドを解釈して必要な処理を実行する
ための十分な処理速度が得られないため、ＡＶリンクの
信号の待ち受けのためには低速モードを使用できず消費
電力を下げることができない。
【０００５】本発明はこのような問題点に鑑みてなされ
たものであって、ＡＶリンクの信号の待ち受けを低速モ
ードにおいて行えるようにした受信データ処理装置及び
方法を提供することを目的とする。
たものであって、ＡＶリンクの信号の待ち受けを低速モ
ードにおいて行えるようにした受信データ処理装置及び
方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る受信データ
処理装置は、高速モードと低速モードとを有するデータ
処理装置であって、受信データを検出する第１の手段
と、第１の手段の出力を一時蓄積する第２の手段と、第
２の手段の出力を読み出して処理する第３の手段と、第
１の手段の出力により、前記モードを切り換える第４の
手段とを備え、低速モードの時にデータを受信した場
合、高速モードに切り換えを行い、この切り換えの後に
第３の手段を動作させることを特徴とするものである。
処理装置は、高速モードと低速モードとを有するデータ
処理装置であって、受信データを検出する第１の手段
と、第１の手段の出力を一時蓄積する第２の手段と、第
２の手段の出力を読み出して処理する第３の手段と、第
１の手段の出力により、前記モードを切り換える第４の
手段とを備え、低速モードの時にデータを受信した場
合、高速モードに切り換えを行い、この切り換えの後に
第３の手段を動作させることを特徴とするものである。
【０００７】また、本発明に係る受信データ処理方法
は、高速モードと低速モードとを有するデータ処理装置
において、低速モードの時にデータを受信した場合、内
蔵する一時蓄積手段に受信データを書き込むのと並行し
て高速モードに切り換える動作を行い、この切り換えの
後に一時蓄積手段から受信データを読み出して処理する
ことを特徴とするものである。
は、高速モードと低速モードとを有するデータ処理装置
において、低速モードの時にデータを受信した場合、内
蔵する一時蓄積手段に受信データを書き込むのと並行し
て高速モードに切り換える動作を行い、この切り換えの
後に一時蓄積手段から受信データを読み出して処理する
ことを特徴とするものである。
【０００８】本発明によれば、低速モードの時にデータ
を受信した場合、内蔵する一時蓄積手段に受信データを
書き込むのと並行して高速モードに切り換える動作を行
い、この切り換えの後に一時蓄積手段から受信データを
読み出して処理する。したがって、低速モードにおいて
受信データの待ち受けが可能となる。
を受信した場合、内蔵する一時蓄積手段に受信データを
書き込むのと並行して高速モードに切り換える動作を行
い、この切り換えの後に一時蓄積手段から受信データを
読み出して処理する。したがって、低速モードにおいて
受信データの待ち受けが可能となる。
【０００９】
【発明の実施の形態】以下本発明の実施の形態について
図面を参照しながら詳細に説明する。まず図１により、
ＡＶリンクで複数のＡＶ機器を接続したシステムについ
て説明する。
図面を参照しながら詳細に説明する。まず図１により、
ＡＶリンクで複数のＡＶ機器を接続したシステムについ
て説明する。
【００１０】図１に示すように、このシステムは第１〜
第３のＡＶ機器から構成されている。これらのＡＶ機器
はＶＣＲ、テレビジョン受像機、あるいはカメラ一体型
ＶＣＲ等である。
第３のＡＶ機器から構成されている。これらのＡＶ機器
はＶＣＲ、テレビジョン受像機、あるいはカメラ一体型
ＶＣＲ等である。
【００１１】第１のＡＶ機器にはＳＣＡＲＴコネクタ１
が、第２のＡＶ機器にはＳＣＡＲＴコネクタ２及び３
が、第３のＡＶ機器にはＳＣＡＲＴコネクタ４が、それ
ぞれ設けられている。そして、ＳＣＡＲＴコネクタ１と
ＳＣＡＲＴコネクタ２との間、及びＳＣＡＲＴコネクタ
３とＳＣＡＲＴコネクタ４との間には、それぞれ一本の
ＳＣＡＲＴケーブル５及び６が接続されている。
が、第２のＡＶ機器にはＳＣＡＲＴコネクタ２及び３
が、第３のＡＶ機器にはＳＣＡＲＴコネクタ４が、それ
ぞれ設けられている。そして、ＳＣＡＲＴコネクタ１と
ＳＣＡＲＴコネクタ２との間、及びＳＣＡＲＴコネクタ
３とＳＣＡＲＴコネクタ４との間には、それぞれ一本の
ＳＣＡＲＴケーブル５及び６が接続されている。
【００１２】ＳＣＡＲＴケーブル５の内部には、ＳＣＡ
ＲＴコネクタ１とＳＣＡＲＴコネクタ２の各々の第１０
番ピンの間を接続した制御信号線７と、オーディオ信号
及びビデオ信号を個別に伝送する情報信号線８とが設け
られている。同様に、ＳＣＡＲＴケーブル６の内部に
は、ＳＣＡＲＴコネクタ３とＳＣＡＲＴコネクタ４の各
々の第１０番ピンの間を接続した制御信号線９と、オー
ディオ信号及びビデオ信号を個別に伝送する情報信号線
１０とが設けられている。
ＲＴコネクタ１とＳＣＡＲＴコネクタ２の各々の第１０
番ピンの間を接続した制御信号線７と、オーディオ信号
及びビデオ信号を個別に伝送する情報信号線８とが設け
られている。同様に、ＳＣＡＲＴケーブル６の内部に
は、ＳＣＡＲＴコネクタ３とＳＣＡＲＴコネクタ４の各
々の第１０番ピンの間を接続した制御信号線９と、オー
ディオ信号及びビデオ信号を個別に伝送する情報信号線
１０とが設けられている。
【００１３】第１のＡＶ機器は、前述した制御信号の入
出力を行うマイクロコントローラ１１を備えている。マ
イクロコントローラ１１の入力はＳＣＡＲＴコネクタ１
の第１０番ピンに接続されている。ここで、第１０番ピ
ンを通る双方向の矢印は、この制御信号線７が双方向の
バス線であることを意味する。
出力を行うマイクロコントローラ１１を備えている。マ
イクロコントローラ１１の入力はＳＣＡＲＴコネクタ１
の第１０番ピンに接続されている。ここで、第１０番ピ
ンを通る双方向の矢印は、この制御信号線７が双方向の
バス線であることを意味する。
【００１４】また、マイクロコントローラ１１の入力に
は抵抗１３を介して電源電圧＋Ｖｃｃが供給されてい
る。さらに、マイクロコントローラ１１の出力には出力
トランジスタ１２のベースが接続され、この出力トラン
ジスタ１２のコレクタは抵抗１３の電源電圧＋Ｖｃｃの
接続端と反対の端に接続されている。
は抵抗１３を介して電源電圧＋Ｖｃｃが供給されてい
る。さらに、マイクロコントローラ１１の出力には出力
トランジスタ１２のベースが接続され、この出力トラン
ジスタ１２のコレクタは抵抗１３の電源電圧＋Ｖｃｃの
接続端と反対の端に接続されている。
【００１５】第２のＡＶ機器と第３のＡＶ機器について
も、それぞれのマイクロコントローラ１４，１７の入出
力とＳＣＡＲＴコネクタ２，３，４の第１０番ピンとの
接続関係、及び入出力と電源電圧＋Ｖｃｃとの接続関係
は、第１のＡＶ機器の場合と同じである。
も、それぞれのマイクロコントローラ１４，１７の入出
力とＳＣＡＲＴコネクタ２，３，４の第１０番ピンとの
接続関係、及び入出力と電源電圧＋Ｖｃｃとの接続関係
は、第１のＡＶ機器の場合と同じである。
【００１６】以上制御信号の入出力について説明した。
本発明が制御信号の伝送に関するものであるため、この
図では省略したが、第１〜第３の機器の各々にはオーデ
ィオ信号及びビデオ信号を処理するブロックが設けられ
ている。そして、ＳＣＡＲＴコネクタ１，２と情報信号
線８との接続部、及びＳＣＡＲＴコネクタ３，４と情報
信号線１０との接続部に付した双方向の矢印は、これら
の情報信号線８，１０がＡＶ信号を双方向に伝送できる
ことを意味する。
本発明が制御信号の伝送に関するものであるため、この
図では省略したが、第１〜第３の機器の各々にはオーデ
ィオ信号及びビデオ信号を処理するブロックが設けられ
ている。そして、ＳＣＡＲＴコネクタ１，２と情報信号
線８との接続部、及びＳＣＡＲＴコネクタ３，４と情報
信号線１０との接続部に付した双方向の矢印は、これら
の情報信号線８，１０がＡＶ信号を双方向に伝送できる
ことを意味する。
【００１７】このように、第１のＡＶ機器、第２のＡＶ
機器、及び第３のＡＶ機器の間を一本のＳＣＡＲＴケー
ブルで接続することにより、オーディオ信号、ビデオ信
号、及び制御信号を機器間で双方向に伝送することが可
能となる。
機器、及び第３のＡＶ機器の間を一本のＳＣＡＲＴケー
ブルで接続することにより、オーディオ信号、ビデオ信
号、及び制御信号を機器間で双方向に伝送することが可
能となる。
【００１８】ＡＶリンク、すなわち第１０番ピンを使用
したバス上を流れる制御信号のフォーマットを図２に示
す。この図に示すように、ＡＶリンク上の制御信号はス
タートビットから始まり、それに続くエスケープ・シー
ケンスでモード等を決定する。ＡＶリンクの規格では３
種類のモード（以下モード１、モード２、モード３とす
る）が規定されており、モードによってデータの意味付
けが変わる。そして、例えばスタートビットの直後の１
ビットのデータが“０”であればそれに続くデータはモ
ード１のものであり、スタートビットの直後の２ビット
のデータが“１”“０”であればそれに続くデータはモ
ード２のものであり、スタートビットの直後の３ビット
のデータが“１”“１”“０”であればそれに続くデー
タはモード３のものである。ここで、データビットの値
は、図２に示すように、立ち下がりから２．１ｍＳのタ
ンミングにおけるレベルが“Ｈ”であれば“１”、
“Ｌ”であれば“０”である。
したバス上を流れる制御信号のフォーマットを図２に示
す。この図に示すように、ＡＶリンク上の制御信号はス
タートビットから始まり、それに続くエスケープ・シー
ケンスでモード等を決定する。ＡＶリンクの規格では３
種類のモード（以下モード１、モード２、モード３とす
る）が規定されており、モードによってデータの意味付
けが変わる。そして、例えばスタートビットの直後の１
ビットのデータが“０”であればそれに続くデータはモ
ード１のものであり、スタートビットの直後の２ビット
のデータが“１”“０”であればそれに続くデータはモ
ード２のものであり、スタートビットの直後の３ビット
のデータが“１”“１”“０”であればそれに続くデー
タはモード３のものである。ここで、データビットの値
は、図２に示すように、立ち下がりから２．１ｍＳのタ
ンミングにおけるレベルが“Ｈ”であれば“１”、
“Ｌ”であれば“０”である。
【００１９】以下本発明に係る受信信号の処理方法を図
１の第１のＡＶ機器に適用したものとして説明する。図
３は第１のＡＶ機器内のマイクロコントローラ１１の機
能ブロック図である。
１の第１のＡＶ機器に適用したものとして説明する。図
３は第１のＡＶ機器内のマイクロコントローラ１１の機
能ブロック図である。
【００２０】この図に示すように、マイクロコントロー
ラ１１内にはＡＶリンクから入力される制御信号（コマ
ンド等）をデコードする信号デコード部２１と、信号デ
コード部２１の出力を一時的に蓄積するＲＡＭ２２と、
信号デコード部２１の出力により内蔵するクロック周波
数を切り換えるスピードスイッチ部２３と、ＲＡＭ２２
から読み出した信号を処理するプロセス部２４とを備え
ている。プロセス部２４のクロック速度はスピードスイ
ッチ部２３により設定される。そして、プロセス部２４
の出力（コマンドに対する応答等）はトランジスタ１２
を介してＡＶリンクへ出力される。なお、クロック速度
の切り換えは、単一の発振器の出力の分周比を切り換え
るようにしてもよいし、低速クロックを発生する専用の
発振器の出力から通常の速度のクロック（高速クロッ
ク）を発生する発振器の出力に切り換えるように構成し
てもよい。
ラ１１内にはＡＶリンクから入力される制御信号（コマ
ンド等）をデコードする信号デコード部２１と、信号デ
コード部２１の出力を一時的に蓄積するＲＡＭ２２と、
信号デコード部２１の出力により内蔵するクロック周波
数を切り換えるスピードスイッチ部２３と、ＲＡＭ２２
から読み出した信号を処理するプロセス部２４とを備え
ている。プロセス部２４のクロック速度はスピードスイ
ッチ部２３により設定される。そして、プロセス部２４
の出力（コマンドに対する応答等）はトランジスタ１２
を介してＡＶリンクへ出力される。なお、クロック速度
の切り換えは、単一の発振器の出力の分周比を切り換え
るようにしてもよいし、低速クロックを発生する専用の
発振器の出力から通常の速度のクロック（高速クロッ
ク）を発生する発振器の出力に切り換えるように構成し
てもよい。
【００２１】まず、マイクロコントローラ１１はスタン
バイ状態にあり、低速モードに設定されている。つまり
低速クロックにより動作している。この状態で、信号デ
コード部２１により図２に示したスタートビットの立ち
下がりを検出し、それによってスピードスイッチ部２３
によるクロック切り換え動作を開始すると同時に、その
動作が行われている時間内は、信号デコード部２１でデ
コードしたデータをＲＡＭ２２に蓄積する。マイクロコ
ントローラ１１は、低速クロックにより動作している時
は、コマンドの解釈や応答の作成等の高度な処理は不可
能であるが、ＲＡＭ２２への蓄積という単純な動作は可
能である。
バイ状態にあり、低速モードに設定されている。つまり
低速クロックにより動作している。この状態で、信号デ
コード部２１により図２に示したスタートビットの立ち
下がりを検出し、それによってスピードスイッチ部２３
によるクロック切り換え動作を開始すると同時に、その
動作が行われている時間内は、信号デコード部２１でデ
コードしたデータをＲＡＭ２２に蓄積する。マイクロコ
ントローラ１１は、低速クロックにより動作している時
は、コマンドの解釈や応答の作成等の高度な処理は不可
能であるが、ＲＡＭ２２への蓄積という単純な動作は可
能である。
【００２２】クロックを低速から高速へ切り換える動
作、つまり低速モードから高速モードへ切り換える動作
が終了したら、プロセス部２４はＲＡＭ２２に蓄積され
ているデータを読み出して解析し、必要な処理と応答を
行う。
作、つまり低速モードから高速モードへ切り換える動作
が終了したら、プロセス部２４はＲＡＭ２２に蓄積され
ているデータを読み出して解析し、必要な処理と応答を
行う。
【００２３】このようにすることにより、マイクロコン
トローラ１１はクロックの切り換えに要する時間枠が、
スタートビットに続くデータビットの期間に入ってしま
ったとしても、受信したデータは失われることなくＲＡ
Ｍ２２に蓄積される。そして、その間にクロックの切り
換えを行い、切り換え終了後にＲＡＭ２２に蓄積されて
いるデータを読み出すので、ＡＶリンク上の通信に支障
をきたすことはない。
トローラ１１はクロックの切り換えに要する時間枠が、
スタートビットに続くデータビットの期間に入ってしま
ったとしても、受信したデータは失われることなくＲＡ
Ｍ２２に蓄積される。そして、その間にクロックの切り
換えを行い、切り換え終了後にＲＡＭ２２に蓄積されて
いるデータを読み出すので、ＡＶリンク上の通信に支障
をきたすことはない。
【００２４】図４は第１のＡＶ機器内のマイクロコント
ローラ１１の機能ブロックの他の例である。ここで、図
３と同一の部分には図３と同一の番号が付してある。
ローラ１１の機能ブロックの他の例である。ここで、図
３と同一の部分には図３と同一の番号が付してある。
【００２５】図４に示すように、マイクロコントローラ
１１内には発振器２５とこの発振器２５の出力をカウン
トするカウンタ２６と、ＡＶリンクから入力される制御
信号（コマンド等）の立ち上がり及び立ち下がりを検出
すると共にその時のカウンタ２６のカウント値を出力す
るエッジ検出部２７と、エッジ検出部２７の出力を一時
的に蓄積するＲＡＭ２２と、エッジ検出部２７の出力に
より内蔵するクロック周波数を切り換えるスピードスイ
ッチ部２３と、ＲＡＭ２２から読み出した信号を処理す
るプロセス部２４とを備えている。プロセス部２４のク
ロック周波数はスピードスイッチ部２３により設定され
る。そして、プロセス部２４の出力（コマンドに対する
応答等）はトランジスタ１２を介してＡＶリンクへ出力
される。
１１内には発振器２５とこの発振器２５の出力をカウン
トするカウンタ２６と、ＡＶリンクから入力される制御
信号（コマンド等）の立ち上がり及び立ち下がりを検出
すると共にその時のカウンタ２６のカウント値を出力す
るエッジ検出部２７と、エッジ検出部２７の出力を一時
的に蓄積するＲＡＭ２２と、エッジ検出部２７の出力に
より内蔵するクロック周波数を切り換えるスピードスイ
ッチ部２３と、ＲＡＭ２２から読み出した信号を処理す
るプロセス部２４とを備えている。プロセス部２４のク
ロック周波数はスピードスイッチ部２３により設定され
る。そして、プロセス部２４の出力（コマンドに対する
応答等）はトランジスタ１２を介してＡＶリンクへ出力
される。
【００２６】まず、マイクロコントローラ１１はスタン
バイ状態にあり、低速モードで動作している。この状態
で、エッジ検出部２７により図２に示したスタートビッ
トの立ち下がりを検出し、それによってスピードスイッ
チ部２３によるクロック切り換え動作を開始すると同時
に、その動作が行われている時間内は、エッジ検出部２
７から出力される、立ち上がりと立ち下がりのカウント
値（＝相対時刻）をＲＡＭ２２に蓄積する。
バイ状態にあり、低速モードで動作している。この状態
で、エッジ検出部２７により図２に示したスタートビッ
トの立ち下がりを検出し、それによってスピードスイッ
チ部２３によるクロック切り換え動作を開始すると同時
に、その動作が行われている時間内は、エッジ検出部２
７から出力される、立ち上がりと立ち下がりのカウント
値（＝相対時刻）をＲＡＭ２２に蓄積する。
【００２７】クロックの切り換え動作が終了したら、プ
ロセス部２４はＲＡＭ２２に蓄積されているデータを読
み出し各エッジ間の時間差を計算することによりデータ
の解析を行う。図２を参照しながら説明したように、Ａ
Ｖリンクのデータは、立ち下がりから２．１ｍＳにおけ
るレベルで決まるので、立ち下がりから立ち上がりまで
の時間差が２．１ｍＳより短ければ“１”、長ければ
“０”であると判別することができる。そして、この解
析の後、必要な処理と応答を行う。
ロセス部２４はＲＡＭ２２に蓄積されているデータを読
み出し各エッジ間の時間差を計算することによりデータ
の解析を行う。図２を参照しながら説明したように、Ａ
Ｖリンクのデータは、立ち下がりから２．１ｍＳにおけ
るレベルで決まるので、立ち下がりから立ち上がりまで
の時間差が２．１ｍＳより短ければ“１”、長ければ
“０”であると判別することができる。そして、この解
析の後、必要な処理と応答を行う。
【００２８】以上の説明は本発明をＡＶリンクで接続さ
れたＡＶ機器に適用したものであったが、本発明はＡＶ
リンクに限らず、他の信号線で接続された機器にも適用
できる。また、例えば赤外線リモートコントロール装置
のようなワイヤレスの機器にも適用できる。
れたＡＶ機器に適用したものであったが、本発明はＡＶ
リンクに限らず、他の信号線で接続された機器にも適用
できる。また、例えば赤外線リモートコントロール装置
のようなワイヤレスの機器にも適用できる。
【００２９】
【発明の効果】以上詳細に説明したように、本発明によ
れば、低速モードにおいて受信データの待ち受けが可能
となるので、機器の省エネルギーが大きな効果がある。
れば、低速モードにおいて受信データの待ち受けが可能
となるので、機器の省エネルギーが大きな効果がある。
【図１】本発明を適用したシステムを示す図である。
【図２】ＡＶリンクの制御信号のフォーマットを示す図
である。
である。
【図３】図１におけるマイクロコントローラ１１の機能
ブロック図の一例である。
ブロック図の一例である。
【図４】図１におけるマイクロコントローラ１１の機能
ブロック図の他の一例である。
ブロック図の他の一例である。
１１…マイクロコントローラ、２１…信号デコード部、
２２…ＲＡＭ、２３…スピードスイッチ部、２４…プロ
セス部、２５…発振器、２６…カウンタ、２７…エッジ
検出部
２２…ＲＡＭ、２３…スピードスイッチ部、２４…プロ
セス部、２５…発振器、２６…カウンタ、２７…エッジ
検出部
Claims (5)
- 【請求項１】 高速モードと低速モードとを有する受信
データ処理装置であって、 （ａ）受信データを検出する第１の手段と、 （ｂ）該第１の手段の出力を一時蓄積する第２の手段
と、 （ｃ）該第２の手段の出力を読み出して処理する第３の
手段と、 （ｄ）前記第１の手段の出力により、前記モードを切り
換える第４の手段とを備え、前記低速モードの時にデー
タを受信した場合、前記高速モードに切り換えを行い、
該切り換えの後に前記第３の手段を動作させることを特
徴とする受信データ処理装置。 - 【請求項２】 前記受信データは、スタートビットと該
スタートビットに続くデータビットとからなり、前記第
１の手段が該スタートビットを検出した時に、前記第４
の手段は前記高速モードへの切り換えを開始する請求項
１に記載の受信データ処理装置。 - 【請求項３】 前記第２の手段は前記データビットを一
時蓄積する請求項２に記載の受信データ処理装置。 - 【請求項４】 前記第２の手段と前記データビットのエ
ッジの時間差を一時蓄積する請求項２に記載のデータ受
信処理装置。 - 【請求項５】 高速クロックモードと低速モードとを有
する受信データ処理装置において、 前記低速モードの時にデータを受信した場合、内蔵する
一時蓄積手段に該受信データを書き込むのと並行して前
記高速モードに切り換える動作を行い、該切り換えの後
に前記一時蓄積手段から前記受信データを読み出して処
理することを特徴とする受信データ処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8180024A JPH1013485A (ja) | 1996-06-20 | 1996-06-20 | 受信データ処理装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8180024A JPH1013485A (ja) | 1996-06-20 | 1996-06-20 | 受信データ処理装置及び方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1013485A true JPH1013485A (ja) | 1998-01-16 |
Family
ID=16076140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8180024A Withdrawn JPH1013485A (ja) | 1996-06-20 | 1996-06-20 | 受信データ処理装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1013485A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003096651A1 (fr) * | 2002-05-14 | 2003-11-20 | Fujitsu Limited | Circuit de commande de vitesse de communication, substrat de commande de vitesse de communication, et appareil de traitement d'informations |
| JP2010166309A (ja) * | 2009-01-15 | 2010-07-29 | Sumitomo Electric Ind Ltd | 光データリンク |
-
1996
- 1996-06-20 JP JP8180024A patent/JPH1013485A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003096651A1 (fr) * | 2002-05-14 | 2003-11-20 | Fujitsu Limited | Circuit de commande de vitesse de communication, substrat de commande de vitesse de communication, et appareil de traitement d'informations |
| JP2010166309A (ja) * | 2009-01-15 | 2010-07-29 | Sumitomo Electric Ind Ltd | 光データリンク |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI401930B (zh) | 接收器與接收方法 | |
| US11023409B2 (en) | MIPI D-PHY receiver auto rate detection and high-speed settle time control | |
| US20090217069A1 (en) | Power Management Method for a Multi-Microprocessor System | |
| US6496879B2 (en) | Data processing apparatus, external storage apparatus, data processing system and data transmitting method | |
| JPH1013485A (ja) | 受信データ処理装置及び方法 | |
| US20050010904A1 (en) | Information recording device, method for the same, program for the same and recording medium storing the program | |
| CN1520195B (zh) | 包括音频端口的设备以及用于测试该设备的方法 | |
| JP2002111553A (ja) | 電力線搬送通信装置 | |
| JPH11145993A (ja) | 通信システム、装置及び方法 | |
| KR100338062B1 (ko) | 아이이이이1394인터페이스를통해디지털비디오덱을구동하는시스템 | |
| JP3046920B2 (ja) | スノーノイズ除去機能を有するブイシーアールの記録回路 | |
| JPH11234315A (ja) | 通信装置、方法、システム及び記録媒体 | |
| JP3272394B2 (ja) | 通信装置 | |
| US7136948B2 (en) | Status notification apparatus status notification method and status notification program | |
| CN100583959C (zh) | 可省电的视频处理芯片、音像系统及其方法 | |
| JP2893897B2 (ja) | シリアル入出力装置 | |
| JPH10312676A (ja) | 記録再生装置 | |
| KR0172695B1 (ko) | 케이블 박스를 통한 vcr의 예약녹화방법 | |
| EP1439720B1 (en) | Method for testing an appliance comprising an audio port, and a respective appliance | |
| JP2677788B2 (ja) | 電子選局装置 | |
| JP2575100B2 (ja) | データ通信装置及びデータ通信方法 | |
| JP3395762B2 (ja) | データ処理システム及びデータ伝送方法 | |
| KR970008635B1 (ko) | 멀티 하드디스크를 이용한 장시간 비트스트림 전송장치 | |
| JPH1141315A (ja) | シリアルデータ転送装置 | |
| KR0157154B1 (ko) | 병렬 디지탈 신호처리기를 이용한 오디오 복호화기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030902 |