KR970008635B1 - 멀티 하드디스크를 이용한 장시간 비트스트림 전송장치 - Google Patents

Abstract

없음

Description

멀티 하드디스크를 이용한 장시간 비트스트림 전송장치

도면은 본 발명에 따른 멀티 하드디스크를 이용한 장시간 비트스트림 전송장치를 도시한 블럭도.

* 도면의 주요부분에 대한 부호의 설명

100 : PC시스템부200, 52, 54, 56 : 하드디스크

300 : 로직제어부400 : 구동부

500 : 비트스트림 출력부600 : 멀티플렉서

700 : 버퍼부

본 발명은 하드디스크를 이용한 비트스트림 전송장치에 관한 것으로, 더욱 상세하게는 복수개의 하드디스크를 이용하여 장시간 비트스트림을 전송할 수 있는 장치에 관한 것이다.

고화질 텔레비젼(HD TV:High Definition Television)를 구현하기 위해서는 고화질 데이타 전송이 가능하도록 하기 위한 엔코더와 디코더를 모두 구성하여야 한다. 엔코더는 카메라로 촬영한 HD TV 영상을 압축하여 전송가능한 형태의 비트스트림을 만들어준다. 그리고, 디코더는 전송되어져온 비트스트림을 복호화하여 화면에 HD TV 영상을 재현한다.

그런데, 통상의 엔코더의 구조와 회로가 디코더 보다 복잡하고 어렵기 때문에 디코더 개발을 먼저 수행한다. 디코더를 개발하기 위해서는 비트스트립 전송이 필수적으로 요구된다.

그러나, 종래의 상용 비트스트림 저장 및 발생장치는 테이프를 사용하여 랜덤서치(Random Search)가 불가능하고 장시간 운용시 에러율이 높으며, 무한 전송기능도 수행할 수 없다는 문제점이 있었다.

이러한 종래의 문제점을 개선한 것이 하드디스크를 이용한 비트스트림 발생장치이다. 하드디스크를 이용하여 비트스트림을 전송하는 장치의 경우, 17.6Mbps의 속도로 HD TV의 비트스트림을 전송한다면 1GB의 용량으로 약 6.67분 분량의 비트스트림을 저장하였다가 수신단으로 전송할 수 있다. 따라서, 6.67분 이상의 비트스트림을 전송하기 위해서는 복수개의 하드디스크를 사용해야만 한다.

일반적으로 도스(DOS)시스템을 사용하는 경우, 2개의 하드디스크를 사용할 수 있으며, 이 제한은 복수개의 하드디스크를 사용하는데 문제가 된다. 좀더 상세하게는, 도스시스템을 사용하는 경우 물리적으로 2개(논리적으로는 복수개가 가능) 하드디스크를 인식하고, 사용되어 진다. 기존 하드디스크를 이용한 비트스트림 발생장치의 경우, 1번 하드디스크(일반적으로 C:)는 도스 포맷으로 구성되어 있으며, 제어 프로그램 등 도스 프로그램을 가지고 있다. 2번 하드디스크(일반적으로 D:)는 비도스(non-DOS) 포맷이며, 비트스트립 데이타가 섹터(Sector) 단위로 기록 및 저장되어 있다. 즉, 실제적으로 비트스트림이 기록되어 있는 하드디스크는 1개로 제한되고, 결국 전송시간 확장을 위하여 추가로 하드디스크를 증설하는 경우 문제가 된다.

따라서, 본 발명의 목적은 멀티 하드디스크를 이용한 장시간 비트스트림 전송장치를 제공하는데 있다.

상술한 목적을 달성하기 위한, 제어프로그램에 의해 제1 및 2구동신호를 출력하는 Pc시스템부와, 도스 포맷(DOS format)으로 구성된 제1하드디스크를 갖는 멀티 하드디스크를 이용한 장시간 비트스트림 전송장치에 있어서, 상기 PC시스템부로부터 제공되는 상기 제1구동신호에 응답하여 제1제어신호를 출력하고, 상기 제2구동신호에 응답하여 제2제어신호를 출력하고, 상기 제2제어신호 출력후 기설정기간이 지나면 비트스트림 저장신호를 연속적으로 출력하고, 풀플레그(fullflag) 신호에 응답하여 상기 비트스트림 저장신호 출력을 중지하고 선택신호SO를 출력하는 로직제어부와; 상기 로직제어부로부터 제공되는 상기 제1 및 제2제어신호에 응답하여 각각 전원 및 읽기(read) 신호를 출력하는 구동부와; 상기 구동부로부터 전원을 공급받으며 상기 구동부로부터 제공되는 읽기신호에 응답하여 저장하고 있던 비트스트림을 출력하는 하드디스크를 적어도 2개 이상 갖는 비트스트림 출력부와; 상기 비트스트림 출력부로부터 비트스트림을 제공받으며, 상기 로직제어부로부터 제공되는 선택신호에 응답하여 선택적으로 출력하는 선택부와; 상기 선택부로부터 입력받은 비트스트림을 상기 PC시스템부로 출력하며, 상기 로직제어부로부터 연속적으로 제공되는 비트스트림 저장신호에 응답하여 입력되는 비트스트림을 저장하고, 저장된 비트스트림량이 기설정량 이상이 되면 풀플레그신호를 출력하며 저장되었던 비트스트림을 상기 PC시스템부로 출력하는 버퍼부를 포함한다.

이하, 본 발명을 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명하기로 한다.

도면은 본 발명에 따른 멀티 하드디스크를 이용한 장시간 비트스트림 전송장치의 블럭도로서, PC시스템부(100), 하드디스크(200), 로직제어부(300), 구동부(400), 비트스트림 출력부(500), 멀티플렉서(600), 및 버퍼부(700)로 구성된다.

PC시스템부(100)는 비트스트림 전송 제어프로그램에 의해 제1구동신호(LO) 및 제2구동신호(S)를 출력한다. 로직제어부(300)는 제1 및 2구동신호, 및 폴플레그신호에 응답하여 전원제어신호, 선택신호, 및 읽기제어신호를 출력한다. 구동부(400)는 전원제어신호에 응답하여 전원을 공급하며, 읽기(read)제어신호에 응답하여 읽기신호를 출력한다. 비트스트림 출력부(500)는 하드디스크2-1(52), 하드디스크2-2(54), 하드디스크2-3(56)를 갖는데, 장시간 동안 전송하기 위한 비트스트림이 기설정기간, 예를들면 6.67분 단위로 순차적으로 나뉘어져 저장되어 있다. 비트스트림 출력부(500) 내의 각 하드디스크는 전원 공급된 상태에서 입력된 읽기신호에 응답하여 저장하고 있던 비트스트림을 출력한다. 멀티플렉서(600)은 비트스트림을 입력받고, 로직제어부(300)으로부터 제공되는 선택신호 SO에 응답하여 선택적으로 출력한다. 버퍼부(700)은 비트스트림을 입력받아 PC시스템부(100)로 출력하고, 비트스트림 저장신호에 응답하여 입력 비트스트림을 저장하며, 저장된 비트스트림량이 기설정량 이상이 되면 풀플레그신호를 출력하고 저장하고 있던 비트스트림을 PC시스템부(100)으로 출력한다.

이렇게 구성된 본 발명에 따른 비트스트림 전송장치의 동작을 좀더 상세히 설명하기로 하자.

비트스트림 출력부(500)은 6.67분 분량의 비트스트림이 저장가능한 3개의 하드디스크를 갖는데, 장시간 동안 전송해야 할 비트스트림을 6.67분 단위로 나누어 순차적으로 저장해 놓는다. 따라서, 하드디스크2-1(52)로부터 제1구간(0-6.67분)의 비트스트림의 출력되어 전송된 후, 이어서 하드디스크2-2(54)로부터 제2구간(6.68-13.34분)의 비트스트림이 출력되어 전송되고, 뒤이어 하드디스크2-3(56)로부터 제3구간의 비트스트림이 순차적으로 출력되어 전송된다. 그러나 하드디스크는 기계적 장치이므로 전원이 인가된 비트스트림이 출력되기 까지는 일정기간, 예를 들어 약 10초 정도의 시간이 소요된다. 따라서 6.67분 단위로 하드디스크 전환시 비트스트림 전송의 단절 또는 중첩이 일어나지 않도록 하기 위해, 로직 제어부(300)는 여러가지 제어신호를 출력한다.

먼저, PC시스템부(100)는 비트스트림 출력부(500) 내의 하드디스크를 구동시키기 위한 제1구동신호(LO)를 로직제어부(300)으로 출력한다. 제1구동신호(LO)에 따라서 구동되는 하드디스크의 관계는 하기 표 1에 잘 나타나 있다.

[표 1]

PC시스템부(100)부로부터 제1구동신호 00을 제공받은 로직제어부(300)은 구동부(400)로 전원제어신호 00을 출력한다. 전원제어신호 00을 입력받은 구동부(400)은 하드디스크 2-1(52)에 전원을 공급한다. 하드디스크2-1(52)는 전원을 공급받아 구동준비상태가 된다. 이때, PC시스템부(100)은 제1구동신호(LO)를 출력한 후 기설정기간이 지난 후 제2구동신호(S)를 로직제어부(300)으로 출력한다. 제2구동신호를 입력 받은 로직제어부(300)는 읽기제어신호를 구동부(400)에 출력한다. 이어서 읽기제어신호에 응답하여 구동부(400)는 읽기신호를 비트스트림출력부(500)로 제공하며, 제공된 읽기신호에 응답하여 구동준비상태에 있던 하드디스크2-1(52)는 비트스트림을 출력하기 시작한다. 하드디스크2-1(52)로부터 제공되는 비트스트림을 입력받은 멀티플렉서(600)은 선택단자가 00으로 초기화된 상태로 비트스트림을 버퍼부(700)으로 출력한다.

비트스트림을 입력 버퍼부(700)은 처음에는 비트스트림을 저장하지 않고 바로 PC시스템부(100)으로 전달한다. 이때, 로직제어부(300)는 읽기제어신호를 출력한 후 기설정기간이 지난 후 비트스트림저장신호를 연속적으로 출력하게 되는데, 이 비트스트림 저장신호에 응답하여 버퍼부(700)은 이후 입력되는 비트스트림을 저장하게 된다.

여기에서, 로직제어부(300)이 비트스트림 저장신호를 출력하게 되는 시점은 비트스트림출력부(500) 내 하드디스크에서의 비트스트림 출력이 종결되기 조금전, 바람직하게는 10초전이 된다.

상기한 과정에 의해 버퍼부(700)은 입력되는 비트스트림을 저장하고, 이어서 그 저장량이 기설정량 이상이 되면 풀플레그신호를 로직제어부(300)에 출력한다. 이때, 상기 기설정량은 로직제어부(300)로부터의 비트스트림 저장신호 발생이후 하드디스크2-1(52)로부터 제공되는 비트스트림이 모두 저장될 수 있는 양이어야 한다. 풀플레그신호에 응답하여, 로직제어부(300)는 비트스트림·저장신호출력을 중지하고 선택신호(SO) 01을 멀티플렉서(600)으로 출력한다.

PC시스템부(100)은 하드디스크2-2(54)를 구동하기 위한 제1구동신호 01을 출력한다. 이때, PC시스템부(100)은 하드디스크2-1(52)로부터의 비트스트림출력이 종결된 후 이어서 하드디스크2-2(54)로부터 비트스트림 출력이 진행될 수 있도록 하드디스크2-1(52)로부터의 비트스트림출력 말기에 제1구동신호(LO)를 01로 전환하여 로직제어부(300)으로 출력한다. 01의 제1구동신호(LO)에 응답하여 로직제어부(300)은 전원제어신호 01을 구동부(400)으로 출력하고, 전원제어신호 01에 응답하여 구동부(400)은 하드디스크2-2(54)에 전원을 공급한다. 따라서, 하드디스크2-2(54)는 구동대기상태가 되고 이 후 상기한 바와 같은 동작이 반복된다.

결국, 본 발명에 따른 비트스트림 발생장치는 멀티 하드디스크를 이용하여 장시간 동안 연속적으로 비트스트림을 전송할 수 있는 것이다.

Claims (3)

1. 제어프로그램에 의해 제1 및 제2구동신호(LO 및 S)를 출력하는 PC시스템부(100)와, 도스 포맷(DOS format)으로 구성된 제1하드디스크(200)을 갖는 멀티 하드디스크를 이용한 장시간 비트스트림 전송장치에 있어서, 상기 PC시스템부(100)로부터 제공되는 상기 제1구동신호(LO)에 응답하여 제1제어신호를 출력하고, 상기 제2구동신호(S)에 응답하여 제2제어신호를 출력하고, 상기 제2제어신호 출력 후 기설정기간이 지나면 비트스트림 저장신호를 연속적으로 출력하고, 풀플레그(fullflag) 신호에 응답하여 상기 비트스트림 저장신호 출력을 중지하고 선택신호(SO)를 출력하는 로직제어부(300)와; 상기 로직제어부(300)로부터 제공되는 상기 제 1 및 2제어신호에 응답하여 각각 전원 및 읽기(read) 신호를 출력하는 구동부(400)와; 상기 구동부(400)로부터 전원을 공급받으며 상기 구동부(400)로부터 제공되는 읽기신호에 응답하여 저장하고 있던 비트스트림을 출력하는 하드디스크를 적어도 2개 이상 갖는 비트스트림 출력부(500)와; 상기 비트스트림 출력부(500)로부터 비트스트림을 제공받으며, 상기 로직제어부(300)로부터 제공되는 선택신호(SO)에 응답하여 선택적으로 출력하는 선택부(600)와; 상기 선택부(600)로부터 입력받은 비트스트림을 상기 PC시스템부로 출력하며, 상기 로직제어부(300)로부터 연속적으로 제공되는 비트스트림 저장신호에 응답하여 입력되는 비트스트림을 저장하고, 저장된 비트스트림량이 기설정량 이상이 되면 풀플레그신호를 출력하며 저장되었던 비트스트림을 상기 PC시스템부(100)로 출력하는 버퍼부(700)를 포함하는 것을 특징으로 하는 비트스트림 전송장치.
2. 제1항에 있어서, 상기 제2구동신호(S)는 상기 제1구동신호(LO)보다 기설정된 기간만큼 지연되는 것을 특징으로 하는 비트스트림 전송장치.
3. 제2항에 있어서, 상기 기설정기간은 상기 비트스트림 출력부(500) 내의 하드디스크가 전원공급된 이후로부터 구동준비 완료되어 비트스트림을 출력할 수 있는 상태가 될 수 있기에 충분한 기간인 것을 특징으로 하는 비트스트림 전송장치.