JPH10128965A - インクジェット印刷ヘッドの被駆動線上での短絡を検出し、プリンタを該短絡から保護する方法及び装置、並びに該装置を備えたインクジェット・プリンタ - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 サーマル・インクジェット・プリンタのドラ
イバ回路の損傷を抑止する方法および装置。 【解決手段】 インクジェット印刷ヘッド２８と、ノズ
ル各々と関連するノズル・ヒータ・アクティブ・エレメ
ントを選択し且つ活動化させるために、データ線ドライ
バ６０及びアドレス線ドライバによって駆動されるデー
タ駆動線およびアドレス駆動線とを備える。１つの方法
は、印刷ヘッド上の少なくとも１つのサーマル・インク
ジェット・ノズルと関連するデータ線およびアドレス線
の１つを付勢する段階と、付勢された線上で通常よりも
小さいインピーダンスを検出する段階７０と、データ線
ドライバおよびアドレス線ドライバの少なくとも１つの
更なる活動化または付勢を抑止する段階とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、インク受容／記録
媒体（例えば紙のシートなど）上へのインク液滴の噴射
を熱的に実施することによって情報を視覚画像および記
号文字の形で記録するのに使用されるサーマル・インク
ジェット記録装置に関する。さらに詳細には、本発明
は、サーマル・インクジェット印刷ヘッドの任意の被駆
動線上での低インピーダンス短絡乃至中インピーダンス
短絡を検出する方法および装置に関する。

【０００２】

【従来の技術】インクジェット記録装置はいくつかの周
知の利点を有する。例えば、印刷／記録によって発生す
るノイズ・レベルが無視できるほど低く、普通の紙のシ
ートがその表面を加工したり、特殊な合成材料でコーテ
ィングすることなく使用できる。インクジェット記録装
置内で使用されるインクジェット噴射方法には様々な種
類があり、最近では、これらの方法のいくつかが実用化
されている。

【０００３】様々な種類のインクジェット噴射方法のう
ち、実現可能なだけでなく、信頼性があり、比較的費用
のかからない１つのインクジェット噴射方法が１９９４
年６月７日発行のＩｋｅｄａ他の米国特許出願第５，３
１９，３８９号に記載されている。この特許には、イン
ク内に熱エネルギーを転送することによって運動エネル
ギーを利用してインク液滴を噴射するインクジェット噴
射方法が記載されている。この方法では、熱エネルギー
によってインクの液体から気体への転移が起こるために
インク内で急速な体積変化が起き、その結果インク液滴
が記録ヘッドの前面に形成された噴射口から噴射され、
それによりインク液滴がつくり出される。インク受容ま
たは記録媒体はノズルの近くに配置され、噴射された液
滴は記録媒体の表面に達し、それにより情報の記録が行
われる。

【０００４】上述のインクジェット噴射方法で使用され
ている記録ヘッドまたは印刷ヘッドは、インク液滴を噴
射するインク噴射口、およびインク噴射口と連絡し、熱
エネルギーを発生する電熱変換エレメントを含むインク
液体通路を有する。電熱変換エレメントは、材料内の２
つの電極間に電圧を印加することによって加熱する抵抗
層を含む。この種類の印刷ヘッドでは、毛管作用、圧力
低下などによって誘起され、インク噴射口に隣接する液
体通路内にメニスカスが形成されるように平衡する力が
インク液体通路内のインク内に加えられる。上述の平衡
した力がインクに加えられることによってインク液滴が
噴射されるたびに、インクがインク通路内に引き出さ
れ、再びインク噴射口に隣接するインク通路内にメニス
カスが形成される。

【０００５】上述のものなどインクジェット・システム
では、多くの問題が生じる。例えば、熱エネルギーをイ
ンクに加えるヒータを含むアクティブ・ノズル・ヒータ
・ドライバ回路は、（離散構成要素ではない）集積回路
チップ上に配置されることが多い。アクティブ・ノズル
・ヒータ回路（電界効果トランジスタの場合）では、通
常、そのソースがチップ上のグランドに接続される。グ
ランドは、通常チップを介して配線され、間違った場所
におけるわずかな汚染が少なくとも低インピーダンス短
絡または実際の短絡を引き起こす。そのような集積チッ
プを製造する際に、ヒータ抵抗と関連する層が偶然にグ
ランドに接続されたり、または他の抵抗層に接続するた
めに穿孔されることが多い。外部の線ドライバ中の電流
が増大すると、長時間の動作の後で故障または障害がも
たらされる。さらに、チップのパッドを機械の外部電子
回路に接続する際に、時々ＴＡＢボンダ機械が誤り、グ
ランド・ビームをチップ上のヒータ上のデータ線パッド
に接続し、データ線のグランド短絡が生ずる。（この種
類の短絡はアドレス線に関しても起こる）。これらの種
類の製造誤りのいずれかが生じると、もちろん、線ドラ
イバが「飛ぶ」ことになる。

【０００６】データ線ドライバまたはアドレス線ドライ
バに損傷を与える他の種類の短絡には、静電放電の発生
がある。通常、各データ線とＩＣチップ上のグランド・
パッドとの間にＥＳＤ保護ダイオードが備えられる。静
電放電が発生すると、これらのダイオードが短絡して、
データ線短絡のグランドへの短絡が起こり、そのデータ
線と関連する線ドライバ内に過電流状態が生じることが
多い。同様な状態がアドレス線内にも生じる。

【０００７】通常、チップと外部の間の相互接続は、デ
ータ線をヒータ・チップ・パッドに接続し、他のパッド
をグランドに接続するＴＡＢ回路またはテープを介して
行われる。テープまたはＴＡＢ回路は、偶然にＴＡＢ回
路の下に広がったインクが回路上の線を短絡させるのを
抑止するためにコーティングされる。時々、このコーテ
ィングはひび割れし、またボイドを含むことがある。さ
らに、ＴＡＢ回路（一部）の下にくるように付着された
インクは、グランドＴＡＢ回路とデータＴＡＢ回路の間
で時間がたつにつれて拡散または成長する傾向がある。
これは、インクがイオン性であり、正のグランド電位が
インクに引き付けられる傾向があるためである。ブリッ
ジ状のコンタクトが発生すると、短絡状態が生じ、線ド
ライバ破壊が起こりやすくなる。

【０００８】そのような製造に起因する欠陥および短絡
状態は、チップ電気テストにおいて検出されるが、欠陥
の検査員による「多角的な検討」が為されるか、また
は、上述の故障は、断続的であるか、または一定の動作
期間後のみに発生し得る（例えば、上述のインク拡散状
態）。さらに、チップ電気テストは、増産に対する障害
となって作用する。それ故に、以下で説明するように、
使用状態下で動的テストが行え、したがって特にドライ
バ回路に関して、破局的破壊を抑止する形で機械内でテ
ストが行えることが有利である。

【０００９】インクジェット・プリンタの機械テストを
行う場合、高電圧静電プレートのインク汚染による短絡
を防ぐことが周知である。例えば、米国特許出願第４，
１７１，５２７号には、静電インクジェット・ヘッドの
汚れを検知し、ヘッドおよび関連する電子回路の遮断を
引き起こす回路が記載されている。インク汚れは、導電
性インクによる荷電電極または偏向プレートの汚染を検
出することによって検知される。この回路では、命令を
受けた場合にのみテストが行われるようにゲートの働き
をするコンパレータと協働するストローブが使用され
る。この回路は、静電インクジェット・プリンタ内の高
導電度のインクによる高電圧プレートのインク汚れにつ
いてテストする場合に有用性が高いが、熱インクジェッ
トに関して上述した状態も同じテストに対して導電性で
あり、したがってインク短絡だけでなく、他の過電流状
況をも防ぐことを試みることによってデータ線およびア
ドレス線用のドライバに関する他の種類の短絡問題によ
る追加の利点が得られることが分かっている。

【００１０】特にこの問題を扱っている他の特許につい
て以下で議論する。１９７８年１０月１８日発行の米国
特許第４，１１９，９７３号は、制御回路が偏向電極の
電位を監視し、電極短絡が予め選択した期間よりも長い
期間、実質上、持続した場合、プリンタがディスエーブ
ルされて、印刷動作が終了するように為されている、イ
ンクジェット・プリンタ用の欠陥検出補償回路を開示し
ている。その特許の図１〜図４、コラム２の第１０行乃
至第４５行、並びに請求項１〜４を参照のこと。この特
許も、特に導電度の高いインク、および静電インクジェ
ット印刷を扱っている。

【００１１】１９８４年３月２７日発行の米国特許第
４，４３９，７７６号は、電極の電圧レベルかまたは電
極に流れる電流を監視することによって各荷電電極の動
作状態が決定される、インクジェット荷電電極保護回路
を開示している。電圧レベルが規定されたレベルよりも
低い場合、或いは、電流が規定されたレベルよりも高い
場合、欠陥状態が検出され、特に荷電電極への損傷を回
避するためにインクジェット・プリンタの荷電電極供給
電圧が遮断される。保護回路は、特に荷電電極およびそ
れらの保護に関連させられ、ドライバおよびサーマル・
タイプのインクジェット・プリンタについては関連させ
られていない。この特許の要約書および図１〜図５を参
照のこと。

【００１２】米国特許第４，８２５，１０２号には、特
に真空放電管、エレクトロルミネセンス、静電放電イン
クジェット・プリンタなど高電圧用途に対して、過渡電
圧破壊を防ぐＭＯＳＦＥＴ駆動回路が開示されている。
この特許には、ＦＥＴのオン状態耐電圧よりも高い供給
電圧が印加された場合でも相補ＦＥＴの破壊を防ぐ回路
（プッシュプル構成のＰチャネルＭＯＳＦＥＴおよびＮ
チャネルＭＯＳＦＥＴを有する駆動回路）が開示されて
いる。（図１〜図１２参照）。本発明では、そのような
構成は不要であり、使用されない。

【００１３】米国特許第４，８４１，３１３号には、イ
オン付着印刷カートリッジに電力を供給するＲＦ駆動ネ
ットワークが開示されている（トナー、レーザ・タイプ
・プリンタ）。この回路では、フィードバックを使用し
て、駆動電力を同期させ、制御するとともに、増幅器を
バイアスして、構成要素特性のバラツキに関わらず均一
な駆動電圧およびタイミングを達成しようとするもので
ある。駆動線に接続された欠陥検出器を使用して、開
（短絡ではない）回路状態を検出し、駆動線のそれ以上
の付勢を抑止しようとするものである。この特許の図１
乃至図８、およびコラム２を参照のこと。

【００１４】

【発明が解決しようとする課題】以上のことから、本発
明の主要な目的は、サーマル・インクジェット印刷ヘッ
ドの任意の被駆動（ドライバ）線上での低インピーダン
ス短絡乃至中インピーダンス短絡を検出することに関す
る。

【００１５】本発明の他の目的は、サーマル・インクジ
ェット印刷ヘッドの任意の被駆動線上での低インピーダ
ンス短絡乃至中インピーダンス短絡を検出するだけでな
く、（ヘッドの）外部の線プリンタ・ドライバへの損傷
を防ぐためにそれ以上の印刷をディスエーブルにするこ
とである。

【００１６】本発明の他の目的は、短絡がもし起これ
ば、或いは短絡が起こった際に、ドライバ線短絡を表示
することでトラブルシューティングの補助を為すことで
ある。

【００１７】

【課題を解決するための手段】本願では、サーマル・イ
ンクジェット印刷ヘッドの任意の被駆動線上での低イン
ピーダンス短絡乃至中インピーダンス短絡を検出する方
法および装置が規定されている。駆動線短絡が検出され
ると、プリンタ・ドライバ回路への損傷を防ぐために印
刷がディスエーブルになる。検出は、テスト・コマンド
と印刷コマンドが同時に起こらない限り、印刷線の前ま
たは間に行われる。遮断は、プリンタ制御論理の介入が
あってもなくても達成される。

【００１８】添付の図面と関連して行った以下の説明を
読めば、本発明の他の目的およびより完全な理解が得ら
れよう。

【００１９】

【発明の実施の形態】

（背景的な装置）次に、図面、特に図１（Ａ）を参照す
ると、図１（Ａ）には、本発明が適用できるインクジェ
ット・プリンタ１０の一実施例が示されている。図１
（Ａ）において、紙またはプラスチックの薄い膜などか
ら作成された記録媒体である印刷受容媒体１２は、重ね
合わされたシート送りローラ対１６，１８によって案内
されながら、媒体駆動手段、この場合は駆動モータ２０
の制御のもとで、１４の方向に移動する。

【００２０】図１（Ｂ）に最もよく示されているよう
に、ローラ対１６，１８は、ローラ対１６，１８の中間
に延びる印刷受容媒体１２に近接した印刷ヘッド・キャ
リヤ２２がその間を通過できるのに十分な距離離間して
いる。矢印２４によって示されるように、キャリヤ２２
は、印刷受容媒体１２に対して直交往復運動を為すよう
に取り付けられる。このために、キャリヤ２２は、一対
のガイド・シャフト２６，２７に沿って往復運動するよ
うに取り付けられる。キャリヤ２２に取り付けられてい
る記録ヘッド・ユニット、この例の場合、インクジェッ
ト印刷ヘッドは、この場合、ノズル・プレート部分３０
内に複数の個々に選択でき且つ作動可能なノズルを含む
インクジェット印刷ヘッド２８と、インク保持タンク３
２内の一定量のインクとを含む。この構造では、インク
ジェット印刷ヘッド２８のノズル・プレート部分３０内
のインク噴射ノズルは、印刷受容媒体１２に対向し、上
述のような方式で、ノズル内のインクを熱的に加熱する
ことによってインクを噴射して、印刷受容媒体１２上に
印刷を施す。

【００２１】キャリヤ２２の往復運動または端から端へ
の運動は、図示の例では、ケーブル３４およびキャリヤ
駆動モータ４０の制御のもとでワイヤ３４を巻き上げる
プーリ３６，３８を含む伝導機構を含むキャリヤ駆動手
段によって行われる。このようにして、印刷ヘッド２８
は、キャリヤ駆動手段および機械電子回路４６の制御の
もとで移動し、それらによって画定された経路に沿って
指定された位置に配置される。

【００２２】キャリヤ２２および印刷ヘッド２８は、電
源４４から電力を供給し、機械電子回路４６から制御信
号およびデータ信号を供給するフレキシブル・ケーブル
４２によって電気的に接続される。

【００２３】上記の構造では、キャリヤ２２が図１
（Ａ）の矢印２４の方向に移動するのと同時に印刷が行
われる場合、各ノズルと関連する電熱変換エレメント
は、記憶データに従って選択的に駆動されて、インク液
滴がノズルから噴射され、印刷受容媒体１２の表面に当
たって、インク液滴が印刷受容媒体１２上に記録情報を
形成する。

【００２４】（背景となる電気的方式）図２に、サーマ
ル・インクジェット印刷ヘッド２８用の代表的な「行−
列」または「マトリクス」ドライバ方式を示す。ノズル
・プレート３０内のノズルまたはインク噴射口は、通
常、列内および行内のグループまたはバンク内に配置さ
れる。例えば、図２では、ノズル・ヒータ・ドライバ、
この例では電界効果トランジスタ「Ｔ」の複数のグルー
プ５０，５２，Ｎが印刷ヘッド２８上の集積回路内に配
置されている。そのようなバンクは例示的目的のみため
に３つしか示されていないが、ノズルのバンクまたはグ
ループは１３個以上でもよい。複数のグループの各グル
ープ内における各ＦＥＴトランジスタ「Ｔ」は、ノズル
・プレート３０内のノズルまたはインク噴射口と関連し
ており、各ＦＥＴはそのＦＥＴドレインにおけるヒータ
抵抗Ｒｈを含む。各ＦＥＴトランジスタＴの各ソース
は、グランドに接続され、「Ｇ」パッドのところのグラ
ンド接続は、それら全てのグランドをインクジェット・
プリンタ１０用の機械グランドに接続している。バンク
またはグループの各ヒータ抵抗Ｒｈのハイエンドは、別
個のデータ線入力またはチップ上の「Ｐ」パッドに接続
され、一方各バンク内における複数のＦＥＴゲートの各
々は、単一の「Ａ」パッドに接続されて、各バンク５
０，５２...Ｎ用に単一のアドレス線入力を提供するよ
うにしている。

【００２５】「Ａ」アドレス線Ａ１，Ａ２...Ａｍの１
つが高状態に駆動されているとき、印刷ヘッド２８上の
関連するＦＥＴ「Ｔ」をオンにすることによって、１つ
のバンクの全ての印刷ヘッド・ヒータ抵抗Ｒｈを駆動さ
せることができる。例えば、複数のアドレス線ドライバ
５６（それぞれのドライバがバッファ増幅器５７を含
む）から成るグループの１つのドライバは、アドレス線
Ａｍに沿って高入力を受け取る。高信号は、バッファ増
幅器５７を通るように供給され、バンク５０内の各ＦＥ
Ｔ「Ｔ」のゲートに印加される。個々のヒータ抵抗Ｒｈ
は、その特定の「Ｐ」（データ）線もアクティブであれ
ばオンされる。次いで、ノズル内のインクを局所的に加
熱するヒータ抵抗Ｒｈ中に電流が流れ、それによりその
中の体積が増大し、インクの液滴がそのノズルからの噴
出が強いられる。

【００２６】データ線ドライバまたは「Ｐ」線ドライバ
のグループ６０が図２に示されている。データ線Ｐ１と
関連するデータ線（または「Ｐ」線）ドライバ回路の１
つがより詳細に示されている。Ｐドライバ線、例えば線
Ｐ１を活動化する場合、ＰＮＰトランジスタＱ２のゲー
トに低信号を印加することによってこのＰＮＰトランジ
スタＱ２をオンにさせる。これは、インバータ増幅器６
１に印加された信号が高信号でなければならず、その関
連するデータ線を高にさせることを意味する。トランジ
スタＱ２がオンになると、電源電圧ＶｃｃはＰ１データ
線に印加される。電源電圧Ｖｓｓは、Ｑ２をオンにする
のに使用される低電力レベル事前駆動電圧である。Ｖｓ
ｓは、Ｖｃｃと同じ電圧である場合が多いが、必ずしも
その必要はなく、はるかに低い電流レベルにおいて動作
し、電源４４から別個の線上のドライバ中にもたらされ
る。Ｐ１線にデータを印加すると、Ｖｃｃ電圧が複数の
ＦＥＴ「Ｔ」から成る各バンク内の１つのＦＥＴにそれ
ぞれ接続されるヒータ抵抗Ｒｈの全ての上部に印加され
ることに留意されたい。例えば、アドレス線Ａｍのみが
高の場合、バンク５０内の最初のＦＥＴだけが導通モー
ドになり、その関連するノズル内のインクが加熱され
て、そのノズルからインク液滴噴射が起こる。

【００２７】アドレス指定されたＦＥＴはそのソースが
動作のためにグランドに接続されていなければならない
ので、グランドは印刷ヘッド・チップ自体の上にある。
このことは、グランドと、印刷ヘッド上の任意の被駆動
線、即ちデータ線（「Ｐ」）或いはアドレス線
（「Ａ」）との間で低インピーダンス乃至中インピーダ
ンスの短絡の可能性があることを示す。本願明細書の項
目「従来の技術」で説明したように、製造誤り、弱い印
刷ヘッドへの応力、ＴＡＢ回路領域内のインクなど、多
くの事情によって短絡が起こり得る。例えば印刷ヘッド
内における、グランド・パッド「Ｇ」（グランド）とＰ
１線との間の短絡について考える。この短絡では、トラ
ンジスタＱ２がオンになったとき、損傷をもたらす電流
がＰ線ドライバ・モジュール内に流れる。本発明では、
少なくとも関連する印刷ヘッド線ドライバ、および関連
する回路を活動化させないことによってこの損傷が起こ
らないようにする。

【００２８】（本発明の方法と装置）図２に示される回
路に、Ｐ線（データ）のＧ（グランド）への短絡を防ぐ
ための回路が追加された本発明の一実施例を示す。
「Ａ」線（アドレス）のグランドへの短絡或いは任意の
被駆動線のグランドへの短絡に関する短絡を防ぐように
設計された同様な回路が図６、図７および図８に最もよ
く示されており、それについて以下で論じる。例えば、
基板事前加熱抵抗が存在する場合または印刷ヘッド識別
回路が存在する場合、これらの追加の被駆動線は同様な
形で保護され得る。

【００２９】図２に示される印刷ヘッドおよびＰ線ドラ
イバの他に、短絡検出回路７０、ディスエーブル回路８
０、プリンタ電源４４およびプリンタ制御論理４７が図
３に示されている。手短に言えば、動作は次のようにな
る。短絡検出回路７０がＰ線のグランドへの短絡を検出
したときに、Ｐ線ドライバへの損傷を抑止するために、
以下で詳細に論じる３つの方法の１つを実行する。 １）短絡検出回路７０は＋ＳＨＯＲＴ線出力を論理高レ
ベルにもっていき、これが機械電子回路４６（図１）の
一部をなすプリンタ制御論理４７に送られる。次いで、
プリンタ制御論理４７は、例えばデータ信号がそれ以上
データ線ドライバ６０に送られるのを防ぐことによって
印刷ヘッドの動作を抑制し、それによりＰ線ドライバの
損傷を防ぎ、以下で説明する方法で、損傷した印刷ヘッ
ドがあるらしいことをオペレータに知らせる。 ２）短絡検出回路７０は、＋ＳＨＯＲＴ出力を論理高レ
ベルにもっていき、これがディスエーブル回路８０に送
られる。ディスエーブル回路８０は、以下で図５と関連
して説明されるように、トランジスタＱ１をオフにし、
これが電源電圧データ線ドライバに対する電源電圧Ｖｓ
ｓをディスエーブルにすることによってＰ線が発動する
のを防ぎ、これが線ドライバへの損傷が防ぐ。 ３）１）ならびに２）を実行する。更に、方法２）およ
び方法３）において、Ｐ線ドライバに対するＶｓｓをデ
ィスエーブルにする代わりに、Ｖｃｃを同様にディスエ
ーブルにすることができる。

【００３０】次に図４に参照されるように、短絡検出回
路７０の一実施例が本発明に従って利用されている。こ
の実施例では、複数のダイオードＤ１，Ｄ２，Ｄ
３，...Ｄｎは、それぞれデータ線「Ｐ」に対応して接
続され、共通のアノード方式で配置され、抵抗Ｒ１を介
して電圧Ｖｃｃまでプルアップされている。抵抗Ｒ２お
よびＲ３は電圧分割器として配置され、電圧コンパレー
タＶｃ１の正の入力にＤＣ基準電圧を提供する。Ｐ線の
いずれか１つにグランドへの短絡が存在する場合、これ
は、Ｖｃ１の負の入力上の電圧をそのＶｃ１の正の入力
上の基準電圧以下に引き下げる。負の入力における基準
電圧以下の電圧は、Ｖｃ１の反転出力を＋ＳＨＯＲＴ線
上で論理高状態に駆動し、短絡が存在することを知らせ
る。短絡が存在しない場合、Ｖｃ１の負の入力は、Ｒ１
によってＶｃｃまで引き上げられる。これは、Ｖｃ１の
出力を＋ＳＨＯＲＴ線上で論理低状態に駆動し、それが
印刷にとって許容できることを示す。

【００３１】印刷ヘッド内のアドレス指定されたＦＥＴ
がオンにされた際、Ｒ１を流れる電流が十分小さく、し
たがって印刷時に通常のヒータ抵抗動作が実施されない
ように、Ｒ１の抵抗値は十分高く設定されることに留意
されたい。

【００３２】制御論理４７を実施する方法は多数ある。
例えば、制御論理４７は、ソフトウェア制御またはファ
ームウェア制御のもとでマイクロプロセッサ実施形態で
も、単に組合せハードウェア論理でもよい。理解して頂
けるように、＋ＳＨＯＲＴ線上の高信号は制御論理４７
に直接入力でき、データ・ストリームに対して直接作用
して、簡単なＮＯＴ＿ＡＮＤ組合せソフトウェアまたは
ハードウェア論理を用いてドライバへの入力を防ぐこと
を理解されたい。さらに、＋ＳＨＯＲＴ信号は、簡単な
ラッチによって直接使用でき、アドレス信号が直接イネ
ーブルになるのを防ぐ。もちろん、これらの方法はどち
らも、方法１）の要件を満足する。

【００３３】方法２）では、ドライバ６０自体は、それ
への損傷を防ぐために抑止され得る。このために、図５
にディスエーブル回路の一実施例を示す。＋ＳＨＯＲＴ
線上の信号は、短絡検出回路からくる。＋ＮＯＴ＿ＯＮ
信号（印刷信号が無いか或いはデータ信号が無い）は、
プリンタ制御論理４７によって生成される。図２を参照
すると、「Ａ」アドレス線が活動化すると、これはその
アドレスについての全てのＦＥＴをイネーブルにする。
どのＰ線もその時刻に発動していない（電圧レベルＶｃ
ｃまでオンになっている）場合、発動していないＰ線
は、オンになったアドレスのＦＥＴによってグランドに
引き下げられる。これは、その時間中Ｖｃ１の出力上で
＋ＳＨＯＲＴとして現れる。プリンタ制御論理は、それ
がノズルを発動させている時刻（すなわち、特定のデー
タ線が付勢される時刻）を知っているので、方法１）を
使用した場合、ノズル発動時間中に＋ＳＨＯＲＴ表示を
無視できる。方法１）では、短絡検出回路７０は、＋Ｓ
ＨＯＲＴ線出力を論理高レベルにもっていき、これがプ
リンタ制御論理４７に送られることを想起されたい。説
明したように、次いで、制御論理４７は、印刷ヘッドの
動作を抑制し、Ｐ線ドライバの損傷を防ぎ、以下で説明
する方法で、短絡または損傷した印刷ヘッドがあるらし
いことをオペレータに知らせる。

【００３４】あるいは、プリンタ制御論理４７は、＋Ｎ
ＯＴ＿ＯＮ線入力上で低信号を発生し、方法２）および
方法３）では、この信号を使用して、ノズル発動時間中
にディスエーブル回路に対して＋ＳＨＯＲＴ表示をマス
クアウトすることができる。方法２）では、短絡検出回
路７０は、＋ＳＨＯＲＴ出力を論理高レベルにもってい
き、これがディスエーブル回路８０に送られることを想
起されたい。ディスエーブル回路８０は、図５に示し、
上述したように、トランジスタＱ１をオフにし、これが
Ｐ線が発動するのを防ぎ、これがＰ線ドライバへの損傷
を防ぐ。方法３）は、方法１）と方法２）の組合せであ
る。また、Ｐ線ドライバに対してＶｓｓをディスエーブ
ルにする代わりに、Ｖｃｃを同様にディスエーブルにす
ることもできる。

【００３５】プリンタの電源オン時、＋ＲＥＳＥＴ信号
（図３および図５）は、ラッチＬ１のＱ出力を低論理状
態にリセットし、トランジスタＱ１をオンにし（図３参
照）、したがってＰ線ドライバまたはデータ線ドライバ
が動作できるようになる。＋ＳＨＯＲＴが短絡を示す高
状態であり、＋ＮＯＴ＿ＯＮもノズルがその時刻におい
て発動していないことを示す高状態である場合、ＡＮＤ
１の出力は高であり、Ｌ１のＱ出力を高論理状態にセッ
トする。これは、Ｑ１をオフにし、電源電圧Ｖｓｓがイ
ンバータ増幅器６１（図２）に印加されるのを抑制し、
Ｐ線ドライバをディスエーブルにし、その結果損傷が起
こらない。

【００３６】この回路中のラッチＬ１の使用は任意選択
である。ＡＮＤ１の出力をＱ１のベースに走らせること
も有用である。ラッチの使用は周辺的短絡または断続的
短絡を捕捉し、保持するが、これは有益と考えられるこ
ともあり、有益と考えられないこともある。

【００３７】ノズルが発動している時間中短絡を検査し
ない制限は、印刷線中短絡が検査できないことを意味す
るのではなく、実際にノズルが液滴を噴射している時刻
において短絡が検査できないことを意味する。

【００３８】データ線ドライバ６０は短絡の場合により
損傷を受けやすいが、アドレス線も、電力供給は低い
が、同種の回路によってほとんど同じ方法で保護でき
る。例えば、図６において、制御論理４７からのアドレ
ス入力を有するアドレス線ドライバ５６は、アドレス線
ドライバ５６から延びるアドレス線とともに示されてい
る。さらに、アドレス線ドライバ５６の出力はまた、ア
ドレス検出回路７１に送られ、信号出力＋Ａｄｄｒｅｓ
ｓ＿Ｓｈｏｒｔは、選択した方法、すなわち１）、２）
または３）に応じて、制御論理４７とアドレス・ディス
エーブル回路８１のどちらか一方または両方に送られ
る。

【００３９】データ線ドライバ短絡検出方法１）の場合
と同じ方法で、アドレス検出回路７１は、短絡が検出さ
れたときに＋Ａｄｄｒｅｓｓ＿Ｓｈｏｒｔ線出力信号を
論理高レベルにもっていき、この信号がプリンタ制御論
理４７に送信される。次いで、制御論理４７は、例えば
アドレス信号がそれ以上データ線ドライバ５６に送られ
るのを防ぐことによって印刷ヘッドの動作を抑制し、そ
れによりアドレス線ドライバの損傷を防ぎ、以下で説明
する方法で、損傷した印刷ヘッドがあるらしいことをオ
ペレータに知らせる。

【００４０】次に、図７を参照すると、検出回路７１
は、共通のアノードの形に接続され、抵抗Ｒ４およびコ
ンパレータＶｃ２の負の入力を引き上げるダイオードＤ
１Ａ，Ｄ２Ａ，...ＤｍＡを有する。すべてのダイオー
ドのアノードは、抵抗Ｒ４を介して電圧Ｖｃｃまで引き
上げられる。図４の場合と同様に、抵抗Ｒ５およびＲ６
は、電圧分割器として配置され、電圧コンパレータＶｃ
２の正の入力にＤＣ基準電圧を与える。正常な状態で
は、いずれか１つのアドレス線が高になり、特定のバン
クのヒータ・ノズル・ドライバ（ＦＥＴ「Ｔ」）がイネ
ーブルになる場合、残りのアドレス線の状態が低である
ので、コンパレータＶｃ２への負の入力は依然として低
のままである。これは、「＋Ａｄｄｒｅｓｓ＿Ｓｈｏｒ
ｔ」として識別されるＶｃ２の反転出力が正常な状態で
は高であることを意味する（すなわち、依然として電流
が抵抗Ｒ４を流れており、負の入力における電圧がコン
パレータＶｃ２の正の入力または基準入力における基準
電圧以下に保持される）。したがって、コンパレータＶ
ｃ２の正常な出力は高である。したがって、いずれかの
アドレス線またはＡ線上でグランドへの短絡が存在する
かどうか、またはこれがまさに正常状態であるかどうか
を判定するために、テストの方法を変更しなければなら
ない。

【００４１】アドレス線を短絡についてテストする方法
は、「無印刷」状態時、例えば各印刷線の初めまたは終
わりにおいて達成され、非常に簡単である。すべてのア
ドレス線Ａ１〜Ａｍが同時にオンになった場合（かつ印
刷線の終わりまたは初めの状況であるイネーブルになっ
ているデータ線がない）、図７を参照すると、コンパレ
ータＶｃ２の負の入力における電圧は、通常、Ｖｃｃま
で、すなわちＶｃ２の基準入力または＋入力上の電圧以
上に上昇する。これは、コンパレータＶｃ２の反転出力
を低に駆動し、したがって「＋Ａｄｄｒｅｓｓ＿Ｓｈｏ
ｒｔ」線上に低信号レベルを印加する。あるいは、アド
レス線のいずれか１つの上で短絡が起こり、すべてのア
ドレス線Ａ１〜Ａｍが同時にアサートされた場合、電流
は依然として抵抗Ｒ４を流れたままであり、コンパレー
タＶｃ２の負の入力における電圧が負に維持される。こ
のため、「＋Ａｄｄｒｅｓｓ＿Ｓｈｏｒｔ」上の出力が
高になり、方法１）によれば、次いで、制御論理４７
は、例えばアドレス信号がそれ以上アドレス線ドライバ
５６に送られるのを防ぐことによって印刷ヘッドの動作
を抑制し、それによりアドレス線ドライバの損傷を防
ぐ。

【００４２】第２の方法２）に関して、アドレス検出回
路７１によって短絡状態が検出されると、「＋Ａｄｄｒ
ｅｓｓ＿Ｓｈｏｒｔ」出力が論理高レベルにもっていか
れ、これがディスエーブル回路８１に送られる。ディス
エーブル回路８１は、以下で図７と関連して説明するよ
うに、トランジスタＱ３をオフにし、これが電源電圧Ｖ
ｃｃをアドレス線ドライバに対してディスエーブルにす
ることによってアドレス線が発動するのを防ぎ、これが
線ドライバへの損傷が防ぐ。このために、次に図６を参
照すると、想起されるように、「＋Ａｄｄｒｅｓｓ＿Ｓ
ｈｏｒｔ」線上のコンパレータＶｃ２の出力は、アドレ
ス・ディスエーブル回路８１に加えられる。次に、図８
を参照すると、第１の入力「＋Ａｄｄｒｅｓｓ＿Ｓｈｏ
ｒｔ」信号がＡＮＤゲートＡＮＤ２の一方の入力に与え
られる。ＡＮＤゲートＡＮＤ２の第２の入力は、「Ａｌ
ｌ＿Ａｄｄｒｅｓｓ＿Ｏｎ」である（図６も参照）。正
常な印刷状態では、すべてのアドレスがオンではなく、
したがって通常「＋Ａｄｄｒｅｓｓ＿Ｓｈｏｒｔ」上の
高レベル入力は、ＡＮＤゲートＡＮＤ２の出力に反映さ
れない。あるいは、すべてのアドレスがアドレス線Ａ１
〜Ａｍ上で高であり、かつどのアドレス線上にも短絡が
存在しない場合、ＡＮＤゲートＡＮＤ２への第１の入力
「＋Ａｄｄｒｅｓｓ＿Ｓｈｏｒｔ」は低になり、「Ａｌ
ｌ＿Ａｄｄｒｅｓｓ＿Ｏｎ」の信号が高であるにも関わ
らず、ラッチＬ２に加えられるそのＡＮＤゲートの出力
も低になる。あるいは、アドレス線のいずれか１つの上
で短絡が起こった場合、電流は依然として抵抗Ｒ４を流
れたままであり、コンパレータＶｃ２の負の入力におけ
る電圧が負に維持される。このため、「＋Ａｄｄｒｅｓ
ｓ＿Ｓｈｏｒｔ」上の出力が高になり、ＡＮＤゲートＡ
ＮＤ２の入力上で同時の高が発生する。ラッチＬ２への
高入力では、信号が線路８４を介してＮＰＮトランジス
タＱ３のベースに送られ、短絡状況が除去または訂正さ
れるまで、アドレス線ドライバ５６への電圧Ｖｃｃの印
加を抑止し、それによりそれ以上の印刷を抑止する。

【００４３】上述のように、再び図６を参照すると、方
法１）と方法２）の組合せを使用すれば、データ線また
はアドレス線が短絡した場合、印刷が行われないように
することができる。

【００４４】要するに、任意の線（データ線またはアド
レス線）上に短絡状態がある場合、印刷コマンドがない
とき、その線はそのような状態についてテストされ、短
絡アドレス線についてテストする場合、すべてのアドレ
ス線が安全に同時に付勢されたとき、例えば印刷動作の
終わりまたは始まりにおいて、または印刷動作の終わり
または始まりにおいてもテストが達成される。

【００４５】短絡が起こった場合、誤りのその何らかの
表示が機械オペレータに与えられることが好ましい。こ
のために、次に図９を参照すると、制御論理４７内に通
常含まれる印刷エンジン用の通常の誤りコード・ルーチ
ンは、データ線短絡の場合＋ＳＨＯＲＴ線上の状態が高
になったとき、またはテスト期間「Ａｌｌ＿Ａｄｄｒｅ
ｓｓ＿Ｏｎ」と関連して「＋Ａｄｄｒｅｓｓ＿Ｓｈｏｒ
ｔ」上の状態が高になったとき、ＬＥＤ８６が所定の時
間間隔で活動化して、短絡状態を示す。別個のＬＥＤを
使用しても、アドレス線またはデータ線の短絡が存在す
るかどうか示すことができ、または所定の時間間隔を別
様にコード化することもできる。実際に実施されたデー
タ線またはアドレス線、および短絡が起こっているバン
クは、通常のトラブル・シューティング技法を使用すれ
ば見つけることができる。

【００４６】したがって、本発明は、サーマル・インク
ジェット印刷ヘッドの任意の被駆動線上で低ないし中イ
ンピーダンス短絡を検出するだけでなく、プリンタ・ド
ライバ回路への損傷を防ぐためにそれ以上の印刷をディ
スエーブルにする。それと同時に、短絡が起こった場合
にトラブルシューティングを助けるために駆動線短絡の
簡単な表示がなされる。

【００４７】以上、本発明についてある程度詳細に説明
したが、その要素は、当業者が首記の特許請求の範囲に
示される本発明の精神および範囲から逸脱することなく
変更できることを理解されたい。

【図面の簡単な説明】

【図１】図１（Ａ）は、本発明の新規の方法および装置
が関係するサーマル・インクジェット・プリンタの概略
平面図であり、図１（Ｂ）は、図１（Ａ）に示される装
置の内の１Ｂ−１Ｂ線に沿った部分的な縮小図である。

【図２】図１に示されるようなサーマル・インクジェッ
ト・プリンタのサーマル・インクジェット印刷ヘッド用
の典型的な「行−列」またはマトリクス・ドライバ方式
の概略図である。

【図３】図２に示される回路に、データ線のグランドへ
の短絡を防ぐための回路が追加されている、本発明の一
実施例のブロック図である。

【図４】本発明に従って使用される短絡検出回路の概略
図である。

【図５】本発明に従って使用されるディスエーブル回路
の一実施例の概略図である。

【図６】データ線ならびにアドレス線のグランドへの短
絡を防ぐための回路が、図２および図３に示される回路
に追加されている、本発明の一実施例のブロック図であ
る。

【図７】本発明に従ってアドレス線短絡を検出するため
に使用されるアドレス・ディスエーブル回路の概略図で
ある。

【図８】アドレス線短絡が検出された場合、印刷をディ
スエーブルにするために使用される、アドレス・ディス
エーブル回路の概略図である。

【図９】短絡などが検出されたことをオペレータに知ら
せることができるインジケータの概略図である。

【符号の説明】

１０ インクジェット・プリンタ １２ 印刷受容媒体 １６、１８ シート送りローラの対 ２０ 駆動モータ ２２ 印刷ヘッド・キャリヤ ２８ インクジェット印刷ヘッド ３０ ノズル・プレート部分 ３２ インク保持タンク ４４ 電源 ４６ 機械電子回路 ４７ 制御論理 ５６ アドレス線ドライバ ５７ バッファ増幅器 ６０ データ線ドライバまたは「Ｐ」線ドライバのグル
ープ ７０ 短絡検出回路 ７１ アドレス検出回路 ８０ ディスエーブル回路 ８１ アドレス・ディスエーブル回路 ８６ ＬＥＤ Ａ１，Ａ２...Ａｍ アドレス線 Ｄ１，Ｄ２，Ｄ３，...Ｄｎ ダイオード Ｌ１，Ｌ２ ラッチ Ｑ１，Ｑ２，Ｑ３ ＰＮＰトランジスタ Ｒｈ ヒータ抵抗 Ｔ 電界効果トランジスタ Ｖｃｃ 電源電圧 Ｖｃ１ 電圧コンパレータＶｃ１ Ｖｓｓ 電源電圧

───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク・ジョセフ・エドワーズ アメリカ合衆国 40515 ケンタッキー、 レキシントン、クロッセン・ウェイ 1601

Claims (19)

【特許請求の範囲】
1. 【請求項１】 対応するヒータ・エレメントを有する複
   数の熱的に活動化する印刷ノズルと、線ドライバによっ
   て駆動されて被駆動線となると共に１つまたは複数の前
   記ヒータ・エレメントの動作に影響を及ぼす信号を供給
   する複数の駆動線とを有する印刷ヘッドを含むサーマル
   ・インクジェット・プリンタの被駆動線上で短絡を検出
   し、前記プリンタを前記短絡から保護する方法におい
   て、 前記駆動線の少なくとも１つを付勢するために電位を印
   加する段階と、 付勢された前記駆動線の少なくとも１つの上で通常より
   も低いインピーダンスを検出する段階と、 前記駆動線の少なくとも１つの上で前記通常よりも低い
   インピーダンスが検出されるに及んで、前記線ドライバ
   のそれ以上の動作を抑止する段階と、を含む方法。
2. 【請求項２】 前記抑止段階が、前記線ドライバに電気
   エネルギーを供給する電源をディスエーブルにする段階
   を含む、請求項１に記載の方法。
3. 【請求項３】 前記検出段階が、 付勢された前記駆動線の少なくとも１つの上で短絡を検
   出する段階と、 印刷コマンドがオンでないときにのみ、前記短絡の前記
   検出をラッチする段階とを含む、請求項１に記載の方
   法。
4. 【請求項４】 前記抑止段階が、前記線ドライバが前記
   複数の駆動線に信号を供給することを抑止する段階を含
   む、請求項１に記載の方法。
5. 【請求項５】 前記検出段階が、 複数のアドレス線の全ての同時付勢によって、アドレス
   線上で短絡を検出する段階と、 どのアドレス線が短絡状態のために他のアドレス線のよ
   うに付勢することができないかを判定する段階と、 印刷コマンドがオンでないときにのみ、短絡状態の前記
   検出をラッチする段階とを含む、請求項１に記載の方
   法。
6. 【請求項６】 前記ラッチ段階が、前記アドレス線の同
   時付勢の存在を決定したときにのみ、短絡状態の前記検
   出をラッチする段階を含む、請求項５に記載の方法。
7. 【請求項７】 短絡の前記検出の前記ラッチに応答し
   て、前記線ドライバに電気エネルギーを供給する前記電
   源をディスエーブルにする段階を更に含む、請求項４に
   記載の方法。
8. 【請求項８】 被駆動線上に存在する短絡状態を表示す
   る段階を更に含む、請求項７に記載の方法。
9. 【請求項９】 短絡を有するものとして検出された被駆
   動線を表示する段階を更に含む、請求項１に記載の方
   法。
10. 【請求項１０】 関連するノズル・キャビティ内のイン
    クの熱的動揺に及んでインクを噴射する複数の熱的に活
    動化させられる印刷ノズルを有する印刷ヘッド上で生ず
    る短絡から、プリンタを保護する装置であって、前記プ
    リンタが、前記印刷ヘッドに結合された関連する複数の
    データ線を有するデータ線ドライバと、前記印刷ヘッド
    に結合された複数のアドレス線を有するアドレス・ドラ
    イバとを含み、前記複数のデータ線および前記複数のア
    ドレス線の各々が前記ノズルのそれぞれ１つに結合され
    ていることから成るプリンタを保護する装置において、 前記複数のデータ線および前記複数のアドレス線の１つ
    またはそれ以上の線に結合され、これらの１つまたはそ
    れ以上の線を付勢する付勢回路と、 前記１つまたはそれ以上の線に結合された検出回路であ
    り、インピーダンスの変化を検出し、前記の付勢を受け
    た前記１つまたはそれ以上の線が通常よりも低いインピ
    ーダンスを有する場合に検出信号を発生する検出回路
    と、 前記検出回路に結合された抑止回路であり、前記検出信
    号の受信に及んで前記データ・ドライバおよび前記アド
    レス・ドライバの１つの動作を抑止する抑止回路と、を
    含む装置。
11. 【請求項１１】 前記抑止回路が、前記データ・ドライ
    バおよび前記アドレス・ドライバの１つと関連する電源
    をディスエーブルにする回路を含む、請求項１０に記載
    の装置。
12. 【請求項１２】 前記検出回路が、付勢されたドライバ
    線上での短絡を検出する回路と、印刷コマンドがオンで
    ないときにのみ、前記短絡の前記検出をラッチするラッ
    チ回路とを含む、請求項１０に記載の装置。
13. 【請求項１３】 前記１つまたはそれ以上の線上に存在
    する短絡状態を表示するインジケータを含む、請求項１
    １に記載の装置。
14. 【請求項１４】 インクジェット・プリンタであって、 電源と、 ノズル内のインクの熱的動揺に及んでインクを噴射する
    複数の熱的に活動化される印刷ノズルをその上に有する
    印刷ヘッドと、 前記ノズル各々と関連するノズル・ヒータ・アクティブ
    ・エレメントに接続され、関連するアドレス線およびデ
    ータ線の活動化による選択に及んで前記ノズル各々と関
    連するヒータ・エレメント中に電流をもたらすデータ駆
    動線およびアドレス駆動線を駆動する、前記電源に接続
    されたアクティブ・エレメント線ドライバと、 前記印刷ヘッド上の少なくとも１つのサーマル・インク
    ジェット・ノズルと関連するデータ線およびアドレス線
    の少なくも１つを付勢する手段と、 前記付勢された線上で通常よりも低いインピーダンスを
    検出する手段と、 前記データ線ドライバおよびアドレス線ドライバの少な
    くとも１つのそれ以上の付勢を抑止する手段とを含む、
    インクジェット・プリンタ。
15. 【請求項１５】 駆動された駆動線上に存在する短絡状
    態を表示する手段を更に含む、請求項１４に記載のイン
    クジェット・プリンタ。
16. 【請求項１６】 前記データ線およびアドレス線の１つ
    のそれ以上の付勢を抑止する手段が、前記電源をディス
    エーブルにする手段を含む、請求項１４に記載のインク
    ジェット・プリンタ。
17. 【請求項１７】 印刷コマンドがオンでないときにの
    み、前記短絡の検出をラッチ・アップするラッチを更に
    含む、請求項１６に記載のインクジェット・プリンタ。
18. 【請求項１８】 前記アドレス線全ての同時付勢によっ
    てアドレス線上で短絡を検出するように構成された手段
    であり、どのアドレス線が短絡状態のために他のアドレ
    ス線と同じレベルまで付勢することができないかを判定
    するように構成された手段を更に含む、請求項１４に記
    載のインクジェット・プリンタ。
19. 【請求項１９】 前記アドレス線の同時付勢の存在を決
    定したときにのみ、短絡状態の前記検出をラッチ・アッ
    プするように構成された手段を更に含む、請求項１８に
    記載のインクジェット・プリンタ。