JPH1012762A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPH1012762A
JPH1012762A JP16314896A JP16314896A JPH1012762A JP H1012762 A JPH1012762 A JP H1012762A JP 16314896 A JP16314896 A JP 16314896A JP 16314896 A JP16314896 A JP 16314896A JP H1012762 A JPH1012762 A JP H1012762A
Authority
JP
Japan
Prior art keywords
insulating
plane
semiconductor element
opening
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16314896A
Other languages
English (en)
Other versions
JP3305574B2 (ja
Inventor
Hidenori Shikada
英典 鹿田
Shigeru Kamoi
茂 鴨井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP16314896A priority Critical patent/JP3305574B2/ja
Publication of JPH1012762A publication Critical patent/JPH1012762A/ja
Application granted granted Critical
Publication of JP3305574B2 publication Critical patent/JP3305574B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】半導体素子の各電極を配線導体に接続すること
が困難である。 【解決手段】60乃至95重量%の無機絶縁物粉末を5
乃至40重量%の熱硬化性樹脂により結合して成る複数
の絶縁基板2a〜2cが積層されてなるとともにその中
央部に半導体素子4を収容する開口B1を有する絶縁枠
体2と、金属粉末を熱硬化性樹脂により結合して成り、
前記絶縁枠体2上面で前記開口B1近傍に配設された複
数の配線導体3と、前記配線導体3と実質的に同一材料
から成り、前記絶縁基板2a〜2c間で前記開口B1近
傍を除く領域に配設された接地プレーン6a及び/又は
電源プレーン6bとを含む配線基板において、前記絶縁
基板2a〜2c間で前記開口B1の縁から前記接地プレ
ーン6a及び/又は電源プレーン6bまでの領域が絶縁
層7a、7bにより充填されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を収容
するための半導体素子収納用パッケージや混成集積回路
基板等に用いられる配線基板に関するものである。
【0002】
【従来技術】従来、配線基板、例えば半導体素子を収容
する半導体素子収納用パッケージに使用される配線基板
は、酸化アルミニウム質焼結体等のセラミックスから成
り、上面中央部に半導体素子が搭載される半導体素子搭
載部を有する平板状の絶縁基体と、前記絶縁基体上に積
層され、中央部に前記絶縁基体の半導体素子搭載部を露
出させる開口を有する絶縁枠体と、前記絶縁枠体上面で
前記開口近傍から絶縁基体下面にかけて導出されたタン
グステン、モリブデン等の高融点金属粉末から成る配線
導体とから構成されており、前記絶縁基体の半導体素子
搭載部に半導体素子をガラス、樹脂、ロウ材等の接着剤
を介して接着固定するとともに該半導体素子の各電極
(接地電極、電源電極、信号電極)を前記配線導体で前
記絶縁枠体の開口近傍部に例えばボンディングワイヤ等
の電気的接続手段を介して電気的に接続し、しかる後、
前記絶縁枠体上面に、金属やセラミックス等から成る蓋
体を絶縁枠体の開口を塞ぐようにしてガラス、樹脂、ロ
ウ材等の封止材を介して接合させ、絶縁基体と絶縁枠体
と蓋体とから成る容器内に半導体素子を気密に収容する
ことによって製品としての半導体装置となり、配線導体
で絶縁基体下面に導出した部位を外部電気回路基板の配
線導体に接続することによって半導体素子の各電極が外
部電気回路基板に電気的に接続されることとなる。
【0003】また、この従来の配線基板では、半導体素
子に接続される接地電圧及び電源電圧の変動によって半
導体素子に誤動作が生じないようにする目的で、絶縁枠
体内部に容量素子が内蔵されており、具体的には、複数
の絶縁層を上下に積層することにより前記絶縁枠体を形
成するとともに該絶縁枠体を構成する絶縁層間にタング
ステン、モリブデン等の高融点金属粉末から成り、互い
に対向する広面積の一対の接地プレーンと電源プレーン
とを配設することにより該一対の接地プレーン及び電源
プレーン間に容量素子を形成し、前記接地プレーンを半
導体素子の接地電極に接続される配線導体に、前記電源
プレーンを半導体素子の電源電極に接続される配線導体
に電気的に接続することにより半導体素子に接続される
電源電圧及び接地電圧の変動を抑制するようになってい
る。
【0004】尚、前記絶縁枠体を構成する絶縁層間に配
設された容量素子を形成する一対の接地プレーン及び電
源プレーンは、その一部が絶縁枠体の開口内に露出した
場合、該露出した部分で接地プレーン及び電源プレーン
間に電気的マイグレーションやショートが発生しやすい
ものとなり、接地プレーン及び電源プレーン間の電気的
絶縁信頼性が低いものとなるので、これを防止するため
に絶縁枠体を構成する絶縁層間で開口近傍を除いた領域
に配設される。
【0005】また、従来の配線基板は、セラミックグリ
ーンシート積層法によって製作され、具体的には、酸化
アルミニウム、酸化珪素、酸化マグネシウム、酸化カル
シウム等のセラミック原料粉末に適当な有機バインダ
ー、溶剤等を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法を採用してシート状とす
ることによって複数のセラミックグリーンシートを得、
しかる後、前記セラミックグリーンシートに適当な打ち
抜き加工を施すとともに配線導体及び接地プレーン、電
源プレーンとなる金属ペーストを所定パターンに印刷塗
布し、最後に前記セラミックグリーンシートを所定の順
に上下に積層して生セラミック成形体となすとともに該
生セラミック成形体を還元雰囲気中約1600℃の高温
で焼成することによって製作される。
【0006】しかしながら、この従来の配線基板は、絶
縁基体及び絶縁枠体を構成する酸化アルミニウム質焼結
体等のセラミックスが硬くて脆い性質を有するため、搬
送工程や半導体装置製作の自動ライン等において配線基
板同士が、あるいは配線基板と半導体装置製作自動ライ
ンの一部とが激しく衝突すると絶縁基体や絶縁枠体に欠
けや割れ、クラック等が発生し、その結果、半導体素子
を気密に収容することができず、半導体素子を長期間に
わたり正常、且つ安定に作動させることができなくなる
という欠点を有していた。
【0007】また、前記配線基板の製造方法によれば、
生セラミック成形体を焼成する際、生セラミック成形体
に不均一な焼成収縮が発生し、得られる配線基板に反り
等の変形や寸法のばらつきが発生し、その結果、半導体
素子と配線導体とを電気的に正確、且つ確実に接続する
ことが困難であるという欠点を有していた。
【0008】そこで、本願出願人は先に特願平6−26
3407において、無機絶縁物粉末を熱硬化性樹脂によ
り結合して成る絶縁基板に、銅等の金属粉末を熱硬化性
樹脂により結合して成る配線導体を被着させて成る配線
基板及びその製造方法を提案した。
【0009】この無機絶縁物粉末を熱硬化性樹脂により
結合して成る絶縁基板に金属粉末を熱硬化性樹脂により
結合して成る配線導体が被着されて成る配線基板によれ
ば、絶縁基板となる無機絶縁物粉末及び配線導体となる
金属粉末を靭性に優れる熱硬化性樹脂により結合して成
ることから配線基板同士あるいは配線基板と半導体装置
製作自動ラインの一部とが激しく衝突しても絶縁基板に
欠けや割れ、クラック等が発生することはいっさいな
い。
【0010】更にこの無機絶縁物粉末を熱硬化性樹脂に
より結合して成る絶縁基板に金属粉末を熱硬化性樹脂に
より結合して成る配線導体が被着されて成る配線基板
は、例えば複数の絶縁基板が積層されて成る場合、先ず
熱硬化性樹脂前駆体と無機絶縁物粉末とを混合して成る
半硬化された前駆体シートを複数枚準備し、次に前記半
硬化された前駆体シートの各々に熱硬化性樹脂前駆体と
金属粉末とを混合して成る金属ペーストを必要に応じて
所定パターンに印刷塗布するとともにこれを加熱して前
記金属ペーストを半硬化させ、最後に前記前駆体シート
を上下に積層加圧するとともにこれを加熱して前記前駆
体シート及び金属ペーストを完全に熱硬化させることに
より製作され、前記前駆体シート及び金属ペーストを熱
硬化させることにより製作されることから、焼成に伴う
不均一な収縮による変形や寸法のばらつきが発生するこ
とはない。
【0011】
【発明が解決しようとする課題】しかしながら、この配
線基板は、容量素子となる接地プレーン及び電源プレー
ンを絶縁枠体を構成する絶縁基板間に設けた場合、絶縁
枠体の開口近傍には前記接地プレーン及び電源プレーン
が配設されいないことから、絶縁枠体を構成する絶縁基
板となる前駆体シートに容量素子を形成する接地プレー
ン及び電源プレーンとなる金属ペーストを印刷塗布して
積層した際に絶縁枠体の開口近傍が絶縁枠体の他の部分
よりも前記接地プレーン及び電源プレーンの厚み分だけ
薄いものとなり、このため絶縁枠体上面で開口近傍部に
大きな段差が形成されてしまい、その結果、半導体素子
の各電極を絶縁枠体上面で開口近傍の配線導体に接続す
ることが困難となってしまうという欠点を誘発した。
【0012】
【課題を解決するための手段】本発明の配線基板は、6
0乃至95重量%の無機絶縁物粉末を5乃至40重量%
の熱硬化性樹脂により結合して成る複数の絶縁基板が積
層されてなるとともにその中央部に半導体素子を収容す
る開口を有する絶縁枠体と、金属粉末を熱硬化性樹脂に
より結合して成り、前記絶縁枠体上面で前記開口近傍に
配設された複数の配線導体と、前記配線導体と実質的に
同一材料から成り、前記絶縁基板間で前記開口近傍を除
く領域に配設された接地プレーン及び/又は電源プレー
ンとを含む配線基板において、前記絶縁基板間で前記開
口の縁から前記接地プレーン及び/又は電源プレーンま
での領域が絶縁層により充填されていることを特徴とす
るものであり、前記絶縁基板間で前記開口の縁から前記
接地プレーン及び又は電源プレーンまでの領域が絶縁層
により充填されていることから前記絶縁枠体上面で配線
導体が配設された開口近傍に大きな段差が形成されるこ
とはない。
【0013】また本発明の配線基板によれば、前記絶縁
層が前記絶縁基板と実質的に同一の材料で形成されると
絶縁基板同士を強固に接合することができる。
【0014】
【発明の実施の形態】次に、本発明を添付の図面に基づ
き、詳細に説明する。
【0015】図1は、本発明の配線基板を半導体素子を
収容する半導体素子収納用パッケージに適用した場合の
一実施例を示し、1は絶縁基体、2は絶縁枠体、3は配
線導体である。
【0016】前記絶縁基体1は、酸化珪素、酸化アルミ
ニウム、窒化アルミニウム、炭化珪素、チタン酸バリウ
ム、チタン酸ストロンチウム、ゼオライト等の無機絶縁
物粉末をエポキシ樹脂、フェノール樹脂、ポリイミド樹
脂、ビスマレイミド樹脂、熱硬化性ポリフェニレンエー
テル樹脂等の熱硬化性樹脂により結合した一枚の絶縁基
板1aから成り、その上面中央部に半導体素子を搭載す
るための半導体素子搭載部Aが形成されており、該半導
体素子搭載部Aには半導体素子4が樹脂等の接着剤を介
して接着固定される。
【0017】前記絶縁基体1は、半導体素子4を支持す
る支持基板として作用するとともに後述する絶縁枠体2
とともに半導体素子4を収容する空所を形成する作用を
為す。
【0018】また前記絶縁基体1の上面には、前記絶縁
基板1aと同じく酸化珪素、酸化アルミニウム、窒化ア
ルミニウム、炭化珪素、チタン酸バリウム、チタン酸ス
トロンチウム、ゼオライト等の無機絶縁物粉末をエポキ
シ樹脂、フェノール樹脂、ポリイミド樹脂、ビスマレイ
ミド樹脂、熱硬化性ポリフェニレンエーテル樹脂等の熱
硬化性樹脂により結合した4枚の絶縁基板2a、2b、
2c、2dから成る絶縁枠体2が積層されている。
【0019】前記絶縁枠体2は、前記絶縁基体1上に積
層されることにより半導体素子4を収容する空所を形成
する作用を為し、該絶縁枠体2を構成する絶縁基板2
a、2b、2c、2dのうち絶縁基板2a、2b、2c
には絶縁基体1の半導体素子搭載部Aを露出させる略同
一大きさの開口B1が、絶縁基板2dには前記絶縁基板
2c上面で開口B1の近傍を露出させる開口B2が形成
されており、前記開口B1内には半導体素子4が収容さ
れる。
【0020】前記絶縁基体1及び絶縁枠体2を構成する
絶縁基板1a、2a、2b、2c、2dは、酸化珪素、
酸化アルミニウム、窒化アルミニウム、炭化珪素、チタ
ン酸バリウム、チタン酸ストロンチウム、ゼオライト等
の無機絶縁物粉末をエポキシ樹脂、フェノール樹脂、ポ
リイミド樹脂、ビスマレイミド樹脂、熱硬化性ポリフェ
ニレンエーテル樹脂等の熱硬化性樹脂により結合するこ
とによって形成されており、絶縁基体1及び絶縁枠体2
を構成する絶縁基板1a、2a、2b、2c、2dはそ
の各々が無機絶縁物粉末を靭性に優れるエポキシ樹脂等
の熱硬化性樹脂で結合することによって形成されている
ことから絶縁基体1及び絶縁枠体2に外力が印加されて
も該外力によって絶縁基体1や絶縁枠体2に欠けや割
れ、クラック等が発生することはない。
【0021】尚、前記絶縁基体1及び絶縁枠体2を構成
する無機絶縁物粉末を熱硬化性樹脂で結合して成る絶縁
基板1a、2a、2b、2c、2dは、これに含有され
る無機絶縁物粉末の含有量が60重量%未満であると絶
縁基体1及び絶縁枠体2の熱膨張係数が半導体素子4の
熱膨張係数に対して大きく相違し、半導体素子4が作動
時に熱を発して該熱が半導体素子4と絶縁基体1及び絶
縁枠体2との両者に印可されると、両者間に両者の熱膨
張係数の相違に起因する大きな熱応力が発生し、この大
きな熱応力によって半導体素子4が絶縁基体1から剥離
したり、半導体素子4に割れや欠けが発生してしまう。
従って、前記絶縁基体1及び絶縁枠体2を構成する絶縁
基板1a、2a、2b、2c、2d は、その各々の内
部に含有される無機絶縁物粉末の量が60乃至95重量
%の範囲に特定される。
【0022】また前記絶縁基体1及び絶縁枠体2は、例
えば粒径が0.1〜100μm程度の酸化珪素、酸化ア
ルミニウム、窒化アルミニウム、炭化珪素、チタン酸バ
リウム、チタン酸ストロンチウム、ゼオライト等の無機
絶縁物粉末にビスフェノールA型エポキシ樹脂、ノボラ
ック型エポキシ樹脂、グリシジルエステル型エポキシ樹
脂等のエポキシ樹脂及びアミン系硬化剤、イミダゾール
系硬化剤、酸無水物系硬化剤等の硬化剤等を添加混合し
て得たペーストを従来周知のドクターブレード法等のシ
ート成形法を採用してシート状となすことによって絶縁
基板1a、2a、2b、2c、2dとなる複数枚の前駆
体シートを得るとともに前記前駆体シートの各々に必要
に応じて適当な打ち抜き加工を従来周知のパンチング法
を採用して施すし、次に前記打ち抜き加工が施された前
駆体シートを所定の順に積層圧着し、最後に前記積層圧
着された前駆体シート約80〜300℃の温度で約10
秒〜24時間加熱し熱硬化させることによって製作され
る。
【0023】更に前記絶縁基体1及び絶縁枠体2には、
絶縁基板2c上面で開口B1近傍から絶縁基板2c、2
b、2a、1aを貫通して絶縁基板1a下面に導出す
る、銅、銀、金等の金属粉末をエポキシ樹脂等の熱硬化
性樹脂により結合した複数の配線導体3が被着形成され
ている。
【0024】前記配線導体3は、内部に収容する半導体
素子4を外部電気回路に電気的に接続する作用を為し、
該配線導体3で絶縁基板2c上面の開口B1近傍部位に
は半導体素子4の電極(接地電極、電源電極、信号電
極)がボンディングワイヤ5を介して電気的に接続さ
れ、絶縁基板1a下面に導出する部位は外部電気回路基
板の配線導体に電気的に接続される。 前記配線導体3
に含有される金属粉末は、配線導体3に導電性を付与す
る作用を為し、配線導体3における含有量が70重量%
未満では配線導体3の導電性が悪くなる傾向にあり、ま
た配線導体3における含有量が95重量%を越えると金
属粉末を熱硬化性樹脂で強固に結合することが困難とな
る傾向にある。従って、前記配線導体3に含有される金
属粉末は、配線導体3における含有量が70乃至95重
量%の範囲が好ましい。
【0025】尚、前記配線導体3に含有される金属粉末
は、その平均粒径が0.5μm未満であると金属粉末同
士の接触抵抗が増加して配線導体3の電気抵抗が高いも
のとなる傾向にあり、また50μmを越えると絶縁基体
1及び絶縁枠体2に所定パターンの配線導体3を一般に
要求される50乃至200μmの線幅に形成するのが困
難となる傾向にある。従って、前記配線導体3に含有さ
れる金属粉末は、その平均粒径を0.5乃至50μmと
しておくことが好ましい。
【0026】また、前記配線導体3に含有される熱硬化
性樹脂は、前記金属粉末同士を互いに接触させた状態で
結合させるとともに配線導体3を絶縁基体1及び絶縁枠
体2に被着させる作用を為し、ビスフェノールA型エポ
キシ樹脂、ノボラック型エポキシ樹脂、グリシジルエス
テル型エポキシ樹脂等のエポキシ樹脂や、フェノール樹
脂、ポリイミド樹脂、ビスマレイミド樹脂、熱硬化性ポ
リフェニレンエーテル樹脂等の熱硬化性樹脂から成る。
【0027】前記熱硬化性樹脂は、配線導体3における
含有量が5重量%未満では金属粉末同士を強固に結合で
きないとともに配線導体3を絶縁基体1及び絶縁枠体2
に強固に被着させることが困難となり、また配線導体3
における含有量が30重量%を越えると金属粉末同士を
十分に接触させることが困難となり、配線導体3の電気
抵抗が大きなものとなる傾向にある。従って、前記配線
導体3に含有される熱硬化性樹脂は、配線導体3におけ
る含有量が5乃至30重量%の範囲が好ましい。
【0028】前記配線導体3は、またその露出する表面
にニッケル、金等の耐食性に優れ、且つ良導電性の金属
をメッキ法により1.0乃至20.0μmの厚みに層着
させておくと配線導体3の酸化腐食を有効に防止するこ
とができるとともに配線導体3とボンディングワイヤ5
とを強固に電気的に接続させることができる。従って、
通常、前記配線導体3の露出する表面には、必要に応じ
てニッケルや金等の耐食性に優れ、且つ良導電性の金属
がメッキ法により1.0乃至20.0μmの厚みに層着
される。
【0029】前記配線導体3は、例えば該配線導体3に
含有される金属粉末が銅で、熱硬化性樹脂がエポキシ樹
脂から成る場合、粒径が0.1〜20μm程度の銅等粉
末にビスフェノールA型エポキシ樹脂、ノボラック型エ
ポキシ樹脂、グリシジルエステル型エポキシ樹脂等のエ
ポキシ樹脂及びアミン系硬化剤、イミダゾール系硬化
剤、酸無水物系硬化剤等の硬化剤等を添加混合しペース
ト状となすとともに該ペーストを絶縁基体1及び絶縁枠
体2となる前駆体シートに従来周知のスクリーン印刷法
を採用して所定パターンに印刷塗布し、これを絶縁基体
1及び絶縁枠体2となる前駆体シートとともに熱硬化さ
せることによって絶縁基体1及び絶縁枠体2の所定位置
に被着形成される。
【0030】更に、前記絶縁枠体2の内部には、絶縁基
板2aと2bとの間及び2bと2cとの間で、開口B1
の近傍を除く領域に絶縁基板2bを挟んで対向する一対
の接地プレーン6a、電源プレーン6bが配設されてお
り、該接地プレーン6aは前記配線導体3のうち半導体
素子4の接地電極に接続される配線導体3に、電源プレ
ーン6bは前記配線導体3のうち半導体素子4の電源電
極に接続される配線導体3に電気的に接続されている。
【0031】前記一対の接地プレーン6a、電源プレー
ン6bは、例えば銅、銀、金等の金属粉末をエポキシ樹
脂等の熱硬化樹脂により結合して成り、該接地プレーン
6a、電源プレーン6b間に、絶縁基板2bの誘電率及
び厚み、並びに接地プレーン6a、電源プレーン6bの
面積に応じた静電容量を有する容量素子を形成する作用
を為す。
【0032】前記接地プレーン6a、電源プレーン6b
は、絶縁基板2aと2bとの間及び2bと2cとの間
で、開口B1の近傍を除く領域に配設されていることか
ら、その一部が開口B1内に露出することはなく、従っ
て前記接地プレーン6a、電源プレーン6b間に電気的
マイグレーションやショートが発生することはない。
【0033】また前記接地プレーン6a、電源プレーン
6bに含有される金属粉末は、接地プレーン6a、電源
プレーン6bに導電性を付与する作用を為し、接地プレ
ーン6a、電源プレーン6bにおける含有量が70重量
%未満では接地プレーン6a、電源プレーン6bの導電
性が悪くなる傾向にあり、また接地プレーン6a、電源
プレーン6bにおける含有量が95重量%を越えると金
属粉末を熱硬化性樹脂で強固に結合することが困難とな
る傾向にある。従って、前記接地プレーン6a、電源プ
レーン6bに含有される金属粉末は、接地プレーン6
a、電源プレーン6bにおける含有量が70乃至95重
量%の範囲が好ましい。
【0034】更に前記接地プレーン6a、電源プレーン
6bに含有される金属粉末は、その平均粒径が0.5μ
m未満であると金属粉末同士の接触抵抗が増加して接地
プレーン6a、電源プレーン6bの電気抵抗が高いもの
となる傾向にある。従って、前記接地プレーン6a、電
源プレーン6bに含有される金属粉末は、その平均粒径
を0.5μm以上としておくことが好ましい。
【0035】前記接地プレーン6a、電源プレーン6b
に含有される熱硬化性樹脂は、また前記金属粉末同士を
互いに接触させた状態で結合させるとともに接地プレー
ン6a、電源ブレーン6bを絶縁枠体2に被着させる作
用を為し、ビスフェノールA型エポキシ樹脂、ノボラッ
ク型エポキシ樹脂、グリシジルエステル型エポキシ樹脂
等のエポキシ樹脂や、フェノール樹脂、ポリイミド樹
脂、ビスマレイミド樹脂、熱硬化性ポリフェニレンエー
テル樹脂等の熱硬化性樹脂から成る。
【0036】尚、前記熱硬化性樹脂は、接地プレーン6
a、電源プレーン6bにおける含有量が5重量%未満で
は金属粉末同士を強固に結合できないとともに接地プレ
ーン6a、電源プレーン6bを絶縁枠体2に強固に被着
させることが困難となり、また接地プレーン6a、電源
プレーン6bにおける含有量が30重量%を越えると金
属粉末同士を十分に接触させることが困難となり、接地
プレーン6a、電源プレーン6bの電気抵抗が大きなも
のとなる傾向にある。従って、前記接地プレーン6a、
電源プレーン6bに含有される熱硬化性樹脂は、接地プ
レーン6a、電源プレーン6bにおける含有量が5乃至
30重量%の範囲が好ましい。
【0037】また、前記接地プレーン6a、電源プレー
ン6bは、例えば該接地プレーン6a、電源プレーン6
bに含有される金属粉末が銅で、熱硬化性樹脂がエポキ
シ樹脂から成る場合、粒径が0.1〜20μm程度の銅
等粉末にビスフェノールA型エポキシ樹脂、ノボラック
型エポキシ樹脂、グリシジルエステル型エポキシ樹脂等
のエポキシ樹脂及びアミン系硬化剤、イミダゾール系硬
化剤、酸無水物系硬化剤等の硬化剤等を添加混合しペー
スト状となすとともに該ペーストを絶縁基板2a及び2
bとなる前駆体シートに従来周知のスクリーン印刷法を
採用して所定パターンに印刷塗布し、これを絶縁基板2
a及び2bとなる前駆体シートとともに熱硬化させるこ
とによって絶縁枠体2の所定位置に被着形成される。
【0038】更に、前記絶縁枠体2の絶縁基板2aと2
bとの間及び絶縁基板2bと2cとの間で開口B1の縁
から前記接地プレーン6a、電源プレーン6bまでの領
域は絶縁層7a、7bにより充填されている。
【0039】前記絶縁層7a、7bは、例えば酸化珪
素、酸化アルミニウム、窒化アルミニウム、炭化珪素、
チタン酸バリウム、ゼオライト等の無機絶縁物粉末をエ
ポキシ樹脂、ポリイミド樹脂、ビスマレイミド樹脂、熱
硬化性ポリフェニレンエーテル樹脂等の熱硬化樹脂によ
り結合してなり、絶縁基板2aと2bとの間及び絶縁基
板2bと2cとの間で開口B1の縁から前記接地プレー
ン6a、電源プレーン6bまでの領域を埋めることによ
り絶縁基板2a、2b、2cが積層された際に絶縁基板
2c上面で開口B1近傍に段差が形成されることを防止
するとともに絶縁基板2a、2b、2cを強固に接着す
る作用を為す。
【0040】前記絶縁基板2aと2bとの間及び絶縁基
板2bと2cとの間で開口B1の縁から前記接地プレー
ン6a、電源プレーン6bまでの領域は、絶縁層7a、
7bにより充填されており、このため絶縁基板2c上面
で開口B1近傍に段差が形成されることはなく、従って
該絶縁基板2c上面で開口B1近傍に配設された配線導
体3に半導体素子4の各電極をボンディングワイヤ5を
介して容易に接続することができる。
【0041】前記絶縁層7a、7bは、その中に含有さ
れる無機絶縁物粉末の含有量が60重量%未満であると
絶縁層7a、7bと上下の絶縁基板2a、2b、2c
との熱膨張係数の差が大きなものとなって半導体素子4
が作動時に発生する熱が絶縁層7a、7bと絶縁基板2
a、2b、2cとに印加されると絶縁層7a、7bと絶
縁基板2a、2b、2cとの熱膨張係数の相違に起因し
て大きな熱応力が発生し、絶縁層7a、7bと絶縁基板
2a、2b、2cとの間に剥離やクラックを発生させや
すい傾向にあり、また無機絶縁物粉末の含有量が95重
量%を越えると、絶縁基板2a、2b、2cを絶縁層7
a、7bにより強固に接着することが困難となる傾向に
ある。従って、前記絶縁層7a、7bは、その中に含有
される無機絶縁物粉末の含有量が60乃至95重量%の
範囲が好ましい。
【0042】また前記絶縁層7a、7bは、前記絶縁基
板2a、2b、2cを形成する材料と実質的に同一の材
料で形成しておくと、絶縁層7a、7bと絶縁基板2
a、2b、2cとの熱膨張係数が実質的に同一となり、
従って、半導体素子4が作動時に発生する際等の熱が絶
縁層7a、7bと絶縁基板2a、2b、2cとに印加さ
れても絶縁層7a、7bと絶縁基板2a、2b、2cと
の熱膨張係数の相違に起因して大きな熱応力が発生する
ことはいっさいなく、絶縁基板2a、2b、2cを強固
に接合させることができる。従って前記絶縁層7a、7
bは、前記絶縁基板2a、2b、2cを形成する材料と
実質的に同一の材料で形成しておくことが好ましい。
【0043】尚、前記絶縁層7a、7bは、例えばこれ
に含有される無機絶縁物粉末が酸化珪素から成り、熱硬
化性樹脂がエポキシ樹脂から成る場合、先ず粒径が0.
1〜100μm程度の酸化珪素粉末にビスフェノールA
型エポキシ樹脂、ノボラック型エポキシ樹脂、グリシジ
ルエステル型エポキシ樹脂等のエポキシ樹脂及びアミン
系硬化剤、イミダゾール系硬化剤、酸無水物系硬化剤等
の硬化剤等を添加混合してペースト状とするとともに該
ペーストを絶縁基板2a及び絶縁基板2bとなる前駆体
シートに従来周知のスクリーン印刷法を採用して所定パ
ターンに印刷塗布し、これを前記絶縁基板2a及び2b
となる前駆体シートとともに熱硬化させることにより絶
縁基板2aと2bとの間及び絶縁基板2bと2cとの間
で開口B1の縁から接地プレーン6a、電源プレーン6
bまでの領域を埋めるようにして充填される。
【0044】かくして本発明の配線基板によれば、絶縁
基体1の半導体素子搭載部Aに半導体素子4を樹脂等の
接着剤を介して接着固定するとともに半導体素子4の各
電極をボンディングワイヤ5を介して配線導体3に電気
的に接続し、最後に絶縁枠体2の上面に図示しない蓋体
を樹脂等から成る封止材を介して接合させ、絶縁基体1
及び絶縁枠体2と蓋体とから成る容器内部に半導体素子
4を気密に収容することにより製品としての半導体装置
が完成する。
【0045】尚、本発明は上述の実施の形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲であれ
ば、種々の変更は可能であり、例えば上述の実施の形態
においては本発明の配線基板を半導体素子を収容する半
導体素子収納用パッケージに適用した場合を例にとって
説明したが、これを混成集積回路基板等に用いられる配
線基板に適用してもよい。
【0046】また、上述の実施の形態では、配線基板は
五枚の絶縁基板が積層されることにより形成されていた
が、配線基板は四枚以下、あるいは六枚以上の絶縁基板
が積層されることにより形成されていてもよい。
【0047】また更に、上述の実施の形態では配線導体
及び接地プレーン、電源プレーンは、金属粉末を熱硬化
性樹脂で結合することによって形成されていたが、配線
導体及び接地プレーン、電源プレーンは金属粉末を半田
等の低融点金属及び熱硬化性樹脂により結合することに
より形成されていても良い。この場合、配線導体及び接
地プレーン、電源プレーンとなる金属ペースト中に半田
等の低融点金属を適宜量含有させておき、該配線導体及
び接地プレーン、電源プレーンとなる金属ペーストを熱
硬化させる前、あるいは熱硬化させるのと同時に金属ペ
ーストに含有された低融点金属を熔融させることによっ
て金属粉末を低融点金属により結合する方法が採用され
得る。
【0048】
【発明の効果】本発明の配線基板は、60乃至95重量
%の無機絶縁物粉末を5乃至40重量%の熱硬化性樹脂
により結合して成る複数の絶縁基板が積層されてなると
ともにその中央部に半導体素子を収容する開口を有する
絶縁枠体と、金属粉末を熱硬化性樹脂により結合して成
り、前記絶縁枠体上面で前記開口近傍に配設された複数
の配線導体と、前記配線導体と実質的に同一材料から成
り、前記絶縁基板間で前記開口近傍を除く領域に配設さ
れた接地プレーン及び/又は電源プレーンとを含む配線
基板において、前記絶縁基板間で前記開口の縁から前記
接地プレーン及び/又は電源プレーンまでの領域が絶縁
層により充填されていることを特徴とするものであり、
前記絶縁基板間で前記開口の縁から前記接地プレーン又
は電源プレーンまでの領域が絶縁層により充填されてい
ることから前記絶縁枠体上面で配線導体が配設された開
口近傍に大きな段差が形成されることはなく、従って半
導体素子の各電極を前記開口近傍の配線導体にボンディ
ングワイヤを介して容易に接続することができる。
【0049】また本発明の配線基板によれば、前記絶縁
層が前記絶縁基板と実質的に同一の材料で形成されると
絶縁基板同士を強固に接合することができる。
【図面の簡単な説明】
【図1】本発明の配線基板を半導体素子収納用パッケー
ジに適用した場合の一実施形態例を示す断面図である。
【符号の説明】
1・・・・・・・・・絶縁基体 2・・・・・・・・・絶縁枠体 1a、2a〜2d・・絶縁基板 3・・・・・・・・・配線導体 4・・・・・・・・・半導体素子 6a・・・・・・・・接地プレーン 6b・・・・・・・・電源プレーン 7a、7b・・・・・絶縁層 B1・・・・・・・・開口

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】60乃至95重量%の無機絶縁物粉末を5
    乃至40重量%の熱硬化性樹脂により結合して成る複数
    の絶縁基板が積層されてなるとともにその中央部に半導
    体素子を収容する開口を有する絶縁枠体と、金属粉末を
    熱硬化性樹脂により結合して成り、前記絶縁枠体上面で
    前記開口近傍に配設された複数の配線導体と、前記配線
    導体と実質的に同一材料から成り、前記絶縁基板間で前
    記開口近傍を除く領域に配設された接地プレーン及び/
    又は電源プレーンとを含む配線基板において、前記絶縁
    基板間で前記開口の縁から前記接地プレーン及び/又は
    電源プレーンまでの領域が絶縁層により充填されている
    ことを特徴とする配線基板。
  2. 【請求項2】前記絶縁層が前記絶縁基板と実質的に同一
    の材料で形成されていることを特徴とする請求項1に記
    載の配線基板。
JP16314896A 1996-06-24 1996-06-24 配線基板 Expired - Fee Related JP3305574B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16314896A JP3305574B2 (ja) 1996-06-24 1996-06-24 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16314896A JP3305574B2 (ja) 1996-06-24 1996-06-24 配線基板

Publications (2)

Publication Number Publication Date
JPH1012762A true JPH1012762A (ja) 1998-01-16
JP3305574B2 JP3305574B2 (ja) 2002-07-22

Family

ID=15768140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16314896A Expired - Fee Related JP3305574B2 (ja) 1996-06-24 1996-06-24 配線基板

Country Status (1)

Country Link
JP (1) JP3305574B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004523128A (ja) * 2001-06-11 2004-07-29 ザイリンクス インコーポレイテッド 最小限の熱の不整合で熱除去を実現する高性能フリップチップパッケージ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094843A (ja) * 2010-09-30 2012-05-17 Incorporated Educational Institution Meisei 回路基板、電源構造体、回路基板の製造方法、および電源構造体の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275739A (ja) * 1993-03-23 1994-09-30 Sony Corp セラミック製アダプター及びセラミックパッケージ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275739A (ja) * 1993-03-23 1994-09-30 Sony Corp セラミック製アダプター及びセラミックパッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004523128A (ja) * 2001-06-11 2004-07-29 ザイリンクス インコーポレイテッド 最小限の熱の不整合で熱除去を実現する高性能フリップチップパッケージ

Also Published As

Publication number Publication date
JP3305574B2 (ja) 2002-07-22

Similar Documents

Publication Publication Date Title
JP3305574B2 (ja) 配線基板
JP3152852B2 (ja) 配線基板及びその製造方法
JPH1074858A (ja) 配線基板及びその製造方法
JPH1117348A (ja) 配線基板およびその製造方法
JP3274971B2 (ja) 配線基板
JP3145621B2 (ja) 配線基板及びその製造方法
JP3323060B2 (ja) 配線基板
JP3292623B2 (ja) 配線基板及びその製造方法
JPH1027970A (ja) 配線基板
JP3297572B2 (ja) 配線基板の製造方法
JP3297574B2 (ja) 配線基板及びその製造方法
JP3292646B2 (ja) 配線基板及びその製造方法
JP3292620B2 (ja) 配線基板及びその製造方法
JP3292645B2 (ja) 配線基板及びその製造方法
JP3297576B2 (ja) 配線基板及びその製造方法
JP3266508B2 (ja) 配線基板及びその製造方法
JP3605235B2 (ja) 配線基板の製造方法
JP3393768B2 (ja) 配線基板及びその製造方法
JP3292624B2 (ja) 配線基板及びその製造方法
JP3297573B2 (ja) 配線基板及びその製造方法
JP3398291B2 (ja) 配線基板
JP3393769B2 (ja) 配線基板及びその製造方法
JPH1075061A (ja) 配線基板の製造方法
JP3393745B2 (ja) 配線基板
JPH10209324A (ja) 配線基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees