JPH10124187A - 活線挿抜システム - Google Patents
活線挿抜システムInfo
- Publication number
- JPH10124187A JPH10124187A JP8282035A JP28203596A JPH10124187A JP H10124187 A JPH10124187 A JP H10124187A JP 8282035 A JP8282035 A JP 8282035A JP 28203596 A JP28203596 A JP 28203596A JP H10124187 A JPH10124187 A JP H10124187A
- Authority
- JP
- Japan
- Prior art keywords
- board
- bus
- circuit
- hot
- diagnosing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 ボードの初期不良や挿抜による故障で生ずる
障害のシステム全体への伝搬を防止可能な活線挿抜シス
テムを提供する。 【解決手段】 ボード１をバックパネル２に挿入する
と、初期化バス保護回路１０は挿抜動作検出回路１ｂが
バックパネル２への挿入を検出するので、ボード１に接
続されるバスをディスエーブル状態にする。ボード１の
バックパネル２への挿着が完了すると、初期化バス保護
回路１０はバスをディスエーブル状態からイネーブル状
態に変化させ、バスの保護を解除し、バス保護終了信号
をコネクタ１ｅを通してマイクロプロセッサに出力す
る。マイクロプロセッサはバス保護終了信号を受取る
と、エラー抑止レジスタをセットする。その後、マイク
ロプロセッサはボード１の診断プログラムを実行し、診
断プログラムが正常終了するとメモリの物理構成情報を
更新する。
障害のシステム全体への伝搬を防止可能な活線挿抜シス
テムを提供する。 【解決手段】 ボード１をバックパネル２に挿入する
と、初期化バス保護回路１０は挿抜動作検出回路１ｂが
バックパネル２への挿入を検出するので、ボード１に接
続されるバスをディスエーブル状態にする。ボード１の
バックパネル２への挿着が完了すると、初期化バス保護
回路１０はバスをディスエーブル状態からイネーブル状
態に変化させ、バスの保護を解除し、バス保護終了信号
をコネクタ１ｅを通してマイクロプロセッサに出力す
る。マイクロプロセッサはバス保護終了信号を受取る
と、エラー抑止レジスタをセットする。その後、マイク
ロプロセッサはボード１の診断プログラムを実行し、診
断プログラムが正常終了するとメモリの物理構成情報を
更新する。
Description
【０００１】
【発明の属する技術分野】本発明は情報処理装置の活線
挿抜システムに関し、特に接続されたボード等の物理構
成を認識しながら処理を行う情報処理装置の活線挿抜方
式に関する。
挿抜システムに関し、特に接続されたボード等の物理構
成を認識しながら処理を行う情報処理装置の活線挿抜方
式に関する。
【０００２】
【従来の技術】従来、この種の情報処理装置において
は、ボード上に搭載された演算処理装置、入出力処理装
置、メモリ、診断装置、周辺装置等によって構成され、
オぺレーティングシステムによってプログラムを監視す
るとともに、各プログラムの入出力機能の制御やスケジ
ュール管理等を行うことで各種処理を行っている。
は、ボード上に搭載された演算処理装置、入出力処理装
置、メモリ、診断装置、周辺装置等によって構成され、
オぺレーティングシステムによってプログラムを監視す
るとともに、各プログラムの入出力機能の制御やスケジ
ュール管理等を行うことで各種処理を行っている。
【０００３】上記のボードの活線挿抜の方法としては、
バス結合状態のパッケージの活線挿抜用のスイッチの位
置情報から中央演算処理装置に割込みを出力する手段
や、またスイッチの位置情報を基にアドレスバスとデー
タバスとをフローティング状態にする手段を含む方法が
ある。
バス結合状態のパッケージの活線挿抜用のスイッチの位
置情報から中央演算処理装置に割込みを出力する手段
や、またスイッチの位置情報を基にアドレスバスとデー
タバスとをフローティング状態にする手段を含む方法が
ある。
【０００４】この方法ではパッケージの活線挿抜時に、
扱者が活線挿抜用スイッチを切替えることで割込み発生
回路から中央演算処理装置に割込みが発生し、ＲＯＭ
（リードオンリメモリ）に書込まれた割込み処理プログ
ラムによって活線挿抜用スイッチ位置検出回路のステー
タスが読込まれる。
扱者が活線挿抜用スイッチを切替えることで割込み発生
回路から中央演算処理装置に割込みが発生し、ＲＯＭ
（リードオンリメモリ）に書込まれた割込み処理プログ
ラムによって活線挿抜用スイッチ位置検出回路のステー
タスが読込まれる。
【０００５】このとき、そのステータスで活線挿抜用の
スイッチの位置を知り、パッケージのＲＡＭ（ランダム
アクセスメモリ）へのアクセス及び入出力アクセスを停
止することによって、容易にパッケージの活線挿抜を行
うことができる。この活線挿抜方式については、特開平
１−２６３８１０号公報に開示されている。
スイッチの位置を知り、パッケージのＲＡＭ（ランダム
アクセスメモリ）へのアクセス及び入出力アクセスを停
止することによって、容易にパッケージの活線挿抜を行
うことができる。この活線挿抜方式については、特開平
１−２６３８１０号公報に開示されている。
【０００６】
【発明が解決しようとする課題】上述した従来の活線挿
抜機能を有した情報処理装置では、ボードを活線状態で
交換することが可能であるが、ボードの初期不良や挿抜
による故障を検出することができない。よって、挿抜時
のノイズがシステム全体に対する障害を起こすことはな
いが、障害のあるボードを活線挿抜した場合、ボードの
チェック機能がないためにシステム全体に障害をもたら
す可能性がある。
抜機能を有した情報処理装置では、ボードを活線状態で
交換することが可能であるが、ボードの初期不良や挿抜
による故障を検出することができない。よって、挿抜時
のノイズがシステム全体に対する障害を起こすことはな
いが、障害のあるボードを活線挿抜した場合、ボードの
チェック機能がないためにシステム全体に障害をもたら
す可能性がある。
【０００７】そこで、本発明の目的は上記の問題点を解
消し、ボードの初期不良や挿抜による故障で生ずる障害
のシステム全体への伝搬を防止することができる活線挿
抜システムを提供することにある。
消し、ボードの初期不良や挿抜による故障で生ずる障害
のシステム全体への伝搬を防止することができる活線挿
抜システムを提供することにある。
【０００８】
【課題を解決するための手段】本発明による活線挿抜シ
ステムは、電子回路が搭載されたボードの活線挿抜の際
に前記ボードと他の回路とが共通に接続されるバスを使
用不能状態として前記バスを保護する初期化バス保護回
路を含む情報処理装置の活線挿抜システムであって、前
記初期化バス保護回路による前記バスの保護を解除する
時に前記ボードの前記バスへの活線状態での接続を通知
する通知手段と、前記通知手段の通知に応答して前記ボ
ードの診断を行う診断手段と、前記診断手段による前記
ボードの診断時に前記ボードのエラーデータの他の回路
への伝搬を抑止する抑止手段とを備えている。
ステムは、電子回路が搭載されたボードの活線挿抜の際
に前記ボードと他の回路とが共通に接続されるバスを使
用不能状態として前記バスを保護する初期化バス保護回
路を含む情報処理装置の活線挿抜システムであって、前
記初期化バス保護回路による前記バスの保護を解除する
時に前記ボードの前記バスへの活線状態での接続を通知
する通知手段と、前記通知手段の通知に応答して前記ボ
ードの診断を行う診断手段と、前記診断手段による前記
ボードの診断時に前記ボードのエラーデータの他の回路
への伝搬を抑止する抑止手段とを備えている。
【０００９】本発明による他の活線挿抜システムは、電
子回路が搭載されかつ他の回路を介して共通バスに接続
されるボードの活線挿抜の際に前記ボードと前記他の回
路とが共通に接続されるバスを使用不能状態として前記
バスを保護する初期化バス保護回路を前記ボードに含む
情報処理装置の活線挿抜システムであって、前記ボード
に設けられかつ前記初期化バス保護回路による前記バス
の保護を解除する時に前記ボードの前記バスへの活線状
態での接続を通知する通知手段と、前記他の回路に設け
られかつ前記通知手段の通知に応答して前記ボードの診
断を行う診断手段と、前記他の回路に設けられかつ前記
診断手段による前記ボードの診断時に前記ボードのエラ
ーデータの前記共通バスへの伝搬を抑止する抑止手段と
を備えている。
子回路が搭載されかつ他の回路を介して共通バスに接続
されるボードの活線挿抜の際に前記ボードと前記他の回
路とが共通に接続されるバスを使用不能状態として前記
バスを保護する初期化バス保護回路を前記ボードに含む
情報処理装置の活線挿抜システムであって、前記ボード
に設けられかつ前記初期化バス保護回路による前記バス
の保護を解除する時に前記ボードの前記バスへの活線状
態での接続を通知する通知手段と、前記他の回路に設け
られかつ前記通知手段の通知に応答して前記ボードの診
断を行う診断手段と、前記他の回路に設けられかつ前記
診断手段による前記ボードの診断時に前記ボードのエラ
ーデータの前記共通バスへの伝搬を抑止する抑止手段と
を備えている。
【００１０】本発明による別の活線挿抜システムは、電
子回路が搭載されたボードの活線挿抜の際に前記ボード
と他の回路とが共通に接続される共通バスを使用不能状
態として前記共通バスを保護する初期化バス保護回路を
前記ボードに含む情報処理装置の活線挿抜システムであ
って、前記初期化バス保護回路による前記共通バスの保
護を解除する時に前記ボードの前記共通バスへの活線状
態での接続を通知する通知手段と、前記通知手段の通知
に応答して前記ボードの診断を行う診断手段と、前記診
断手段による前記ボードの診断時に前記ボードのエラー
データの前記共通バスへの伝搬を抑止する抑止手段とを
前記ボードに備えている。
子回路が搭載されたボードの活線挿抜の際に前記ボード
と他の回路とが共通に接続される共通バスを使用不能状
態として前記共通バスを保護する初期化バス保護回路を
前記ボードに含む情報処理装置の活線挿抜システムであ
って、前記初期化バス保護回路による前記共通バスの保
護を解除する時に前記ボードの前記共通バスへの活線状
態での接続を通知する通知手段と、前記通知手段の通知
に応答して前記ボードの診断を行う診断手段と、前記診
断手段による前記ボードの診断時に前記ボードのエラー
データの前記共通バスへの伝搬を抑止する抑止手段とを
前記ボードに備えている。
【００１１】すなわち、本発明では、マイクロプロセッ
サに読み書きが可能なパリティエラー等のエラーを抑止
するエラー抑止レジスタを設け、活線でのボード挿入時
にマイクロプロセッサが上記のエラー抑止レジスタをセ
ットし、この状態でボードの初期不良または挿抜時のボ
ード破壊を検出する診断プログラムを実行する。これに
よって、活線挿抜したボードによる障害をシステム全体
に伝搬するのを防止することが可能となる。
サに読み書きが可能なパリティエラー等のエラーを抑止
するエラー抑止レジスタを設け、活線でのボード挿入時
にマイクロプロセッサが上記のエラー抑止レジスタをセ
ットし、この状態でボードの初期不良または挿抜時のボ
ード破壊を検出する診断プログラムを実行する。これに
よって、活線挿抜したボードによる障害をシステム全体
に伝搬するのを防止することが可能となる。
【００１２】また、従来技術の活線挿抜回路内の初期化
バス保護回路にマイクロプロセッサへの割込み信号を付
加し、マイクロプロセッサがその割込み信号でボードの
バスへの接続が終了したことを認知して実行する診断プ
ログラムでボードが正常と判断された時に、マイクロプ
ロセッサがメモリ上の物理構成情報を更新することによ
って、オペレーティングシステムも最新の物理構成情報
を参照することができ、活線状態でのボードの増設を容
易に行うことが可能となる。
バス保護回路にマイクロプロセッサへの割込み信号を付
加し、マイクロプロセッサがその割込み信号でボードの
バスへの接続が終了したことを認知して実行する診断プ
ログラムでボードが正常と判断された時に、マイクロプ
ロセッサがメモリ上の物理構成情報を更新することによ
って、オペレーティングシステムも最新の物理構成情報
を参照することができ、活線状態でのボードの増設を容
易に行うことが可能となる。
【００１３】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図１は本発明の一実施例の構成
を示すブロック図である。図において、ボード１は初期
化バス保護回路１０と、接触ノイズ防止回路１１，１２
と、バッファ１３，１４と、活線挿抜用コネクタ１ａ，
１ｄと、挿抜動作検出回路１ｂと、補助電源コネクタ１
ｃと、バス保護終了信号用のコネクタ１ｅとを含んで構
成されている。ボード１が挿抜されるバックパネル２に
は主電源３と、補助電源４及び突入電流防止回路４ａと
が接続されている。
面を参照して説明する。図１は本発明の一実施例の構成
を示すブロック図である。図において、ボード１は初期
化バス保護回路１０と、接触ノイズ防止回路１１，１２
と、バッファ１３，１４と、活線挿抜用コネクタ１ａ，
１ｄと、挿抜動作検出回路１ｂと、補助電源コネクタ１
ｃと、バス保護終了信号用のコネクタ１ｅとを含んで構
成されている。ボード１が挿抜されるバックパネル２に
は主電源３と、補助電源４及び突入電流防止回路４ａと
が接続されている。
【００１４】ボード１は活線挿抜用コネクタ１ａ，１ｄ
と補助電源コネクタ１ｃとコネクタ１ｅとをバックパネ
ル２の対応するコネクタ２ａ〜２ｄに差込むことで、図
示せぬ情報処理装置に接続される。尚、ボード１にはチ
ャネル装置等のように情報処理装置のマイクロプロセッ
サ（図示せず）を介して共通バスに接続される回路が搭
載されているものとする。
と補助電源コネクタ１ｃとコネクタ１ｅとをバックパネ
ル２の対応するコネクタ２ａ〜２ｄに差込むことで、図
示せぬ情報処理装置に接続される。尚、ボード１にはチ
ャネル装置等のように情報処理装置のマイクロプロセッ
サ（図示せず）を介して共通バスに接続される回路が搭
載されているものとする。
【００１５】この図１において、ボード１は活線挿抜用
コネクタ１ａ，１ｄによって情報処理装置のバックパネ
ル２に接続される。ボード１をバックパネル２に挿入す
る際にはボード１の挿抜動作検出回路１ｂでバックパネ
ル２への挿入が検出され、初期化バス保護回路１０が動
作を開始し、ボード１をマイクロプロセッサに接続する
ためのバス（図示せず）をディスエーブル状態にする。
コネクタ１ａ，１ｄによって情報処理装置のバックパネ
ル２に接続される。ボード１をバックパネル２に挿入す
る際にはボード１の挿抜動作検出回路１ｂでバックパネ
ル２への挿入が検出され、初期化バス保護回路１０が動
作を開始し、ボード１をマイクロプロセッサに接続する
ためのバス（図示せず）をディスエーブル状態にする。
【００１６】また、ボード１に対しては補助電源コネク
タ２ｂに接続された補助電源４内にある突入電流防止回
路４ａによって、主電源３からの突入電流が防止され
る。さらに、ボード１においては活線挿抜用コネクタ１
ａ，１ｄにノイズが乗らないように、活線挿抜用コネク
タ１ａ，１ｄに接触ノイズ防止回路１１，１２が接続さ
れている。
タ２ｂに接続された補助電源４内にある突入電流防止回
路４ａによって、主電源３からの突入電流が防止され
る。さらに、ボード１においては活線挿抜用コネクタ１
ａ，１ｄにノイズが乗らないように、活線挿抜用コネク
タ１ａ，１ｄに接触ノイズ防止回路１１，１２が接続さ
れている。
【００１７】さらにまた、ボード１の初期化バス保護回
路１０においては挿抜動作検出回路１ｂのショートを検
出すると、バスをディスエーブル状態からイネーブル状
態へと変化させてバスの保護を解除し、バス保護終了信
号をコネクタ１ｅと、バックパネル２と、バスとは別に
設けられた専用線（図示せず）とを介してマイクロプロ
セッサに出力する。本発明の一実施例では上述した回路
構成によって、従来の情報処理装置と同様に、ボード１
の活線挿抜を可能としている。
路１０においては挿抜動作検出回路１ｂのショートを検
出すると、バスをディスエーブル状態からイネーブル状
態へと変化させてバスの保護を解除し、バス保護終了信
号をコネクタ１ｅと、バックパネル２と、バスとは別に
設けられた専用線（図示せず）とを介してマイクロプロ
セッサに出力する。本発明の一実施例では上述した回路
構成によって、従来の情報処理装置と同様に、ボード１
の活線挿抜を可能としている。
【００１８】図２は本発明の一実施例による共通バスへ
の接続例を示すブロック図である。図において、マイク
ロプロセッサ５ａ〜５ｃ及びメモリ６は共通バス１００
を介して相互に接続されている。
の接続例を示すブロック図である。図において、マイク
ロプロセッサ５ａ〜５ｃ及びメモリ６は共通バス１００
を介して相互に接続されている。
【００１９】また、マイクロプロセッサ５ａ〜５ｃ各々
はエラー抑止レジスタ５１ａ〜５１ｃ、例えば共通バス
１００への信号線等に接続されたナンド（ＮＡＮＤ）回
路等を備えており、バス保護終了線１０１〜１０３及び
データ／制御線１１１〜１１３を介してボード１に接続
される。メモリ６には情報処理装置の物理構成情報を格
納する物理構成情報格納部６１が設けられている。尚、
マイクロプロセッサ５ａ〜５ｃ各々はマイクロプログラ
ムによって動作する。
はエラー抑止レジスタ５１ａ〜５１ｃ、例えば共通バス
１００への信号線等に接続されたナンド（ＮＡＮＤ）回
路等を備えており、バス保護終了線１０１〜１０３及び
データ／制御線１１１〜１１３を介してボード１に接続
される。メモリ６には情報処理装置の物理構成情報を格
納する物理構成情報格納部６１が設けられている。尚、
マイクロプロセッサ５ａ〜５ｃ各々はマイクロプログラ
ムによって動作する。
【００２０】図３は図２のマイクロプロセッサ５ａ〜５
ｃの処理動作を示すフローチャートである。これら図１
〜図３を参照して、本発明の一実施例による活線状態で
のボード１のバックパネル２への接続について説明す
る。
ｃの処理動作を示すフローチャートである。これら図１
〜図３を参照して、本発明の一実施例による活線状態で
のボード１のバックパネル２への接続について説明す
る。
【００２１】ボード１をバックパネル２に挿入すると、
初期化バス保護回路１０は挿抜動作検出回路１ｂがバッ
クパネル２への挿入を検出するので動作を開始し、ボー
ド１に接続されるバス（データ／制御線１１１〜１１
３）をディスエーブル状態にする。
初期化バス保護回路１０は挿抜動作検出回路１ｂがバッ
クパネル２への挿入を検出するので動作を開始し、ボー
ド１に接続されるバス（データ／制御線１１１〜１１
３）をディスエーブル状態にする。
【００２２】ボード１のバックパネル２への挿着が完了
すると、初期化バス保護回路１０はバスをディスエーブ
ル状態からイネーブル状態に変化させ、バスの保護を解
除する。同時に、初期化バス保護回路１０はバス保護終
了信号を出力し、マイクロプロセッサ５ａ〜５ｃに割込
みを上げる。
すると、初期化バス保護回路１０はバスをディスエーブ
ル状態からイネーブル状態に変化させ、バスの保護を解
除する。同時に、初期化バス保護回路１０はバス保護終
了信号を出力し、マイクロプロセッサ５ａ〜５ｃに割込
みを上げる。
【００２３】マイクロプロセッサ５ａ〜５ｃはバス保護
終了線１０１〜１０３を介してバス保護終了信号を受取
ると、まずエラー抑止レジスタ５１ａ〜５１ｃに抑止情
報を書込み（図３ステップＳ１）、ボード１からのデー
タのパリティエラー等が共通バス１００を介して情報処
理装置内に伝搬するのを抑止する。
終了線１０１〜１０３を介してバス保護終了信号を受取
ると、まずエラー抑止レジスタ５１ａ〜５１ｃに抑止情
報を書込み（図３ステップＳ１）、ボード１からのデー
タのパリティエラー等が共通バス１００を介して情報処
理装置内に伝搬するのを抑止する。
【００２４】その後、マイクロプロセッサ５ａ〜５ｃは
ボード１の診断プログラムを実行し（図３ステップＳ
２）、バックパネル２に挿着したボード１が正常か否か
を判断する（図３ステップＳ３）。ここで、マイクロプ
ロセッサ５ａ〜５ｃに接続されるボード１の種類等は予
め分かっているので、マイクロプロセッサ５ａ〜５ｃに
はその種類等に対応する診断プログラムが予め記憶され
ている。
ボード１の診断プログラムを実行し（図３ステップＳ
２）、バックパネル２に挿着したボード１が正常か否か
を判断する（図３ステップＳ３）。ここで、マイクロプ
ロセッサ５ａ〜５ｃに接続されるボード１の種類等は予
め分かっているので、マイクロプロセッサ５ａ〜５ｃに
はその種類等に対応する診断プログラムが予め記憶され
ている。
【００２５】マイクロプロセッサ５ａ〜５ｃは診断プロ
グラムが正常終了すると、共通バス１００を介してメモ
リ６の物理構成情報格納部６１から物理構成情報を読込
み、バックパネル２へのボード１の挿着によって変更さ
れた物理構成情報で更新し（図３ステップＳ４）、情報
処理装置の最新の物理構成をメモリ６上の物理構成情報
格納部６１の内容に反映させる。同時に、マイクロプロ
セッサ５ａ〜５ｃはエラー抑止レジスタ５１ａ〜５１ｃ
による共通バス１００へのデータ出力の抑止を解除する
（図３ステップＳ５）。これによって、ボード１の正常
な活線挿抜後に発生する故障を検出することが可能とな
る。
グラムが正常終了すると、共通バス１００を介してメモ
リ６の物理構成情報格納部６１から物理構成情報を読込
み、バックパネル２へのボード１の挿着によって変更さ
れた物理構成情報で更新し（図３ステップＳ４）、情報
処理装置の最新の物理構成をメモリ６上の物理構成情報
格納部６１の内容に反映させる。同時に、マイクロプロ
セッサ５ａ〜５ｃはエラー抑止レジスタ５１ａ〜５１ｃ
による共通バス１００へのデータ出力の抑止を解除する
（図３ステップＳ５）。これによって、ボード１の正常
な活線挿抜後に発生する故障を検出することが可能とな
る。
【００２６】一方、マイクロプロセッサ５ａ〜５ｃは診
断プログラムが異常終了すると、つまりボード１を不良
または故障であると判断すると、メモリ６上の物理構成
情報格納部６１の内容を更新せずに、その旨をオペレー
ティングシステムヘ通知する（図３ステップＳ６）。こ
の後、別のボードがバックパネル２に挿着されると（図
３ステップＳ７）、上記の処理が繰返し行われる。
断プログラムが異常終了すると、つまりボード１を不良
または故障であると判断すると、メモリ６上の物理構成
情報格納部６１の内容を更新せずに、その旨をオペレー
ティングシステムヘ通知する（図３ステップＳ６）。こ
の後、別のボードがバックパネル２に挿着されると（図
３ステップＳ７）、上記の処理が繰返し行われる。
【００２７】上述した動作によって、オペレーティング
システムは更新されたメモリ６上の物理構成情報格納部
６１の内容を参照することで、活線状態で増設された装
置を認識することができる。よって、ボード１の活線挿
抜を可能とし、またボード１の初期不良や挿抜時のボー
ド１の故障によるシステム全体への障害の伝搬を抑止す
ることが可能となる。
システムは更新されたメモリ６上の物理構成情報格納部
６１の内容を参照することで、活線状態で増設された装
置を認識することができる。よって、ボード１の活線挿
抜を可能とし、またボード１の初期不良や挿抜時のボー
ド１の故障によるシステム全体への障害の伝搬を抑止す
ることが可能となる。
【００２８】図４は本発明の他の実施例の構成を示すブ
ロック図である。図において、ボード７はマイクロプロ
セッサ７０と、初期化バス保護回路７１と、接触ノイズ
防止回路７２，７３と、バッファ７４，７５と、エラー
抑止レジスタ７６，７７と、活線挿抜用コネクタ７ａ，
７ｄと、挿抜動作検出回路７ｂと、補助電源コネクタ７
ｃとを含んで構成されている。ボード７が挿抜されるバ
ックパネル８には主電源３と、補助電源４及び突入電流
防止回路４ａとが接続されている。
ロック図である。図において、ボード７はマイクロプロ
セッサ７０と、初期化バス保護回路７１と、接触ノイズ
防止回路７２，７３と、バッファ７４，７５と、エラー
抑止レジスタ７６，７７と、活線挿抜用コネクタ７ａ，
７ｄと、挿抜動作検出回路７ｂと、補助電源コネクタ７
ｃとを含んで構成されている。ボード７が挿抜されるバ
ックパネル８には主電源３と、補助電源４及び突入電流
防止回路４ａとが接続されている。
【００２９】ボード７は活線挿抜用コネクタ７ａ，７ｄ
と補助電源コネクタ７ｃとをバックパネル８の対応する
コネクタ８ａ〜８ｃに差込むことで、図示せぬ情報処理
装置に接続される。
と補助電源コネクタ７ｃとをバックパネル８の対応する
コネクタ８ａ〜８ｃに差込むことで、図示せぬ情報処理
装置に接続される。
【００３０】本発明の他の実施例ではボード７上にマイ
クロプロセッサ７０が搭載され、初期化バス保護回路７
１がバスの保護を解除するのと同時にバス保護終了信号
を出力すると、上記の本発明の一実施例と同様に、マイ
クロプロセッサ７０がエラー抑止レジスタ７６，７７を
セットする。
クロプロセッサ７０が搭載され、初期化バス保護回路７
１がバスの保護を解除するのと同時にバス保護終了信号
を出力すると、上記の本発明の一実施例と同様に、マイ
クロプロセッサ７０がエラー抑止レジスタ７６，７７を
セットする。
【００３１】この後、マイクロプロセッサ７０は図３に
示す本発明の一実施例の処理動作と同様の動作を行い、
ボード７の診断プログラムを実行する。マイクロプロセ
ッサ７０は診断プログラムが正常終了すると、バックパ
ネル８内に接続される共通バス（図示せず）を介してメ
モリ上の物理構成情報を更新し、エラー抑止レジスタ７
６，７７をリセットして処理を終了する。
示す本発明の一実施例の処理動作と同様の動作を行い、
ボード７の診断プログラムを実行する。マイクロプロセ
ッサ７０は診断プログラムが正常終了すると、バックパ
ネル８内に接続される共通バス（図示せず）を介してメ
モリ上の物理構成情報を更新し、エラー抑止レジスタ７
６，７７をリセットして処理を終了する。
【００３２】上記の本発明の他の実施例でも、上述した
本発明の一実施例と同様に、オペレーティングシステム
は更新されたメモリ上の物理構成情報を参照すること
で、活線状態で増設された装置を認識することができ
る。よって、ボード７の活線挿抜を可能とし、またボー
ド７の初期不良や挿抜時のボード７の故障によるシステ
ム全体への障害の伝搬を抑止することが可能となる。
本発明の一実施例と同様に、オペレーティングシステム
は更新されたメモリ上の物理構成情報を参照すること
で、活線状態で増設された装置を認識することができ
る。よって、ボード７の活線挿抜を可能とし、またボー
ド７の初期不良や挿抜時のボード７の故障によるシステ
ム全体への障害の伝搬を抑止することが可能となる。
【００３３】このように、ボード１，７の活線挿抜の際
にボード１，７とマイクロプロセッサ５ａ〜５ｃ，７０
とが共通に接続されるバス（データ／制御線１１１〜１
１３あるいはバックパネル８内の共通バス）をディスエ
ーブル状態としてバスを保護する初期化バス保護回路１
０，７１によるバスの保護解除時にボード１，７のバス
への活線状態での接続をバス保護終了信号でマイクロプ
ロセッサ５ａ〜５ｃ，７０に通知し、この通知に応答し
てマイクロプロセッサ５ａ〜５ｃ，７０がボード１，７
の診断を行うとともに、このボード１，７の診断時にエ
ラー抑止レジスタ５１ａ〜５１ｃ，７６，７７をセット
してボード１，７のエラーデータが他の回路へ伝搬する
のを抑止することによって、ボード１，７の初期不良や
挿抜による故障で生ずる障害のシステム全体への伝搬を
防止することができる。
にボード１，７とマイクロプロセッサ５ａ〜５ｃ，７０
とが共通に接続されるバス（データ／制御線１１１〜１
１３あるいはバックパネル８内の共通バス）をディスエ
ーブル状態としてバスを保護する初期化バス保護回路１
０，７１によるバスの保護解除時にボード１，７のバス
への活線状態での接続をバス保護終了信号でマイクロプ
ロセッサ５ａ〜５ｃ，７０に通知し、この通知に応答し
てマイクロプロセッサ５ａ〜５ｃ，７０がボード１，７
の診断を行うとともに、このボード１，７の診断時にエ
ラー抑止レジスタ５１ａ〜５１ｃ，７６，７７をセット
してボード１，７のエラーデータが他の回路へ伝搬する
のを抑止することによって、ボード１，７の初期不良や
挿抜による故障で生ずる障害のシステム全体への伝搬を
防止することができる。
【００３４】
【発明の効果】以上説明したように本発明によれば、電
子回路が搭載されたボードの活線挿抜の際にボードと他
の回路とが共通に接続されるバスを使用不能状態として
バスを保護する初期化バス保護回路を含む情報処理装置
の活線挿抜システムにおいて、初期化バス保護回路によ
るバスの保護を解除する時にボードのバスへの活線状態
での接続を通知し、この通知に応答してボードの診断を
行うとともに、ボードの診断時にボードのエラーデータ
の他の回路への伝搬を抑止することによって、ボードの
初期不良や挿抜による故障で生ずる障害のシステム全体
への伝搬を防止することができるという効果がある。
子回路が搭載されたボードの活線挿抜の際にボードと他
の回路とが共通に接続されるバスを使用不能状態として
バスを保護する初期化バス保護回路を含む情報処理装置
の活線挿抜システムにおいて、初期化バス保護回路によ
るバスの保護を解除する時にボードのバスへの活線状態
での接続を通知し、この通知に応答してボードの診断を
行うとともに、ボードの診断時にボードのエラーデータ
の他の回路への伝搬を抑止することによって、ボードの
初期不良や挿抜による故障で生ずる障害のシステム全体
への伝搬を防止することができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例による共通バスへの接続例を
示すブロック図である。
示すブロック図である。
【図３】図２のマイクロプロセッサの処理動作を示すフ
ローチャートである。
ローチャートである。
【図４】本発明の他の実施例の構成を示すブロック図で
ある。
ある。
１，７ ボード １ａ，１ｄ，７ａ，７ｄ 活線挿抜用コネクタ １ｂ，７ｂ 挿抜動作検出回路 １ｃ，７ｃ 補助電源コネクタ １ｅ バス保護終了信号用のコネクタ ２，８ バックパネル ２ａ〜２ｄ，８ａ〜８ｃ コネクタ ３ 主電源 ４ 補助電源 ４ａ 突入電流防止回路 ５ａ〜５ｃ，７０ マイクロプロセッサ ６ メモリ １０，７１ 初期化バス保護回路 １１，１２，７２，７３ 接触ノイズ防止回路 ５１ａ〜５１ｃ，７６，７７ エラー抑止レジスタ ６１ 物理構成情報格納部
Claims (6)
- 【請求項１】 電子回路が搭載されたボードの活線挿抜
の際に前記ボードと他の回路とが共通に接続されるバス
を使用不能状態として前記バスを保護する初期化バス保
護回路を含む情報処理装置の活線挿抜システムであっ
て、前記初期化バス保護回路による前記バスの保護を解
除する時に前記ボードの前記バスへの活線状態での接続
を通知する通知手段と、前記通知手段の通知に応答して
前記ボードの診断を行う診断手段と、前記診断手段によ
る前記ボードの診断時に前記ボードのエラーデータの他
の回路への伝搬を抑止する抑止手段とを有することを特
徴とする活線挿抜システム。 - 【請求項２】 前記診断手段による診断で前記ボードが
正常と判断された時に前記情報処理装置の物理構成を示
す物理構成情報を更新する手段を含むことを特徴とする
請求項１記載の活線挿抜システム。 - 【請求項３】 電子回路が搭載されかつ他の回路を介し
て共通バスに接続されるボードの活線挿抜の際に前記ボ
ードと前記他の回路とが共通に接続されるバスを使用不
能状態として前記バスを保護する初期化バス保護回路を
前記ボードに含む情報処理装置の活線挿抜システムであ
って、前記ボードに設けられかつ前記初期化バス保護回
路による前記バスの保護を解除する時に前記ボードの前
記バスへの活線状態での接続を通知する通知手段と、前
記他の回路に設けられかつ前記通知手段の通知に応答し
て前記ボードの診断を行う診断手段と、前記他の回路に
設けられかつ前記診断手段による前記ボードの診断時に
前記ボードのエラーデータの前記共通バスへの伝搬を抑
止する抑止手段とを有することを特徴とする活線挿抜シ
ステム。 - 【請求項４】 前記診断手段による診断で前記ボードが
正常と判断された時に前記情報処理装置の物理構成を示
す物理構成情報を更新する手段を前記他の回路に含むこ
とを特徴とする請求項３記載の活線挿抜システム。 - 【請求項５】 電子回路が搭載されたボードの活線挿抜
の際に前記ボードと他の回路とが共通に接続される共通
バスを使用不能状態として前記共通バスを保護する初期
化バス保護回路を前記ボードに含む情報処理装置の活線
挿抜システムであって、前記初期化バス保護回路による
前記共通バスの保護を解除する時に前記ボードの前記共
通バスへの活線状態での接続を通知する通知手段と、前
記通知手段の通知に応答して前記ボードの診断を行う診
断手段と、前記診断手段による前記ボードの診断時に前
記ボードのエラーデータの前記共通バスへの伝搬を抑止
する抑止手段とを前記ボードに有することを特徴とする
活線挿抜システム。 - 【請求項６】 前記診断手段による診断で前記ボードが
正常と判断された時に前記情報処理装置の物理構成を示
す物理構成情報を更新する手段を前記ボードに含むこと
を特徴とする請求項５記載の活線挿抜システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28203596A JP3243687B2 (ja) | 1996-10-24 | 1996-10-24 | 活線挿抜システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28203596A JP3243687B2 (ja) | 1996-10-24 | 1996-10-24 | 活線挿抜システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10124187A true JPH10124187A (ja) | 1998-05-15 |
| JP3243687B2 JP3243687B2 (ja) | 2002-01-07 |
Family
ID=17647331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28203596A Expired - Fee Related JP3243687B2 (ja) | 1996-10-24 | 1996-10-24 | 活線挿抜システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3243687B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010055348A (ja) * | 2008-08-28 | 2010-03-11 | Hitachi Computer Peripherals Co Ltd | ディスクサブシステム及びディスクサブシステムの装置構成情報登録方法 |
-
1996
- 1996-10-24 JP JP28203596A patent/JP3243687B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010055348A (ja) * | 2008-08-28 | 2010-03-11 | Hitachi Computer Peripherals Co Ltd | ディスクサブシステム及びディスクサブシステムの装置構成情報登録方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3243687B2 (ja) | 2002-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020239060A1 (zh) | 错误恢复的方法和装置 | |
| US20110043323A1 (en) | Fault monitoring circuit, semiconductor integrated circuit, and faulty part locating method | |
| JPH05225067A (ja) | 重要メモリ情報保護装置 | |
| JP3243687B2 (ja) | 活線挿抜システム | |
| JP2002543521A (ja) | 自動的にモジュールをコンピュータシステムに再び組み込む方法および装置 | |
| JP2003186697A (ja) | 周辺デバイス試験システム及び方法 | |
| JP3644399B2 (ja) | Ｐｃｉバス不良個所切り離し方法およびそのプログラム | |
| JP4876093B2 (ja) | 制御装置のタスク管理装置、及び、制御装置のタスク管理方法 | |
| CN109739673B (zh) | 一种寄存器写入保护方法、逻辑装置及通信设备 | |
| JP2743756B2 (ja) | 半導体ディスク装置 | |
| JP3298989B2 (ja) | 障害検出・自動組込み装置 | |
| JP2630520B2 (ja) | 基板活線挿抜方式 | |
| JP3157749B2 (ja) | 活線挿抜方式 | |
| JP3169488B2 (ja) | 通信制御装置 | |
| JPH07219796A (ja) | 情報処理装置 | |
| JPH08263455A (ja) | マルチ・プロセッサ・システムにおける故障プロセッサのデグレード方式 | |
| JP2815730B2 (ja) | アダプタ及びコンピュータシステム | |
| JPS6367646A (ja) | 障害箇所切離し機能付情報処理システム | |
| JPH0137769B2 (ja) | ||
| JPS6341088B2 (ja) | ||
| JPH06103098A (ja) | 情報処理装置 | |
| EP0610856A1 (en) | Error recovery mechanism for software visible registers in computer systems | |
| JP2002278800A (ja) | 監視装置およびその方法 | |
| JP2002082820A (ja) | プロセッサ暴走防止用コンピュータシステム | |
| JPH0119180B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010911 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |