CN109739673B - 一种寄存器写入保护方法、逻辑装置及通信设备 - Google Patents

Abstract

本申请提供了一种寄存器写入保护方法、逻辑装置及通信设备，其中，该方法包括：监听总线上传输的总线信号；当确定监听到的写入信号符合预设写入规则时，使能目标寄存器的写入功能；当确定监听到的写入信号不符合所述预设写入规则时，停止监听所述总线上传输的总线信号，并在设定时长之后恢复监听所述总线上传输的总线信号。采用上述方式，可以有效避免目标寄存器被误写，进而避免因目标寄存器被误写而导致执行错误操作的情况。

Description

一种寄存器写入保护方法、逻辑装置及通信设备

技术领域

本申请涉及通信技术领域，具体而言，涉及一种寄存器写入保护方法、逻辑装置及通信设备。

背景技术

目前，在通信设备或盒式设备中可以集成可编程逻辑单元，可编程逻辑单元中包括寄存器，例如用于复位外部芯片的复位寄存器等，在程序运行过程中，这类寄存器中可以被写入数据进而实现对应的功能。但是，程序运行时可能会出现错误，当程序运行出错时，可能出现将错误的数据写入寄存器的情况，进而导致寄存器执行一些错误操作，例如，将复位指令误写入复位寄存器中，将导致复位寄存器错误地将外部芯片进行复位，影响正常的运行状态。

发明内容

有鉴于此，本申请的目的在于提供一种寄存器写入保护方法、逻辑装置及通信设备，以有效避免目标寄存器被误写，进而避免因目标寄存器被误写而导致执行错误操作的情况。

第一方面，本申请提供一种寄存器写入保护方法，应用于逻辑装置中，包括：

监听总线上传输的总线信号；

当确定监听到的写入信号符合预设写入规则时，使能目标寄存器的写入功能，其中，所述目标寄存器在使能之后开启写入功能；

当确定监听到的写入信号不符合所述预设写入规则时，停止监听所述总线上传输的总线信号，并在设定时长之后恢复监听所述总线上传输的总线信号。

一种可能的实施方式中，当确定所述总线信号不符合所述预设写入规则时，所述方法还包括：

通过所述总线向处理器发送中断信号，所述中断信号用于指示处理器运行程序时出现错误。

一种可能的实施方式中，所述写入信号包括通过所述总线中的数据线写入所述逻辑装置的数据信号；

所述预设写入规则包括所述数据信号中包括至少一个指定数值、且所述至少一个指定数值的写入顺序为预设写入顺序。

一种可能的实施方式中，在使能目标寄存器的写入功能之后，还包括：

检测所述目标寄存器中写入的数据量；

当检测到所述目标寄存器中写入的数据量达到预设数据量时，去使能所述目标寄存器的写入功能。

一种可能的实施方式中，所述使能所述目标寄存器的写入功能，包括：

将所述目标寄存器的写入功能的使能管脚由低电平置为高电平；

所述去使能所述目标寄存器的写入功能，包括：

将所述目标寄存器的写入功能的使能管脚由高电平置为低电平。

第二方面，本申请提供一种逻辑装置，所述逻辑装置包括保护模块。所述保护模块与目标寄存器连接；

所述保护模块，用于监听总线上传输的总线信号；当确定监听到的写入信号符合预设写入规则时，使能所述目标寄存器的写入功能；当确定监听到的写入信号不符合所述预设写入规则时，停止监听所述总线上传输的总线信号，并在设定时长之后恢复监听所述总线上传输的总线信号。

一种可能的设计中，所述保护模块，还用于：

当确定监听到的写入信号不符合所述预设写入规则时，通过所述总线向处理器发送中断信号，所述中断信号用于指示处理器运行程序时出现错误。

一种可能的设计中，所述写入信号包括通过所述总线中的数据线写入所述逻辑装置的数据信号；

所述预设写入规则包括所述数据信号中包括至少一个指定数值、且所述至少一个指定数值的写入顺序为预设写入顺序。

一种可能的设计中，所述保护模块还用于：

在使能所述目标寄存器的写入功能之后，检测所述目标寄存器中写入的数据量；

当检测到所述目标寄存器中写入的数据量达到预设数据量时，去使能所述目标寄存器的写入功能。

一种可能的设计中，所述保护模块，在使能所述目标寄存器的写入功能时，具体用于：

将所述目标寄存器的写入功能的使能管脚由低电平置为高电平；

所述保护模块，在去使能所述目标寄存器的写入功能时，具体用于：

将所述目标寄存器的写入功能的使能管脚由高电平置为低电平。

第三方面，本申请提供一种通信设备，包括处理器、上述第二方面或第二方面任一种可能的设计中所述的逻辑装置、以及目标寄存器，所述目标寄存器和所述逻辑装置中包括的所述保护模块分别通过总线与所述处理器连接；

所述处理器，用于通过所述总线传输总线信号；

所述保护模块，用于监听所述总线上传输的总线信号；当确定监听到的写入信号符合预设写入规则时，使能所述目标寄存器的写入功能；当确定监听到的写入信号不符合所述预设写入规则时，停止监听所述总线上传输的总线信号，并在设定时长之后恢复监听所述总线上传输的总线信号。

其中，所述保护模块与所述目标寄存器的具体功能可参见上述第二方面或上述第二方面任一可能的设计中所述的逻辑装置的相关描述，这里不再展开说明。

本申请实施例中，逻辑装置通过监听总线上传输的总线信号，并检测总线信号是否符合预设写入规则来确定是否使能目标寄存器的写入功能。其中，当确定监听到的写入信号符合预设写入规则时，说明程序运行正常，这种情况下可以使能目标寄存器的写入功能；当确定监听到的写入信号不符合预设写入规则时，说明程序运行异常，这种情况下可以不使能目标寄存器的写入功能，同时，还可以停止监听总线上传输的总线信号，并在设定时长之后再恢复监听总线上传输的总线信号。

这种处理方式，一方面可以在程序运行异常时，有效避免目标寄存器被误写，另一方面通过使逻辑装置在设定时长内停止监听总线信号，也可以在程序运行异常时，有效避免因向逻辑装置误写数据而造成逻辑装置错误地使能目标寄存器的写入功能的情况。从而可以有效防止目标寄存器执行一些错误操作而影响系统的正常运行。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了本申请实施例提供的一种可能的通信设备的结构示意图；

图2示出了本申请实施例提供的另一种可能的通信设备的结构示意图；

图3示出了本申请实施例提供的一种判断写入信号是否符合预设写入规则的流程示意图；

图4示出了本申请实施例提供的一种寄存器写入保护方法的流程示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

考虑到目前可编程逻辑单元中有些重要寄存器可能会在程序运行出现错误时被误写入错误的指令，导致这些重要寄存器执行错误的操作，进而影响设备的正常运行。针对上述问题，本申请提供了一种寄存器写入保护方法、逻辑装置以及通信设备，通过监听总线上传输的总线信号，并检测监听到的写入信号是否符合预设写入规则来确定是否使能目标寄存器的写入功能，由此可以有效避免目标寄存器被误写。并且，在确定监听到的写入信号不符合预设写入规则时，还可以在设定时长内停止监听总线上传输的总线信号，由此可以在程序运行异常时有效避免因向逻辑装置误写数据而造成逻辑装置错误地使能目标寄存器的写入功能的情况。从而可以有效防止目标寄存器执行一些错误操作而影响系统的正常运行。

下面结合具体实施例对本申请提供的技术方案进行详细说明。

首先，参照图1所示，为本申请实施例提供的一种可能的通信设备100的结构示意图。该通信设备100中包括处理器101、逻辑装置102、以及目标寄存器103，其中，逻辑装置102中包括保护模块1021，保护模块1021与目标寄存器103连接，并且，保护模块1021与目标寄存器103分别通过总线104与处理器101连接，以相互传输信号。

其中，总线104包括用于传输数据信号的数据线、用于传输地址信号的地址线、以及用于传输控制信号的控制线等。

一种可能的设计中，例如参照图1所示的一种通信设备100的示意图中，上述目标寄存器103可以与逻辑装置102单独设置；另一种可能的设计中，参照图2所示的另一种通信设备100的示意图中，上述目标寄存器103可以设置在上述逻辑装置102中。其中，目标寄存器103与逻辑装置102中的保护模块1021可以并行地通过数据线、地址线、控制线与处理器101连接，以便与处理器101之间相互传输信号。

并且，上述图1和图2所示的示意图中，保护模块1021可以与目标寄存器103连接(图中未示出)，来控制目标寄存器103使能或者去使能。

一示例中，保护模块1021可以与目标寄存器103的写入功能的使能引脚连接，以控制写入功能的使能引脚置为低电平或者置为高电平。写入功能的使能引脚用于控制目标寄存器103的写入功能，当写入功能的使能引脚处于低电平时，去使能目标寄存器103的写入功能，当写入功能的使能引脚处于高电平时，使能目标寄存器103的写入功能。

需要说明的是，本申请实施例中，在初始状态下目标寄存器103的写入功能去使能，后续在保护模块1021的指示下，目标寄存器103的写入功能可以使能。

其中，目标寄存器103可以为逻辑装置102内部或外部部署的任意一个寄存器，例如复位寄存器等。保护模块1021可以为逻辑装置102中固化的逻辑电路。

本申请的一实施例中，图1和图2所示的示意图中处理器101、逻辑装置102、以及目标寄存器103既可以部署在同一印制电路板(Printed Circuit Board，PCB)，如主控板上；或者，也可以分别部署在不同的PCB上，如处理器101部署在主控板上、逻辑装置102和目标寄存器103部署在业务板上等。

结合上述图1至图2中对通信设备100的结构的描述，下面对逻辑装置102控制目标寄存器103的写入功能使能或者去使能的具体方式进行说明。

处理器101可以通过总线104传输总线信号。其中，总线104上传输的总线信号可以包括：

(1)、通过控制线传输的控制信号。其中，控制信号中可以携带有第一地址信息、以及读指令或写指令等。其中，当处理器101想要向逻辑装置102中读取或写入数据时，第一地址信息例如为逻辑装置102的地址信息。或者，当处理器101想要向目标寄存器103中读取或写入数据时，第一地址信息例如为目标寄存器103的地址信息。

(2)、通过地址线传输的地址信号。其中，地址信号中可以携带有第二地址信息，例如，当处理器101想要访问逻辑装置102中的保护模块1021时，第二地址信息为保护装置1021的地址信息。或者，当处理器101想要访问目标寄存器103时，第二地址信息可以为目标寄存器103中特定的寄存器空间。

(3)、通过数据线传输的数据信号。其中，数据信号中可以携带有写入或读取的数据信息等。

逻辑装置102通过监听总线信号，以确定处理器101是否需要访问逻辑装置102、访问逻辑装置102中的哪个模块、以及访问方式是读取数据或写入数据。

例如，逻辑装置102在监听到通过控制线传输的控制信号、且控制信号中携带有逻辑装置102的地址信息和写指令时，可以确定处理器101向逻辑装置102中写入信号。进一步地，逻辑装置102在监听到通过地址线传输的地址信号、且地址信号中携带有保护模块1021的地址信息时，可以确定处理器101向保护模块1021中写入信号。进一步地，逻辑装置102在监听到通过数据线传输的数据信号、且数据信号中携带有数据信息时，可以确定处理器101通过总线104中的数据线向保护模块1021中写入的具体数据。

本申请实施例中，逻辑装置102，或者逻辑装置102中的保护装置1021，可以通过判断监听到的写入信号中是否符合预设写入规则，来确定是否需要继续监听总线上传输的总线信号、以及确定是否使能或者去使能目标寄存器的写入功能。

情况一、当确定监听到的写入信号符合预设写入规则时，使能目标寄存器103的写入功能，以便目标寄存器103监听并响应通过总线104传输给目标寄存器103的写入信号。

一种可能的实施方式中，逻辑装置102对目标寄存器103进行使能的方式例如为，通过将目标寄存器103的写入功能的使能管脚由低电平置为高电平，以使能目标寄存器103的写入功能。

其中，写入信号中包括通过总线104中的数据线写入逻辑装置102的数据信号。上述预设写入规则包括：通过数据线传输的数据信号中包括至少一个指定数值、且至少一个指定数值的写入顺序为预设写入顺序。

一示例中，假设保护模块1021的地址为0x10，预设写入规则例如为向地址0x10(即，保护模块1021)写入三个指定数据“0x13”、“0x31”、“0x32”、且三个指定数据的写入顺序依次为“0x13”→“0x31”→“0x32”。那么，逻辑装置102在从总线104上监听到总线信号后，执行的判断过程参照图3所示：

第一步、监听到控制线上传输的控制信号，控制信号中携带有逻辑装置102的地址信息、以及写指令，确定处理器101向逻辑装置102中写入信号；

第二步、监听到地址线上传输的地址信号，地址信号中携带有保护模块1021的地址“0x10”，确定处理器101向逻辑装置102的保护装置1021中写入信号；

第三步、监听到数据线上传输的数据信号，判断数据线上传输的数据信号的第一个指定数据是否为“0x13”，若是，则执行第四步，若否，则确定监听到的写入信号不符合预设写入规则；

第四步、判断数据线上传输的数据信号的第二个指定数据是否为“0x31”，若是，则执行第五步，若否，则确定监听到的写入信号不符合预设写入规则；

第五步、判断数据线上传输的数据信号的第三个指定数据是否为“0x32”，若是，则确定监听到的写入信号符合预设写入规则，若否，则确定监听到的写入信号不符合预设写入规则。

情况二、当确定监听到的写入信号不符合预设写入规则时，停止监听总线104上传输的总线信号，并在设定时长之后恢复监听总线104上传输的总线信号。

一种可能的实施方式中，在确定监听到的写入信号不符合预设写入规则时，说明程序运行出现异常，这种情况下逻辑装置102不仅不对目标寄存器103进行使能，还可以对保护模块1021的写入功能去使能，以使逻辑装置102停止监听通过总线104传输给逻辑装置102的总线信号。例如，可以将保护模块1021的写入功能的使能引脚由高电平置为低电平，以便停止监听总线104上传输的总线信号。

又一种可能的实施方式中，逻辑装置102中还可以包括计时器，当保护模块1021的写入功能的使能引脚变为低电平时，计时器可以开始计时，在计时器进行计时的过程中，由于保护模块1021的写入功能去使能，故停止监听总线104上传输的总线信号。当计时器记录的时长达到设定时长后，可以将保护模块1021的写入功能的使能引脚恢复为高电平，即可以恢复监听总线104上传输的总线信号。并且，当计时器记录的时长达到设定时长后，计时器可以停止计时并归零。

目标寄存器103的写入功能使能后，目标寄存器103可以监听总线104上传输的总线信号，并在确定监听到的总线信号符合目标寄存器103的预设写入规则时，响应监听到的总线信号。

其中，监听到的总线信号可以为处理器101通过总线104传输给目标寄存器103的写入信号或读取信号。同样，目标寄存器103监听到的总线信号也可以包括通过控制线传输的控制信号、通过地址线传输的地址信号、通过数据线传输的数据信号。

示例性的，目标寄存器103的预设写入规则例如包括以下规则中的至少一种：通过控制线传输的控制信号包括逻辑装置102的地址、以及读指令或写指令；通过地址线传输的地址信号中包括目标寄存器103的地址；通过数据线传输的数据信号中包括待读取的数据信息或待写入的数据信息。

例如，目标寄存器103可以在监听到通过控制线传输的控制信号中包括目标寄存器103的地址和写指令、且通过数据线传输的数据信号中携带有待写入的数据信息时，响应写入的数据信息。

另外，本申请的一实施例中，目标寄存器103的写入功能使能之后，为了避免后续写入目标寄存器103的信号出现异常进而导致误操作，还提供了一种可能的实施方式：逻辑装置102在检测到目标寄存器103完成一次写操作之后，将目标寄存器103的写入功能去使能，以关闭目标寄存器103的写入功能。

示例性的，逻辑装置102可以检测目标寄存器103中写入的数据量。当检测到目标寄存器103中写入的数据量达到预设数据量时，去使能目标寄存器103的写入功能。

其中，将在目标寄存器103中写入预设数据量，视为一次写操作，预设数据量例如为8比特(bit)或16bit。例如，在检测到目标寄存器103中被写入了8bit的数据后，确定执行完一次写操作，去使能目标寄存器103的写入功能。具体去使能的操作例如可以为将目标寄存器103的写入功能的使能引脚由高电平置为低电平。

另外，本申请的又一实施例中，逻辑装置102在判断出监测到的写入信号不符合预设写入规则时，还可以通过总线104向处理器101发送中断信号，中断信号用于指示处理器101运行程序时出现错误。由此可以通知处理器101进行纠错处理，从而提高程序运行的可靠性。

结合上述对通信设备100以及逻辑装置102的描述，下面对寄存器写入保护方法进行详细说明。其中，该寄存器写入保护方法的执行主体例如为上述逻辑装置102或逻辑装置102中的保护模块1021。

参照图4所示，为本申请实施例提供的一种寄存器写入保护方法的流程示意图，包括如下步骤：

步骤401、监听总线104上传输的总线信号。

步骤402、判断监听到的写入信号是否符合预设写入规则。

若判断结果为是，则执行步骤403；当判断结果为否，则执行步骤404。

其中，写入信号包括通过总线中的数据线写入逻辑装置的数据信号。预设写入规则包括数据信号中包括至少一个指定数值、且至少一个指定数值的写入顺序为预设写入顺序。

步骤403、使能目标寄存器103的写入功能。

步骤404、停止监听总线104上传输的总线信号，并在设定时长之后恢复监听总线104上传输的总线信号。

一种可能的实施方式中，当确定监听到的写入信号不符合预设写入规则时，还可以通过总线104向处理器101发送中断信号，中断信号用于指示处理器101运行程序时出现错误。

一种可能的实施方式中，在使能目标寄存器103的写入功能之后，还可以检测目标寄存器103中写入的数据量；当检测到目标寄存器103中写入的数据量达到预设数据量时，去使能目标寄存器103的写入功能。

一种可能的实施方式中，使能目标寄存器103的写入功能，具体可以为将目标寄存器103的写入功能的使能管脚由低电平置为高电平。去使能目标寄存器103的写入功能，具体可以为：将目标寄存器103的写入功能的使能管脚由高电平置为低电平。

本申请实施例中，逻辑装置102通过监听总线104上传输的总线信号，并检测监听到的写入信号是否符合预设写入规则来确定是否对目标寄存器103进行使能。其中，当确定监听到的写入信号符合预设写入规则时，说明程序运行正常，这种情况下对目标寄存器103进行使能，目标寄存器103使能后可以开启写入功能；当确定监听到的写入信号不符合预设写入规则时，说明程序运行异常，这种情况下可以不对目标寄存器103进行使能，同时，还可以停止监听总线104上传输的总线信号，并在设定时长之后再恢复监听总线104上传输的总线信号。

这种处理方式，一方面可以在程序运行异常时，有效避免目标寄存器103被误写，另一方面通过使逻辑装置102在设定时长内停止监听总线信号，也可以在程序运行异常时有效避免因向逻辑装置102误写数据而造成逻辑装置102错误地对目标寄存器103进行使能的情况。从而可以有效防止目标寄存器103执行一些错误操作而影响系统的正常运行。

此外，本申请实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行上述方法实施例中所述的寄存器写入保护方法的步骤。

本申请实施例所提供的寄存器写入保护方法的计算机程序产品，包括存储了程序代码的计算机可读存储介质，所述程序代码包括的指令可用于执行上述方法实施例中所述的寄存器写入保护方法的步骤，具体可参见上述方法实施例，在此不再赘述。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种寄存器写入保护方法，应用于逻辑装置中，其特征在于，包括：

监听总线上传输的总线信号，所述总线信号包括控制信号、地址信号和数据信号；

当确定监听到的写入信号符合预设写入规则时，使能目标寄存器的写入功能；所述写入信号包括通过所述总线中的数据线写入所述逻辑装置的数据信号；所述预设写入规则包括所述数据信号中包括至少一个指定数值、且所述至少一个指定数值的写入顺序为预设写入顺序；

当确定监听到的写入信号不符合所述预设写入规则时，停止监听所述总线上传输的总线信号，并在设定时长之后恢复监听所述总线上传输的总线信号；

所述监听总线上传输的总线信号包括：监听到所述控制信号、且所述控制信号中携带有地址信息和写指令，或者，监听到所述地址信号、且所述地址信号中携带有地址信息，或者，监听到所述数据信号、且所述数据信号中携带有数据信息。

2.如权利要求1所述的方法，其特征在于，当确定监听到的写入信号不符合所述预设写入规则时，还包括：

通过所述总线向处理器发送中断信号，所述中断信号用于指示处理器运行程序时出现错误。

3.如权利要求1所述的方法，其特征在于，在使能目标寄存器的写入功能之后，还包括：

检测所述目标寄存器中写入的数据量；

当检测到所述目标寄存器中写入的数据量达到预设数据量时，去使能所述目标寄存器的写入功能。

4.如权利要求3所述的方法，其特征在于，所述使能目标寄存器的写入功能，包括：

将所述目标寄存器的写入功能的使能管脚由低电平置为高电平；

所述去使能所述目标寄存器的写入功能，包括：

将所述目标寄存器的写入功能的使能管脚由高电平置为低电平。

5.一种逻辑装置，其特征在于，所述逻辑装置包括保护模块，所述保护模块与目标寄存器连接；

所述保护模块，用于监听总线上传输的总线信号；当确定监听到的写入信号符合预设写入规则时，使能所述目标寄存器的写入功能；当确定监听到的写入信号不符合所述预设写入规则时，停止监听所述总线上传输的总线信号，并在设定时长之后恢复监听所述总线上传输的总线信号，所述总线信号包括控制信号、地址信号和数据信号；所述写入信号包括通过所述总线中的数据线写入所述逻辑装置的数据信号；所述预设写入规则包括所述数据信号中包括至少一个指定数值、且所述至少一个指定数值的写入顺序为预设写入顺序；

所述保护模块，还用于监听到所述控制信号、且所述控制信号中携带有所述逻辑装置的地址信息和写指令，或者，还用于监听到所述地址信号、且所述地址信号中携带有所述保护模块的地址信息，或者，还用于监听到所述数据信号、且所述数据信号中携带有数据信息。

6.如权利要求5所述的装置，其特征在于，所述保护模块，还用于：

当确定监听到的写入信号不符合所述预设写入规则时，通过所述总线向处理器发送中断信号，所述中断信号用于指示处理器运行程序时出现错误。

7.如权利要求5所述的装置，其特征在于，所述保护模块，还用于：

在使能所述目标寄存器的写入功能之后，检测所述目标寄存器中写入的数据量；

当检测到所述目标寄存器中写入的数据量达到预设数据量时，去使能所述目标寄存器的写入功能。

8.如权利要求7所述的装置，其特征在于，所述保护模块，在使能所述目标寄存器的写入功能时，具体用于：

将所述目标寄存器的写入功能的使能管脚由低电平置为高电平；

所述保护模块，在去使能所述目标寄存器的写入功能时，具体用于：

将所述目标寄存器的写入功能的使能管脚由高电平置为低电平。

9.如权利要求5至8任一所述的装置，其特征在于，所述目标寄存器设置在所述逻辑装置中。

10.一种通信设备，其特征在于，包括处理器、如权利要求5至8任一所述的逻辑装置、以及目标寄存器；其中，所述目标寄存器和所述逻辑装置中包括的所述保护模块分别通过总线与所述处理器连接；

所述处理器，用于通过所述总线传输总线信号；

所述保护模块，用于监听所述总线上传输的总线信号；当确定监听到的写入信号符合预设写入规则时，使能所述目标寄存器的写入功能；当确定监听到的写入信号不符合所述预设写入规则时，停止监听所述总线上传输的总线信号，并在设定时长之后恢复监听所述总线上传输的总线信号；所述写入信号包括通过所述总线中的数据线写入所述逻辑装置的数据信号；所述预设写入规则包括所述数据信号中包括至少一个指定数值、且所述至少一个指定数值的写入顺序为预设写入顺序。

Images