JP6094685B2 - 情報処理装置及び情報処理装置制御プログラム - Google Patents

情報処理装置及び情報処理装置制御プログラム Download PDF

Info

Publication number
JP6094685B2
JP6094685B2 JP2015551308A JP2015551308A JP6094685B2 JP 6094685 B2 JP6094685 B2 JP 6094685B2 JP 2015551308 A JP2015551308 A JP 2015551308A JP 2015551308 A JP2015551308 A JP 2015551308A JP 6094685 B2 JP6094685 B2 JP 6094685B2
Authority
JP
Japan
Prior art keywords
mounting
dimm
candidate pattern
abnormality
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015551308A
Other languages
English (en)
Other versions
JPWO2015083226A1 (ja
Inventor
匡弘 西尾
匡弘 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of JP6094685B2 publication Critical patent/JP6094685B2/ja
Publication of JPWO2015083226A1 publication Critical patent/JPWO2015083226A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2247—Verification or detection of system hardware configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/327—Alarm or error message display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Description

本発明は、情報処理装置及び情報処理装置制御プログラムに関する。
サーバの仮想化やクラウドコンピューティングの発展に伴い、大容量のメモリを搭載できる情報処理装置が求められている。そこで、近年の情報処理装置は、メモリの容量を増やすために、多数のDual Inline Memory Module（ＤＩＭＭ）搭載スロットを有するものが増えてきている。多いものでは、１枚のシステムボード内に４８枚のＤＩＭＭを搭載することができる情報処理装置もある。
このような多数のＤＩＭＭスロットを有する情報処理装置では、ＤＩＭＭは、スロット単位で搭載可否を定めたＤＩＭＭ搭載候補パターンにしたがって所定のスロットに搭載される。このＤＩＭＭ搭載候補パターンは、情報処理装置におけるCentral Processing Unit（ＣＰＵ）の個数、ＤＩＭＭタイプ及びＤＩＭＭ動作モードの組合せに応じて多数のパターンが存在する。
このように決められたパターンにＤＩＭＭを搭載する際、以下のような問題が発生してしまうおそれがある。第１に、誤ったスロット位置にＤＩＭＭを搭載してしまい、搭載禁止のスロットにＤＩＭＭを誤搭載してしまうおそれがある。このようにＤＩＭＭを誤搭載してしまった場合、情報処理装置のPower-ON Self-Test（ＰＯＳＴ）処理部がＤＩＭＭ診断中に異常を検知し、情報処理装置を停止させてしまうおそれがある。ＰＯＳＴとは、情報処理装置に電源を投入したとき及びハードウェアリセットを行ったときなどに実行されるハードウェアの診断テストである。ＰＯＳＴのためのテストプログラムがBasic Input/Output System Read Only Memory（ＢＩＯＳＲＯＭ）に記録されており、電源投入直後に、このプログラムが実行されることでＰＯＳＴが実行される。
第２に決められたスロットにＤＩＭＭが搭載されていない搭載不足の場合も考えられる。これは、搭載し忘れた場合とＤＩＭＭの実装の仕方が不十分なために接触不良が起こり、その結果搭載していないように見える場合とがある。このようにＤＩＭＭの搭載不足が発生した場合も誤搭載の場合と同様に、情報処理装置のＰＯＳＴ処理部がＤＩＭＭ診断中に異常を検知し、情報処理装置を停止させてしまうおそれがある。
そして、ＤＩＭＭに関する情報を取得する従来技術として以下のようなものがある。例えば、ＤＩＭＭに搭載されたSerial Presence Detect（ＳＰＤ）に格納されている情報を専用のハードウェアインタフェースと専用のシステムプログラムを用いて読み出し、ＤＩＭＭに関する情報を調べる従来技術がある。ここで、ＳＰＤとは、ＤＩＭＭ上に搭載されているＲＯＭチップの一種であり、ＤＩＭＭの容量、最大クロック数及び信号タイプといったＤＩＭＭの仕様情報を格納している。情報処理装置は、ＳＰＤから取得した情報でＤＩＭＭの制御プログラムを決定する。
また、サービスプロセッサが、プロセッサ、記憶装置及び入出力装置の構成情報の設定を読み出し各装置の状態を表示する従来技術がある。
特開２００２−２５９２２７号公報 特開２００３−０２９９９８号公報
しかしながら、ＳＰＤから情報を読み出す従来技術では、ＳＰＤの異常をApplication Specific Integrated Circuit（ＡＳＩＣ）によりＳＰＤの異常は検出できるが、ＤＩＭＭの未挿入や誤挿入を検出することは困難である。また、サービスプロセッサにより設定を読み出す従来技術においてもメモリの情報はＳＰＤから取得しており、ＤＩＭＭの未挿入や誤挿入を検出することは困難である。
このように、従来、上述したＤＩＭＭの誤挿入や未挿入といった異常を、装置の起動前に検出することが困難であった。そのため、操作者はそれらの異常に気付かずに装置を起動させてしまい、その結果、装置に異常が発生して、システムが停止してしまう。装置が停止した場合、復旧させるために以下の３つの手順を行うことが一般的である。始めに、操作者は、表示された異常通知を手掛かりに装置の停止の原因調査を行う。続いて、原因が特定できた場合、操作者は、原因を取り除く。最後に、操作者は、装置を再起動してシステムを復旧させる。このように、装置の起動前にＤＩＭＭの誤搭載や搭載不足といった異常を検出することができないため、装置の停止及び再起動が発生し、システムの構築、並びに、メモリの運用及び保守といった操作者の工数負担が増加してしまう。
開示の技術は、上記に鑑みてなされたものであって、操作者の工数負担を軽減させる情報処理装置及び情報処理装置制御プログラムを提供することを目的とする。
本願の開示する情報処理装置及び情報処理装置制御プログラムは、一つの態様において、複数のスロットは、電子部品を搭載する。搭載状態検出部は、各前記スロットにおける前記電子部品の搭載の有無を検出する。異常検出部は、演算処理部の数、前記電子部品の種類及び前記電子部品の動作モードを基に、各前記スロットに対する前記電子部品の搭載の有無を表す搭載候補パターンを決定し、前記搭載状態検出部による検出結果及び前記搭載候補パターンを基に、前記電子部品の搭載異常を検出する。報知部は、前記異常検出部により前記搭載異常が検出された場合、前記搭載異常を報知する。
本願の開示する情報処理装置及び情報処理装置制御プログラムの一つの態様によれば、操作者の工数負担を軽減させることができるという効果を奏する。
図１は、実施例１に係る情報処理装置の概略構成図である。 図２は、実施例１に係るシステムボードの構成図である。 図３は、実施例１に係る搭載状態検出表示部のブロック図である。 図４は、ＤＩＭＭ搭載モード＃１の場合のＤＩＭＭ搭載候補パターンを示す図である。 図５は、ＤＩＭＭ搭載モード＃２の場合のＤＩＭＭ搭載候補パターンを示す図である。 図６は、ＤＩＭＭ搭載モード＃３の場合のＤＩＭＭ搭載候補パターンを示す図である。 図７は、ＤＩＭＭ搭載モード＃４の場合のＤＩＭＭ搭載候補パターンを示す図である。 図８は、ＤＩＭＭ搭載モード＃５の場合のＤＩＭＭ搭載候補パターンを示す図である。 図９は、ＤＩＭＭ搭載モード＃６の場合のＤＩＭＭ搭載候補パターンを示す図である。 図１０は、ＤＩＭＭ搭載モード＃７の場合のＤＩＭＭ搭載候補パターンを示す図である。 図１１は、ＤＩＭＭ搭載モード＃８の場合のＤＩＭＭ搭載候補パターンを示す図である。 図１２は、モード決定テーブルの一例の図である。 図１３は、ＤＩＭＭ搭載検出回路の一例を示す図である。 図１４は、ＤＩＭＭ搭載検出回路が出力する信号の論理表の図である。 図１５は、搭載状態判定部の回路構成の一例を示す図である。 図１６は、検出結果表示処理部の回路構成の一例を示す図である。 図１７は、表示部の一例を説明するための図である。 図１８は、実施例１に係る情報処理装置によるＤＩＭＭの誤搭載及び搭載不足の判定処理のフローチャートである。 図１９は、搭載状態判定部によるＤＩＭＭの搭載状態判定処理のフローチャートである。 図２０は、実施例１に係る検出結果表示処理部による検出結果表示処理のフローチャートである。 図２１は、実施例２に係る検出結果表示処理部による検出結果表示処理のフローチャートである。 図２２は、実施例３に係るシステムボードの構成図である。 図２３は、実施例４に係るＩＯボードの構成図である。 図２４は、実施例４に係る搭載状態検出表示部のブロック図である。 図２５は、ＰＣＩモード決定テーブルの一例を表す図である。
以下に、本願の開示する情報処理装置及び情報処理装置制御プログラムの実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する情報処理装置及び情報処理装置制御プログラムが限定されるものではない。
図１は、実施例１に係る情報処理装置の概略構成図である。情報処理装置１００は、それぞれ挿抜可能なシステムボード１及び（Input Output）ＩＯボード２を有している。また、システムボード１やＩＯボード２を情報処理装置１００に挿入することを、情報処理装置１００に実装するという場合がある。また、情報処理装置１００は、ハードディスク３を有している。
システムボード１は、主記憶媒体であるＤＩＭＭ１１及び演算処理部であるＣＰＵ１２を有している。また、システムボード１は、搭載状態検出表示部１０を有している。搭載状態検出表示部１０については後で詳細に説明する。
ＣＰＵ１２及びＤＩＭＭ１１は、システムボード１に対して着脱可能である。ＣＰＵ１２及びＤＩＭＭ１１は、例えば、情報処理装置１００の操作者のシステム設計に基づいて個数や性能などが決められ、操作者により、情報処理装置１００へ実装される。
ＩＯボード２は、ＰＣＩデバイス２１を有している。ＰＣＩデバイス２１は、例えば、ネットワークカードやグラフィックカードなどである。そして、ＰＣＩデバイス２１は、ＩＯボード２に対して着脱可能である。
図２は、実施例１に係るシステムボードの構成図である。本実施例においては、システムボード１は、ＤＩＭＭ１１を実装するためのＤＩＭＭスロット１１１を３２個有している。図２では、各ＤＩＭＭスロット１１１にスロット番号をつけて区別している。図２のＤＩＭＭスロット１１１においてＤＩＭＭの後に付加されている番号がスロット番号を表す。３２個のＤＩＭＭスロット１１１は、それぞれ＃０Ａ０〜＃０Ａ３、＃０Ｂ０〜＃０Ｂ３、＃０Ｃ０〜＃０Ｃ３、＃０Ｄ０〜＃０Ｄ３、＃１Ａ０〜＃１Ａ３、＃１Ｂ０〜＃１Ｂ３、＃１Ｃ０〜＃１Ｃ３、及び、＃１Ｄ０〜＃１Ｄ３のスロット番号を用いて表されている。例えば、図２における一番上のＤＩＭＭスロット１１１のスロット番号は、＃１Ｄ３である。
また、システムボード１は、メモリコントローラ（Memory Controller：ＭＣ）１３を８個有している。図２では、各メモリコントローラ１３にもコントローラ番号をつけて区別している。図２のメモリコントローラ１３において、ＭＣの後に付加されている番号がコントローラ番号を表す。８個のメモリコントローラ１３は、それぞれ＃０Ａ〜０Ｄ及び＃１Ａ〜１Ｄのコントローラ番号を用いて表されている。例えば、図２における一番上のメモリコントローラ１３のコントローラ番号は、＃１Ｄである。
さらに、システムボード１は、ＣＰＵ１２を２個有している。図２では、ＣＰＵ１２にもＣＰＵ番号をつけて区別している。図２のＣＰＵ１２において、ＣＰＵの後に付加されている番号がＣＰＵ番号を表す。本実施例では、ＣＰＵ＃０及び＃１が搭載されている。
また、システムボード１は、コネクタ１４を有している。コネクタ１４は、情報処理装置１００が有するバスに接続するためのコネクタである。
各ＤＩＭＭスロット１１１は、４つずつ組となって、それぞれのメモリコントローラ１３に接続されている。そして、メモリコントローラ１３は、４つずつ組となって、それぞれのＣＰＵ１２に接続されている。さらに、ＣＰＵ１２は、コネクタ１４に繋がっている。
さらに、システムボード１において、搭載状態検出表示部１０は、各ＤＩＭＭスロット１１１と接続されている。
図３は、実施例１に係る搭載状態検出表示部のブロック図である。搭載状態検出表示部１０は、モード決定部１０１、パターン記憶部１０２、搭載状態検出部１０３、搭載状態判定部１０４、検出結果表示処理部１０５、表示部１０６及び起動処理部１０７を有している。
ＤＩＭＭスロット１１１には、操作者によりＤＩＭＭ１１が搭載されている。操作者は、ＣＰＵ１２の搭載数、搭載するＤＩＭＭ１１のタイプ及びＤＩＭＭ１１の動作モードに応じて決まるパターンにしたがって、ＤＩＭＭスロット１１１にＤＩＭＭ１１を搭載する。しかし、操作者によりＤＩＭＭ１１が搭載された状態では、操作者のミスによる誤搭載や搭載不足が発生しているおそれがある。
パターン記憶部１０２は、ＤＩＭＭ搭載モード毎にＤＩＭＭ搭載候補パターンを記憶している。ＤＩＭＭ搭載モードとは、例えば、ＣＰＵ１２の搭載数、搭載されているＤＩＭＭ１１のタイプ及びＤＩＭＭ１１の動作モードに対応させて決定されたＤＩＭＭ搭載方法の識別情報である。そして、ＤＩＭＭ搭載候補パターンは、ＤＩＭＭ搭載モード毎に各スロット１１１に対してＤＩＭＭ１１をどのように配置することができるかを表す情報が登録されている。
例えば、図４〜１１は、パターン記憶部１０２が記憶するＤＩＭＭ搭載モード毎のＤＩＭＭ搭載候補パターンの一例を表している。ここでは、ＤＩＭＭ搭載モードとして８種類のモードが有る場合で説明する。以下の説明では、８種類のＤＩＭＭ搭載モードに、それぞれ＃１〜＃９の番号を振って表される。図４は、ＤＩＭＭ搭載モード＃１の場合のＤＩＭＭ搭載候補パターンを示す図である。図５は、ＤＩＭＭ搭載モード＃２の場合のＤＩＭＭ搭載候補パターンを示す図である。図６は、ＤＩＭＭ搭載モード＃３の場合のＤＩＭＭ搭載候補パターンを示す図である。図７は、ＤＩＭＭ搭載モード＃４の場合のＤＩＭＭ搭載候補パターンを示す図である。図８は、ＤＩＭＭ搭載モード＃５の場合のＤＩＭＭ搭載候補パターンを示す図である。図９は、ＤＩＭＭ搭載モード＃６の場合のＤＩＭＭ搭載候補パターンを示す図である。図１０は、ＤＩＭＭ搭載モード＃７の場合のＤＩＭＭ搭載候補パターンを示す図である。図１１は、ＤＩＭＭ搭載モード＃８の場合のＤＩＭＭ搭載候補パターンを示す図である。すなわち、パターン記憶部１０２は、ＤＩＭＭ搭載モード＃１〜＃９のそれぞれに対応させて、図４〜１１で表される各ＤＩＭＭ搭載候補パターンを記憶している。
例えば、図４を例に図４〜９の各図について説明する。ＤＩＭＭ搭載モード＃１に対しては、ＤＩＭＭ搭載候補パターン１−１〜１−４で表される４つのパターンが設定されている。また、ＤＩＭＭ搭載モード＃１の場合、ＤＩＭＭ搭載候補パターン１−５〜１−８は設定されていない。例えば、図４のテーブル２１０における列２１１において、ＤＩＭＭ搭載候補パターン１−１におけるＤＩＭＭ１１のＤＩＭＭスロット１１１への搭載方法が表される。列２１１の各欄においてチェックが付いている欄が、ＤＩＭＭ１１が搭載されるＤＩＭＭスロット１１１を表している。すなわち、ＤＩＭＭ搭載候補パターン１−１では、ＤＩＭＭ＃０Ａ０、ＤＩＭＭ＃０Ｂ０、ＤＩＭＭスロット＃０Ｃ０及びＤＩＭＭスロット＃０Ｄ０がＤＩＭＭ１１を搭載するスロットである。
また、図５〜９で示されるように、各ＤＩＭＭ搭載モードに対応するテーブル２２０〜２８０ついても同様に、複数のＤＩＭＭ搭載候補パターンが登録されている。
図３に戻って説明を続ける。モード決定部１０１は、例えば、図１２に示すモード決定テーブル２００を記憶している。図１２は、モード決定テーブルの一例の図である。モード決定テーブル２００には、搭載ＣＰＵ数２０１、搭載ＤＩＭＭタイプ２０２及びＤＩＭＭ動作モード２０３の組合せに対応させてＤＩＭＭ搭載モード２０４が登録されている。例えば、搭載ＣＰＵ数２０１が１の場合、図２におけるＣＰＵ＃１が搭載されている。また、搭載ＤＩＭＭタイプ２０２は、搭載されているＤＩＭＭ１１がバッファを有するRegistered (Buffered) DIMM（ＲＤＩＭＭ）であるかバッファを有さないUnbuffered DIMM（ＵＤＩＭＭ）であるかを表す。また、ＤＩＭＭ動作モード２０３は、ＤＩＭＭ１１の動作モードが冗長性を有するNon Mirrorであるか冗長性を有さないMirrorであるかを表す。
モード決定部１０１は、情報処理装置１００におけるＣＰＵ１２の搭載数、搭載されているＤＩＭＭ１１のタイプ及びＤＩＭＭ１１の動作モードの入力を操作者から受ける。そして、モード決定部１０１は、受信したＣＰＵ１２の搭載数、搭載されているＤＩＭＭ１１のタイプ及びＤＩＭＭ１１の動作モードに対応するＤＩＭＭ搭載モード２０４をモード決定テーブル２００から決定する。その後、モード決定部１０１は、決定したＤＩＭＭ搭載モード２０４を搭載状態判定部１０４へ出力する。
搭載状態検出部１０３は、どのＤＭＭスロット１１１にＤＩＭＭ１１が搭載されているかを検出する。例えば、本実施例では、搭載状態検出部１０３は、図１３に示すような回路を用いてＤＩＭＭ１１の搭載状態を検出する。図１３は、ＤＩＭＭ搭載検出回路の一例を示す図である。
ＤＩＭＭスロット１１１は、端子１１２及び端子１１３を有している。ＤＩＭＭ１１が挿入されていない場合、点線で表す部分がはずされており、端子１１２と端子１１３とは繋がっていない。そして、ＤＩＭＭ１１がＤＩＭＭスロット１１１に挿入されると、点線であらわすように端子１１２と端子１１３とが接続される。ＤＩＭＭ１１は、端子１１２と端子１１３との間に内部抵抗１１４を有する。
搭載状態検出部１０３は、ＤＩＭＭ搭載検出回路１３１を有している。ＤＩＭＭ搭載検出回路１３１は、ＤＩＭＭ１１の端子１１２側に電源電圧に接続されるプルアップ抵抗１３２を有している。また、ＤＩＭＭ搭載検出回路１３１は、ＤＩＭＭ１１の端子１１３をグランド（Ground：ＧＮＤ）に接続する。
端子１１２と端子１１３とは接続されていない場合、ＤＩＭＭ搭載検出回路１３１は、プルアップ抵抗１３２により電圧が上げられた信号、すなわち論理が「Ｈｉｇｈ」の信号を搭載状態判定部１０４へ出力する。言い換えれば、ＤＩＭＭスロット１１１にＤＩＭＭ１１が挿入されていない場合、ＤＩＭＭ搭載検出回路１３１は、「Ｈｉｇｈ」の信号を出力する。
また、端子１１２と端子１１３とは接続されている場合、電圧はグランドに落ちるので、ＤＩＭＭ搭載検出回路１３１は、論理が「Ｌｏｗ」の信号を搭載状態判定部１０４へ出力する。言い換えれば、ＤＩＭＭスロット１１１にＤＩＭＭ１１が挿入されている場合、ＤＩＭＭ搭載検出回路１３１は、「Ｌｏｗ」の信号を出力する。
図１４は、ＤＩＭＭ搭載検出回路が出力する信号の論理表の図である。ＤＩＭＭ搭載検出回路１３１が出力する信号は、ＤＩＭＭスロット１１１にＤＩＭＭ１１が搭載されている場合、「Ｈｉｇｈ」となり、ＤＩＭＭスロット１１１にＤＩＭＭ１１が搭載されていない場合、「Ｌｏｗ」となる。
図１４では、スロット番号が＃１Ｄ３のＤＩＭＭスロット１１１を例に記載しているが、搭載状態検出部１０３は、他のスロット番号のＤＩＭＭスロット１１１に対してもＤＩＭＭ搭載検出回路１３１を有している。
すなわち、ＤＩＭＭ搭載検出回路１３１は、３２個のＤＩＭＭスロット１１１それぞれについて、ＤＩＭＭ１１が搭載されている場合には「Ｌｏｗ」の信号を、ＤＩＭＭ１１が搭載されていない場合には「Ｈｉｇｈ」の信号を搭載状態判定部１０４へ出力する。ここで、「Ｌｏｗ」の信号を「０」と表し「Ｈｉｇｈ」の信号を「１」と表すと、ＤＩＭＭ搭載検出回路１３１は、ＤＩＭＭ１１の搭載状態の検出結果として１又は０が３２個並んだビット列のパターンを出力する。例えば、ＤＩＭＭ搭載検出回路１３１は、「０１１１０１１１０１１１・・・０１１１」といったパターンを搭載状態判定部１０４へ出力する。
搭載状態判定部１０４は、決定されたＤＩＭＭ搭載モードの情報の入力をモード決定部１０１から受ける。そして、搭載状態判定部１０４は、決定されたＤＩＭＭ搭載モードに対応するＤＩＭＭ搭載候補パターンをパターン記憶部１０２から取得する。
また、搭載状態判定部１０４は、ＤＩＭＭ１１の搭載状態の検出結果の入力を搭載状態検出部１０３から受ける。そして、搭載状態判定部１０４は、受信した搭載状態の検出結果と取得したＤＩＭＭ搭載候補パターンとを比較してパターンが一致しているか否かを判定する。一致している場合には、搭載状態判定部１０４は、パターン一致検出信号を検出結果表示処理部１０５へ出力する。また、搭載状態判定部１０４は、システム起動許可信号を起動処理部１０７へ出力する。
これに対して、受信した搭載状態の検出結果と取得したＤＩＭＭ搭載候補パターンとが一致していない場合には、搭載状態判定部１０４は、誤搭載又は搭載不足が発生しているＤＩＭＭスロット１１１を検出する。そして、搭載状態判定部１０４は、誤搭載又は搭載不足が発生しているＤＩＭＭスロット１１１の情報を検出結果表示処理部１０５へ出力する。
図１５は、搭載状態判定部の回路構成の一例を示す図である。本実施例では、搭載状態判定部１０４は、比較器１４１、ＡＮＤ回路１４２〜１４５を有している。
比較器１４１は、ＤＩＭＭ搭載候補パターン信号及びＤＩＭＭ搭載状態の検出結果のパターンを表すＤＩＭＭ搭載状態検出結果パターン信号の入力を受ける。ＤＩＭＭ候補パターン信号は、例えば、図４〜１１で表される各候補パターンにおいてＤＩＭＭ１１が搭載されるＤＩＭＭスロット１１１を「１」とし、ＤＩＭＭが搭載されないＤＩＭＭスロット１１１を「０」として並べた３２個のビット列のパターンである。ＤＩＭＭ搭載候補パターン信号は、モード決定部１０１により決定されたＤＩＭＭ搭載モードに対応するパターン記憶部１０２に格納されているＤＩＭＭ搭載候補パターンが順番に入力される。
比較器１４１は、ＤＩＭＭ搭載候補パターン信号とＤＩＭＭ搭載状態検出結果パターン信号とが一致していればＨｉｇｈを出力する。また、比較器１４１は、ＤＩＭＭ搭載候補パターン信号とＤＩＭＭ搭載状態検出結果パターン信号とが一致していない場合、Ｌｏｗを出力する。比較器１４１からの出力は、検出結果表示処理部１０５並びにＡＮＤ回路１４４及び１４５へ入力される。
ＡＮＤ回路１４２は、ＤＩＭＭ搭載候補パターン信号の論理を反転させた信号及びＤＩＭＭ搭載状態検出結果パターン信号の入力を受ける。そして、ＡＮＤ回路１４２は、受信した信号がいずれもＨｉｇｈの場合にＨｉｇｈの信号を出力する。それ以外の場合、ＡＮＤ回路１４２は、Ｌｏｗの信号を出力する。すなわち、ＤＩＭＭ搭載候補パターンとしてはＤＩＭＭ１１を搭載しないＤＩＭＭスロット１１１に、実際にはＤＩＭＭ１１が搭載されている場合に、ＡＮＤ回路１４２は、Ｈｉｇｈを出力する。言い換えれば、ＡＮＤ回路１４２は、誤搭載を検出した場合にＨｉｇｈを出力する。
ＡＮＤ回路１４３は、ＤＩＭＭ搭載候補パターン信号及びＤＩＭＭ搭載状態検出結果パターン信号の論理を反転させた信号の入力を受ける。そして、ＡＮＤ回路１４３は、受信した信号がいずれもＨｉｇｈの場合にＨｉｇｈの信号を出力する。それ以外の場合、ＡＮＤ回路１４２は、Ｌｏｗの信号を出力する。すなわち、ＤＩＭＭ搭載候補パターンとしてはＤＩＭＭ１１を搭載するＤＩＭＭスロット１１１に、実際にはＤＩＭＭ１１が搭載されていない場合に、ＡＮＤ回路１４３は、Ｈｉｇｈを出力する。言い換えれば、ＡＮＤ回路１４３は、搭載不足を検出した場合にＨｉｇｈを出力する。
ＡＮＤ回路１４４は、比較器１４１から出力された信号の論理を反転させた信号及びＡＮＤ回路１４２から出力された信号の入力を受ける。そして、ＡＮＤ回路１４４は、比較器１４１からの出力がＨｉｇｈの場合、ＡＮＤ回路１４２から出力されたＨｉｇｈの信号を検出結果表示処理部１０５へ出力する。すなわち、ＡＮＤ回路１４５は、ＤＩＭＭ搭載候補パターン信号とＤＩＭＭ搭載状態検出結果パターン信号とが不一致の場合にＨｉｇｈとなるＤＩＭＭ誤搭載検出信号を検出結果表示処理部１０５へ出力する。このＤＩＭＭ誤搭載検出信号は、０又は１が３２個並んだビット列のパターンとなる。
ＡＮＤ回路１４５は、比較器１４１から出力された信号の論理を反転させた信号及びＡＮＤ回路１４３から出力された信号の入力を受ける。そして、ＡＮＤ回路１４５は、比較器１４１からの出力がＨｉｇｈの場合、ＡＮＤ回路１４２から出力されたＨｉｇｈの信号を検出結果表示処理部１０５へ出力する。すなわち、ＡＮＤ回路１４５は、ＤＩＭＭ搭載候補パターン信号とＤＩＭＭ搭載状態検出結果パターン信号とが不一致の場合に、ＨｉｇｈとなるＤＩＭＭ搭載不足検出信号を検出結果表示処理部１０５へ出力する。このＤＩＭＭ搭載不足検出信号も、０又は１が３２個並んだビット列のパターンとなる。
この搭載状態判定部１０４が、「異常検出部」の一例にあたる。
検出結果表示処理部１０５は、ＤＩＭＭ搭載候補パターン信号及びＤＩＭＭ搭載状態検出結果パターン信号のパターンが一致した場合、パターン一致検出信号の入力を搭載状態判定部１０４から受ける。例えば、検出結果表示処理部１０５は、あるＤＩＭＭ搭載候補パターンを用いての比較を開始してから３２個のＨｉｇｈの信号が連続して入力された場合に、ＤＩＭＭ搭載候補パターンが入力されたと判定しても良い。
また、ＤＩＭＭ搭載候補パターン信号及びＤＩＭＭ搭載状態検出結果パターン信号のパターンが一致しない場合、検出結果表示処理部１０５は、誤搭載又は搭載不足のＤＩＭＭスロット１１１を表す信号のいずれかもしくは双方の入力を搭載状態判定部１０４から受ける。検出結果表示処理部１０５は、ＤＩＭＭ搭載候補パターン毎に、誤搭載及び搭載不足のＤＩＭＭスロット１１１を表す信号の入力を受けていく。
各ＤＩＭＭ搭載候補パターンについての誤搭載又は搭載不足の情報を受信した後、パターン一致検出信号の入力を受けた場合、検出結果表示処理部１０５は、それ以前に比較したＤＩＭＭ搭載候補パターンにおける誤搭載及び搭載不足の情報を消去する。
一方、全てのＤＩＭＭ搭載候補パターンにおいてパターン一致検出信号を受信しない場合、検出結果表示処理部１０５は、不一致箇所の合計数が最も少ないＤＩＭＭ搭載候補パターンを特定する。そして、検出結果表示処理部１０５は、特定したＤＩＭＭ搭載候補パターンにおける誤搭載又は搭載不足のＤＩＭＭスロット１１１を示す情報を表示部１０６に表示させる。
図１６は、検出結果表示処理部の回路構成の一例を示す図である。本実施例では、検出結果表示処理部１０５は、比較器１５１、スイッチ１５２及び１５３、並びに、ＡＮＤ回路１５４及び１５５を有している。図１６では、パターンが不一致の場合に不一致のＤＩＭＭスロット１１１を表示するための回路構成を示している。実際には、パターンが一致した場合には、検出結果表示処理部１０５は、表示をクリアする。以下では、パターンが一致しない場合の動作について説明する。
比較器１５１は、最初に比較したＤＩＭＭ搭載候補パターンを表示候補とする。
そして、比較器１５１は、表示候補としているＤＩＭＭ搭載候補パターンにおけるパターン不一致箇所の合計数及び今回比較しているＤＩＭＭ搭載候補パターンにおけるパターン不一致箇所の今回合計数の入力を受ける。ここで、今回合計数が表示候補の不一致箇所の合計数より多い場合、比較器１５１は、Ｈｉｇｈの信号をスイッチ１５２及びスイッチ１５３へ入力する。そして、比較器１５１は、今回比較に用いたＤＩＭＭ搭載候補パターンを次の表示候補とする。
これに対して、今回合計数が表示候補の不一致箇所の合計数以下の場合、比較器１５１は、Ｌｏｗの信号をスイッチ１５２及びスイッチ１５３へ入力する。
スイッチ１５２は、ＤＩＭＭ誤搭載検出信号の入力を搭載状態判定部１０４から受ける。そして、スイッチ１５２は、Ｈｉｇｈの信号を比較器１５１から受けた場合、搭載状態判定部１０４から受信したＤＩＭＭ誤搭載検出信号をＡＮＤ回路１５４へ出力する。これに対して、Ｌｏｗの信号を比較器１５１から受けた場合、スイッチ１５２は、Ｌｏｗの信号をＡＮＤ回路１５４へ出力する。
スイッチ１５３は、ＤＩＭＭ搭載不足検出信号の入力を搭載状態判定部１０４から受ける。そして、スイッチ１５３は、Ｈｉｇｈの信号を比較器１５１から受けた場合、搭載状態判定部１０４から受信したＤＩＭＭ搭載不足検出信号をＡＮＤ回路１５５へ出力する。これに対して、Ｌｏｗの信号を比較器１５１から受けた場合、スイッチ１５３は、Ｌｏｗの信号をＡＮＤ回路１５５へ出力する。
ＡＮＤ回路１５４は、パターン一致検出信号の論理を反転させた信号の入力を搭載状態判定部１０４から受ける。また、ＡＮＤ回路１５４は、今回比較に用いたパターンの不一致箇所の合計数が表示候補の不一致箇所の合計数より少ない場合、搭載状態判定部１０４が出力したＤＩＭＭ誤搭載検出信号の入力を受ける。そして、パターン一致検出信号がＬｏｗの場合、すなわち今回のＤＩＭＭ搭載候補パターンが実際のＤＩＭＭ１１の搭載状態と一致していない場合、ＡＮＤ回路１５４は、ＤＩＭＭ誤搭載検出信号と同じビット列のパターンを有するＤＩＭＭ誤搭載表示信号を表示部１０６へ出力する。ここで、ＤＩＭＭ誤搭載表示信号は、０又は１が３２個並んだビット列のパターンとなる。そして、ＤＩＭＭ誤搭載表示信号における「１」が誤搭載のＤＩＭＭスロット１１１を表している。
ＡＮＤ回路１５５は、パターン一致検出信号の論理を反転させた信号の入力を搭載状態判定部１０４から受ける。また、ＡＮＤ回路１５５は、今回比較に用いたパターンの不一致箇所の合計数が表示候補の不一致箇所の合計数より少ない場合、搭載状態判定部１０４が出力したＤＩＭＭ搭載不足検出信号の入力を受ける。そして、パターン一致検出信号がＬｏｗの場合、すなわち今回のＤＩＭＭ搭載候補パターンが実際のＤＩＭＭ１１の搭載状態と一致していない場合、ＡＮＤ回路１５５は、ＤＩＭＭ搭載不足検出信号と同じビット列のパターンを有するＤＩＭＭ搭載不足表示信号を表示部１０６へ出力する。ここで、ＤＩＭＭ搭載不足表示信号は、０又は１が３２個並んだビット列のパターンとなる。そして、ＤＩＭＭ搭載不足表示信号における「１」が搭載不足のＤＩＭＭスロット１１１を表している。この検出結果表示処理部１０５が、「報知部」の一例にあたる。
表示部１０６は、ＤＩＭＭ誤搭載表示信号及びＤＩＭＭ搭載不足表示信号の入力を検出結果表示処理部１０５から受ける。そして、表示部１０６は、ＤＩＭＭ誤搭載表示信号によって示される誤搭載のＤＩＭＭスロット１１１の情報を表示する。また、表示部１０６は、ＤＩＭＭ搭載不足表示信号によって示される搭載不足のＤＩＭＭスロット１１１の情報を表示する。以下に、表示部１０６による誤搭載及び搭載不足のＤＩＭＭスロット１１１の表示方法の一例について説明する。
本実施例では、表示部１０６は、図１７に示す誤搭載表示Light Emitting Diode（ＬＥＤ）１５及び搭載不足表示ＬＥＤ１６を有する。図１７は、表示部の一例を説明するための図である。図１７に示すように、誤搭載表示ＬＥＤ１５及び搭載不足表示ＬＥＤ１６は、各ＤＩＭＭスロット１１１に対応するようにそれぞれ３２個ずつシステムボード１上に配置されている。
誤搭載表示ＬＥＤ１５は、例えば、図１６のＡＮＤ回路１５４の出力端子に接続されている。そして、誤搭載表示ＬＥＤ１５は、ＡＮＤ回路１５４から出力されたビット列のパターンを受信する。図１７の最下部の誤搭載表示ＬＥＤ１５から順に、受信したパターンの先頭から１ビットずつが入力されていく。そして、入力値が「１」の誤搭載表示ＬＥＤ１５は点灯し、入力値が「０」の誤搭載表示ＬＥＤ１５は消灯する。操作者は、点灯している誤搭載表示ＬＥＤ１５に対応するＤＩＭＭスロット１１１に間違ってＤＩＭＭ１１が搭載されていることが分かる。例えば、図１７の状態であれば、操作者は、スロット番号が＃１Ｃ２のＤＩＭＭスロット１１１に間違ってＤＩＭＭ１１が搭載されていることが把握できる。
搭載不足表示ＬＥＤ１６は、例えば、図１６のＡＮＤ回路１５５の出力端子に接続されている。そして、搭載不足表示ＬＥＤ１６は、ＡＮＤ回路１５５から出力されたビット列のパターンを受信する。図１７の最下部の搭載不足表示ＬＥＤ１６から順に、受信したパターンの先頭から１ビットずつが入力されていく。そして、入力値が「１」の搭載不足表示ＬＥＤ１６は点灯し、入力値が「０」の搭載不足表示ＬＥＤ１６は消灯する。操作者は、点灯している搭載不足表示ＬＥＤ１６に対応するＤＩＭＭスロット１１１にＤＩＭＭ１１が搭載されていないことが分かる。例えば、図１７の状態であれば、操作者は、スロット番号が＃０Ａ０のＤＩＭＭスロット１１１にＤＩＭＭ１１が搭載されていないことが把握できる。
ここで、表示部１０６としてＬＥＤを用いて誤搭載及び搭載不足のＤＩＭＭスロット１１１の情報の表示を行ったが、操作者が誤搭載及び搭載不足のＤＩＭＭスロット１１１を特定できれば表示方法は特に制限は無い。例えば、表示部１６をモニタとして、モニタに誤搭載及び搭載不足のＤＩＭＭスロット１１１の情報を表示してもよい。
図３に戻って説明を続ける。起動処理部１０６は、ＤＩＭＭ１１がＤＩＭＭ搭載候補パターンにしたがって搭載されている場合、システム起動許可信号を搭載状態判定部１０４から受信する。そして、起動処理部１０７は、情報処理装置１００のシステムを起動させる。これに対して、ＤＩＭＭ１１がＤＩＭＭ搭載候補パターンにしたがって搭載されていなければ、システム起動許可信号を受信しないので、起動処理部１０７は、システムの起動を開始しない。起動処理部１０７の機能は、ＣＰＵ１２によって実現される。
次に、図１８を参照して、本実施例に係る情報処理装置１００によるＤＩＭＭ１１の誤搭載及び搭載不足の判定処理の全体的な流れについて説明する。図１８は、実施例１に係る情報処理装置によるＤＩＭＭの誤搭載及び搭載不足の判定処理のフローチャートである。
操作者は、ＤＩＭＭ１１をＤＩＭＭスロット１１１へ搭載する（ステップＳ１）。
さらに、ＤＩＭＭ１１が搭載されたシステムボード１を情報処理装置１００の筐体に実装し、システムボード１へ通電する（ステップＳ２）。
情報処理装置１００は、ＤＩＭＭ１１のＤＩＭＭスロット１１１への誤搭載又は搭載不足が発生していないか否かを判定する（ステップＳ３）。誤搭載又は搭載不足が発生している場合（ステップＳ３：肯定）、情報処理装置１００は、搭載異常を検出する（ステップＳ４）。
そして、情報処理装置１００は、誤搭載及び搭載不足のＤＩＭＭスロット１１１の検出結果を表示する（ステップＳ５）。
操作者は、誤搭載及び搭載不足のＤＩＭＭスロット１１１の検出結果の表示を確認して、ＤＩＭＭ１１を再搭載する（ステップＳ６）。その後、情報処理装置１００は、ステップＳ２へ戻る。
これに対して、誤搭載及び搭載不足のいずれも発生していない場合、すなわち、ＤＩＭＭ１１がＤＩＭＭ搭載候補パターンにしたがって適切に搭載されている場合（ステップＳ３：否定）、情報処理装置１００は、システムの起動を開始する（ステップＳ７）。
次に、情報処理装置１００は、ＳＰＤ専用プログラムを起動する（ステップＳ８）。
そして、情報処理装置１００は、起動したＳＰＤ専用プログラムを用いて、ＤＩＭＭ１１からＳＰＤを読み出す（ステップＳ９）。
次に、情報処理装置１００は、ＰＯＳＴを実行する（ステップＳ１０）。
ＰＯＳＴでエラーが検出されなければ、情報処理装置１００は、Operating System（ＯＳ）をブートさせる（ステップＳ１１）。
そして、情報処理装置１００は、システムの起動を完了する（ステップＳ１２）。
次に、図１９を参照して、搭載状態判定部１０４によるＤＩＭＭ１１の搭載状態判定処理の流れについて説明する。図１９は、搭載状態判定部によるＤＩＭＭの搭載状態判定処理のフローチャートである。図１９のフローは、図１８のステップＳ３における処理にあたる。
搭載状態判定部１０４は、ＤＩＭＭ搭載モードの情報をモード決定部１０１から取得する（ステップＳ１０１）。
次に、搭載状態判定部１０４は、取得したＤＩＭＭ搭載モードに対応するＤＩＭＭ搭載候補パターンをパターン記憶部１０２が記憶しているＤＩＭＭ搭載候補パターンの中から特定する（ステップＳ１０２）。
搭載状態判定部１０４は、特定したＤＩＭＭ搭載候補パターンからＤＩＭＭ搭載判定未処理のパターンを１つ選択する（ステップＳ１０３）。
そして、搭載状態判定部１０４は、選択したＤＩＭＭ搭載候補パターンと実際のＤＩＭＭ１１のＤＩＭＭスロット１１１への搭載状態とが一致しているか否かを判定する（ステップＳ１０４）。一致している場合（ステップＳ１０４：肯定）、搭載状態判定部１０４は、パターン一致検出信号を検出結果表示処理部１０５へ出力する（ステップＳ１０５）。
さらに、搭載状態判定部１０４は、システム起動許可信号を起動処理部１０７へ発行する（ステップＳ１０６）。そして、搭載状態判定部１０４は、搭載状態判定処理を終了する。
一方、不一致の場合（ステップＳ１０４：否定）、搭載状態判定部１０４は、選択したＤＩＭＭ搭載候補パターンにおける搭載位置でないＤＩＭＭスロット１１１へのＤＩＭＭ１１の搭載があるか否かを判定する（ステップＳ１０７）。誤搭載が無い場合（ステップＳ１０７：否定）、搭載状態判定部１０４は、ステップＳ１０９へ進む。
これに対して、誤搭載がある場合（ステップＳ１０７：肯定）、搭載状態判定部１０４は、該当するＤＩＭＭスロット１１１毎に誤搭載検出信号を出力する（ステップＳ１０８）。
次に、搭載状態判定部１０４は、選択したＤＩＭＭ搭載候補パターンにおける搭載位置のＤＩＭＭスロット１１１へのＤＩＭＭ１１の未搭載があるか否かを判定する（ステップＳ１０９）。未搭載のＤＩＭＭスロット１１１が無い場合（ステップＳ１０９：否定）、搭載状態判定部１０４は、ステップＳ１１１へ進む。
これに対して、未搭載のＤＩＭＭスロット１１１が無い場合（ステップＳ１０９：否定）、搭載状態判定部１０４は、ステップＳ１１１へ進む。
一方、未搭載のＤＩＭＭスロット１１１がある場合（ステップＳ１０９：肯定）、搭載状態判定部１０４は、該当するＤＩＭＭスロット１１１毎に搭載不足検出信号を出力する（ステップＳ１１０）。
その後、搭載状態判定部１０４は、判定未処理のＤＩＭＭ搭載候補パターンがあるか否かを判定する（ステップＳ１１１）。判定未処理のＤＩＭＭ搭載候補パターンがある場合（ステップＳ１１１：肯定）、搭載状態判定部１０４は、ステップＳ１０３へ進む。
一方、判定未処理のＤＩＭＭ搭載候補パターンが無い場合（ステップＳ１１１：否定）、搭載状態判定部１０４は、搭載状態判定処理を終了する。
次に、図２０を参照して、検出結果表示処理部１０５による検出結果判定処理の流れについて説明する。図２０は、実施例１に係る検出結果表示処理部による検出結果表示処理のフローチャートである。図２０のフローは、図１８のステップＳ５における処理にあたる。
検出結果表示処理部１０５は、パターン一致検出信号を受信したか否かを判定する（ステップＳ２０１）。パターン一致検出信号を受信した場合（ステップＳ２０１：肯定）、検出結果表示処理部１０５は、全ての誤搭載検出結果と搭載不足検出結果をクリアする（ステップＳ２０２）。そして、検出結果表示処理部１０５は、検出結果表示処理を終了する。
これに対して、パターン一致検出信号を受信していない場合（ステップＳ２０１：否定）、検出結果表示処理部１０５は、今回のＤＩＭＭ搭載候補パターンと実際のＤＩＭＭ１１の搭載状態との不一致箇所の合計数である今回候補合計数を算出する（ステップＳ２０３）。
そして、検出結果表示処理部１０５は、今回合計数が表示候補となっているＤＩＭＭ搭載候補パターンと実際のＤＩＭＭ１１の搭載状態との不一致箇所の合計数である表示候補合計数未満か否かを判定する（ステップＳ２０４）。今回合計数が表示候補合計数以上の場合（ステップＳ２０４：否定）、検出結果表示処理部１０５は、ステップＳ２０７へ進む。
これに対して、今回合計数が表示候補合計数未満の場合（ステップＳ２０４：肯定）、検出結果表示処理部１０５は、現在のＤＩＭＭ１１の搭載状態と今回のＤＩＭＭ搭載候補パターンとの比較結果をＤＩＭＭの誤搭載検出結果と未搭載検出結果として反映し（ステップＳ２０５）、表示部１０６に表示させる。ただし、今回のＤＩＭＭ搭載候補パターンが最初のＤＩＭＭ搭載候補パターンの場合、検出結果表示処理部１０５は、比較が行えないので、そのままステップＳ２０５へ進む。
そして、検出結果表示処理部１０５は、今回のＤＩＭＭ搭載候補パターンを表示候補とする（ステップＳ２０６）。
検出結果表示処理部１０５は、表示判定が未処理のＤＩＭＭ搭載候補パターンがあるか否かを判定する（ステップＳ２０７）。未処理のＤＩＭＭ搭載候補パターンがある場合（ステップＳ２０７：肯定）、検出結果表示処理部１０５は、ステップＳ２０１へ戻る。
これに対して、未処理のＤＩＭＭ搭載候補パターンが無い場合（ステップＳ２０７：否定）、検出結果表示処理部１０５は、検出結果表示処理を終了する。
以上に説明したように、本実施例に係る情報処理装置は、システムの起動前にＤＩＭＭの誤搭載及び搭載不足を検出し、検出結果を表示して操作者に通知する。これにより、操作者は、早期にＤＩＭＭの誤搭載及び搭載不足を発見でき、ＤＩＭＭの誤搭載及び搭載不足によるシステムの停止及び再起動の発生を回避することができる。この結果、システムの構築、並びに、メモリの運用及び保守といった装置の正常起動までの操作者の工数負担を軽減することができる。
次に、実施例２について説明する。本実施例に係る情報処理装置は、ＤＩＭＭの誤搭載及び搭載不足の検出結果の表示に用いるＤＩＭＭ搭載候補パターンの選択方法が実施例１と異なる。本実施例に係る情報処理装置における各部も図３のブロック図で表される。以下の説明では、実施例１と同じ機能を有する各部については説明を省略する。
図２１を参照して、本実施例に係る検出結果表示処理部１０５による検出結果判定処理について説明する。図２１は、実施例２に係る検出結果表示処理部による検出結果表示処理のフローチャートである。
検出結果表示処理部１０５は、パターン一致検出信号を受信したか否かを判定する（ステップＳ３０１）。パターン一致検出信号を受信した場合（ステップＳ３０１：肯定）、検出結果表示処理部１０５は、全ての誤搭載検出結果と搭載不足検出結果をクリアする（ステップＳ３０２）。そして、検出結果表示処理部１０５は、検出結果表示処理を終了する。
これに対して、パターン一致検出信号を受信していない場合（ステップＳ３０１：否定）、検出結果表示処理部１０５は、今回のＤＩＭＭ搭載候補パターンのＤＩＭＭ搭載個数と実際のＤＩＭＭ１１の搭載個数との差である今回差分を算出する（ステップＳ３０３）。
そして、検出結果表示処理部１０５は、今回差分が表示候補となっているＤＩＭＭ搭載候補パターンのＤＩＭＭ搭載個数と実際のＤＩＭＭ１１の搭載個数との差分である表示候補差分未満か否かを判定する（ステップＳ３０４）。今回差分が表示候補差分以上の場合（ステップＳ３０４：否定）、検出結果表示処理部１０５は、ステップＳ３０６へ進む。
これに対して、今回差分が表示候補差分未満の場合（ステップＳ３０４：肯定）、検出結果表示処理部１０５は、現在のＤＩＭＭ１１の搭載状態と今回のＤＩＭＭ搭載候補パターンとの比較結果をＤＩＭＭの誤搭載検出結果と未搭載検出結果として反映し（ステップＳ３０５）、表示部１０６に表示させる。ただし、今回のＤＩＭＭ搭載候補パターンが最初のＤＩＭＭ搭載候補パターンの場合、検出結果表示処理部１０５は、比較が行えないので、そのままステップＳ３０５へ進む。
そして、検出結果表示処理部１０５は、今回のＤＩＭＭ搭載候補パターンを表示候補とする（ステップＳ３０６）。
検出結果表示処理部１０５は、表示判定が未処理のＤＩＭＭ搭載候補パターンがあるか否かを判定する（ステップＳ３０７）。未処理のＤＩＭＭ搭載候補パターンがある場合（ステップＳ３０７：肯定）、検出結果表示処理部１０５は、ステップＳ３０１へ戻る。
これに対して、未処理のＤＩＭＭ搭載候補パターンが無い場合（ステップＳ３０７：否定）、検出結果表示処理部１０５は、検出結果表示処理を終了する。
以上に説明したように、本実施例に係る情報処理装置は、実際のＤＩＭＭの搭載状態とのＤＩＭＭ搭載数の差が最小となるＤＩＭＭ搭載候補パターンとの比較結果を表示して、ＤＩＭＭの誤搭載及び搭載不足を通知する。
このように、誤搭載及び搭載不足の検出及び表示における比較対象とするＤＩＭＭ搭載候補パターンの選択は、様々な方法で実現することができる。そして、実施例２のような選択方法を用いても、ＤＩＭＭの誤搭載及び搭載不足を操作者に適切に通知することができる。
次に、実施例３について説明する。本実施例に係る搭載状態検出表示部１０のブロック図も図３で表される。本実施例では、実施例１ではハードウェア回路として実現した搭載状態判定部１０４及び検出結果表示処理部１０５をMulti Processing Unit（ＭＰＵ）により実現する。
図２２は、実施例３に係るシステムボードの構成図である。本実施例に係るシステムボード１は、ＤＩＭＭスロット１１１、ＣＰＵ１２、メモリコントローラ１３、コネクタ１４、搭載状態検出部１０３及びＭＰＵ１８を有する。
搭載状態検出部１０３は、実施例１と同様に図１３で表される構成を有している。
ＭＰＵ１８は、搭載状態判定部１０４及び検出結果表示処理部１０５の機能を実現するプログラムを含む各種プログラムを記憶している。そして、ＭＰＵ１８は、記憶する各種プログラムを実行することで、搭載状態判定部１０４及び検出結果表示処理部１０５の機能を実現する。
例えば、ＭＰＵ１８は、各ＤＩＭＭスロット１１１に対するＤＩＭＭ１１の搭載状態の検出結果の入力を搭載状態検出部１０３から受ける。
そして、ＭＰＵ１８は各種プログラムを実行することで、モード決定部１０１からＤＩＭＭ搭載モードを受信し、受信したＤＩＭＭ搭載モードに対応するＤＩＭＭ搭載候補パターンをパターン記憶部１０２から取得する機能を実現する。
そして、ＭＰＵ１８は各種プログラムを実行することで、ＤＩＭＭ搭載候補パターンとＤＩＭＭ１１の搭載状態の検出結果からＤＩＭＭ１１の誤搭載及び搭載不足を検出し表示部１０６へ表示させる機能を実現する。
また、本実施例では、ＭＰＵ１８がプログラムを実行して搭載状態判定部１０４及び検出結果表示処理部１０５の機能を実現する場合で説明したが、プログラムの実行はＭＰＵに限らず、例えばField Programmable Gate Array（ＦＰＧＡ）などでもよい。
このように、搭載状態検出部１０３及びＭＰＵ１８によって、搭載状態検出表示部１０の機能が実現される。
以上に説明したように、本実施例に係る情報処理装置は、所定のプログラムを実行することで搭載状態判定部及び検出結果表示処理部の機能を実現する。このように、プログラムの実行により機能を実現した場合、運用に合わせて細かい処理を設定することができ、検出及び表示処理の方法を適切に選択することができる。
次に、実施例４について説明する。本実施例に係る情報処理装置は、Peripheral Component Interconnect（ＰＣＩ）デバイスの誤搭載及び搭載不足を検出することが実施例１と異なる。
図２３は、実施例４に係るＩＯボードの構成図である。本実施例に係るＩＯボード２は、搭載状態検出表示部２０、ＰＣＩスロット３１１、ＰＣＩスイッチ２２及びＰＣＩスイッチ２３を有している。
ＰＩＣスロット３１１にはＰＣＩデバイス２１が搭載される。ＰＣＩスイッチ２２は、ＰＣＩスロット３１１に接続している１段目のＰＣＩスイッチである。また、ＰＣＩスイッチ２３は、ＰＣＩスロット３１１に接続し、コネクタ２４との間でデータの送受信を行う２段目のＰＣＩスイッチである。
本実施例に係る搭載状態検出表示部２０は、図２４に示すブロック図で表される。図２４は、実施例４に係る搭載状態検出表示部のブロック図である。図２４の各部は、図３に示す各部のＤＩＭＭに対する各機能をＰＣＩに置き換えた機能を有している。
モード決定部３０１は、図２５に示すＰＣＩモード決定テーブル３１０を記憶している。図２５は、ＰＣＩモード決定テーブルの一例を表す図である。ＰＣＩモード決定テーブル３１０は、搭載ＰＣＩスイッチ数、搭載ＰＣＩタイプ及びＰＣＩ動作モードの組に対応させてＰＣＩ搭載モードの情報を格納している。
搭載ＰＣＩスイッチ数は、２段目のＰＣＩスイッチ２３の搭載個数である。搭載ＰＣＩタイプは、搭載されているＰＣＩデバイス２１の規格である。Ｇｅｎ（Generation）２は、規格ＰＣＩ Ｅｘｐｒｅｓｓ ２．０を表している。また、Ｇｅｎ３は、規格ＰＣＩ Ｅｘｐｒｅｓｓ ３．０を表している。ＰＣＩ動作モードは、例えば、バスモード及びセグメントモードがある。
モード決定部３０１は、情報処理装置１００に搭載されているＰＣＩスイッチ２３の個数、搭載ＰＣＩタイプ及びＰＣＩ動作モードの指定を受けて、対応するＰＣＩ搭載モードを決定し、搭載状態判定部３０４へ通知する。
パターン記憶部３０２は、ＰＣＩ動作モード毎に対応するＰＣＩ搭載候補パターンを記憶している。
搭載状態検出部３０３は、ＰＣＩスロット３１１へのＰＣＩの搭載状態を検出する。
搭載状態判定部３０４は、モード決定部３０１から取得したＰＣＩ搭載モードに対応するＰＣＩ搭載候補パターンを取得する。そして、搭載状態判定部３０４は、各ＰＣＩ搭載候補パターンと現在のＰＣＩデバイス２１の搭載状態を比較して、ＰＣＩ搭載候補パターン毎にＰＣＩデバイス２１の誤搭載及び搭載不足を検出する。誤搭載及び搭載不足が無ければ、搭載状態判定部３０４は、システム起動許可信号を起動処理部３０７へ出力する。
検出結果表示処理部３０５は、ＰＣＩ搭載候補パターン毎の誤搭載及び搭載不足の検出結果を搭載状態判定部３０４から取得する。そして、検出結果表示処理部３０５は、表示する誤搭載及び搭載不足の検出結果を決定し、表示部３０６に表示させる。
以上に説明したように、本実施例に係る情報処理装置は、ＰＣＩデバイスの誤搭載及び搭載不足をシステムの起動前に検出し操作者に通知する。これにより、操作者は、早期にＰＣＩデバイスの誤搭載及び搭載不足を発見でき、迅速に対処することができる。この結果、システムの構築、並びに、ＰＣＩデバイスの運用及び保守といった操作者の工数負担を軽減することができる。
また、以上の説明では、ＤＩＭＭの誤搭載及び搭載不足の検出の場合とＰＣＩデバイスの誤搭載及び搭載不足の検出の場合を分けて説明したが、これらは組み合わせて使用することもできる。
１ システムボード
２ ＩＯボード
３ ハードディスク
１０，２０ 搭載状態検出表示部
１１ ＤＩＭＭ
１２ ＣＰＵ
２１ ＰＣＩデバイス
１０１，３０１ モード決定部
１０２，３０２ パターン記憶部
１０３，３０３ 搭載状態検出部
１０４，３０４ 搭載状態判定部
１０５，３０５ 検出結果表示処理部
１０６，３０６ 表示部
１０７，３０７ 起動処理部
１１１ ＤＩＭＭスロット
３１１ ＰＣＩスロット

Claims (8)

  1. 電子部品を搭載するための複数のスロットと、
    各前記スロットにおける前記電子部品の搭載の有無を検出する搭載状態検出部と、
    演算処理部の数、前記電子部品の種類及び前記電子部品の動作モードを基に、各前記スロットに対する前記電子部品の搭載の有無を表す搭載候補パターンを決定し、前記搭載状態検出部による検出結果及び前記搭載候補パターンを基に、前記電子部品の搭載異常を検出する異常検出部と、
    前記異常検出部により前記搭載異常が検出された場合、前記搭載異常を報知する報知部と
    を備えたことを特徴とする情報処理装置。
  2. 自装置の構成に対応させて前記搭載候補パターンを記憶する記憶部をさらに備え、
    前記異常検出部は、自装置の構成を基に、前記記憶部から前記搭載候補パターンを取得する
    ことを特徴とする請求項１に記載の情報処理装置。
  3. 前記異常検出部は、前記搭載異常として、前記搭載候補パターンで指定されたスロット以外のスロットに前記電子部品が挿入されている場合に誤挿入を検出し、前記搭載候補パターンで指定されたスロットに前記電子部品が挿入されていない場合に挿入不足を検出することを特徴とする請求項１に記載の情報処理装置。
  4. 前記電子部品はＤＩＭＭであり、
    前記異常検出部は、演算処理部の数、ＤＩＭＭの種類及びＤＩＭＭの動作モードを基に、前記搭載候補パターンを決定することを特徴とする請求項１に記載の情報処理装置。
  5. 前記報知部は、異常が検出された搭載候補パターンのうち前記搭載状態検出部による検出結果と不一致の数が最も少ない搭載候補パターンを選択し、選択した搭載候補パターンと前記搭載状態検出部による検出結果とから検出された搭載異常を報知することを特徴とする請求項１に記載の情報処理装置。
  6. 前記報知部は、異常が検出された搭載候補パターンのうち前記搭載状態検出部による検出結果と前記電子部品の搭載数の差が最も少ない搭載候補パターンを選択し、選択した搭載候補パターンと前記搭載状態検出部による検出結果とから検出された搭載異常を報知することを特徴とする請求項１に記載の情報処理装置。
  7. 前記異常検出部により前記搭載異常が検出されない前記搭載候補パターンが存在した場合、自装置を起動する起動処理部をさらに備えたことを特徴とする請求項１に記載の情報処理装置。
  8. 電子部品を搭載するための複数のスロットにおける前記電子部品の搭載の有無を検出し、
    演算処理部の数、前記電子部品の種類及び前記電子部品の動作モードを基に、各前記スロットに対する前記電子部品の搭載の有無を表す搭載候補パターンを決定し、
    前記電子部品の搭載の有無の検出結果及び前記搭載候補パターンを基に、前記電子部品の搭載異常を検出し、
    前記搭載異常を報知する
    処理をコンピュータに実行させることを特徴とする情報処理装置制御プログラム。
JP2015551308A 2013-12-02 2013-12-02 情報処理装置及び情報処理装置制御プログラム Active JP6094685B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/082404 WO2015083226A1 (ja) 2013-12-02 2013-12-02 情報処理装置及び情報処理装置制御プログラム

Publications (2)

Publication Number Publication Date
JP6094685B2 true JP6094685B2 (ja) 2017-03-15
JPWO2015083226A1 JPWO2015083226A1 (ja) 2017-03-16

Family

ID=53273024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015551308A Active JP6094685B2 (ja) 2013-12-02 2013-12-02 情報処理装置及び情報処理装置制御プログラム

Country Status (3)

Country Link
US (1) US10025683B2 (ja)
JP (1) JP6094685B2 (ja)
WO (1) WO2015083226A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI622883B (zh) * 2017-04-20 2018-05-01 遠東金士頓科技股份有限公司 用於控制記憶體模組之控制系統及控制方法
JP7081855B1 (ja) * 2021-05-10 2022-06-07 Ｎｅｃプラットフォームズ株式会社 表示システム、情報処理システム、表示方法およびプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61162899A (ja) * 1985-01-11 1986-07-23 Fuji Electric Co Ltd Ｐｒｏｍ誤插入検出装置
JP2003114739A (ja) * 2001-10-09 2003-04-18 Seiko Epson Corp メインボード、メモリモジュール用基板およびメモリモジュール
US20090157911A1 (en) * 2007-12-17 2009-06-18 Takashi Aihara Recording control apparatus, recording control method, and computer program product
JP2009169940A (ja) * 2007-12-17 2009-07-30 Ricoh Co Ltd 記録制御装置、記録制御方法、記録制御プログラムおよび記憶媒体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5922055A (en) * 1997-02-25 1999-07-13 Motorola, Inc. Method for determining a type of a serial EEPROM and plug and play controller
US6625680B1 (en) * 1999-08-16 2003-09-23 Cisco Technology, Inc. System and method for processing circuit card connector and redundancy events
JP2002259227A (ja) 2001-03-02 2002-09-13 Ricoh Co Ltd 電子機器装置およびその制御プログラムを記録した記録媒体
JP2003029998A (ja) 2001-07-19 2003-01-31 Hitachi Ltd 冗長あるいは二重化された論理部の動作状態を表示するコンソールを備えた情報処理装置
US8006028B2 (en) * 2008-04-08 2011-08-23 International Business Machines Corporation Enabling memory module slots in a computing system after a repair action
CN102081562A (zh) * 2009-11-30 2011-06-01 华为技术有限公司 一种设备诊断方法及系统
CN102339250A (zh) * 2010-07-16 2012-02-01 鸿富锦精密工业（深圳）有限公司 主板信号测试装置
US8639918B2 (en) * 2011-08-31 2014-01-28 Dell Products L.P. Memory compatibility system and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61162899A (ja) * 1985-01-11 1986-07-23 Fuji Electric Co Ltd Ｐｒｏｍ誤插入検出装置
JP2003114739A (ja) * 2001-10-09 2003-04-18 Seiko Epson Corp メインボード、メモリモジュール用基板およびメモリモジュール
US20090157911A1 (en) * 2007-12-17 2009-06-18 Takashi Aihara Recording control apparatus, recording control method, and computer program product
JP2009169940A (ja) * 2007-12-17 2009-07-30 Ricoh Co Ltd 記録制御装置、記録制御方法、記録制御プログラムおよび記憶媒体

Also Published As

Publication number Publication date
WO2015083226A1 (ja) 2015-06-11
US20160274984A1 (en) 2016-09-22
US10025683B2 (en) 2018-07-17
JPWO2015083226A1 (ja) 2017-03-16

Similar Documents

Publication Publication Date Title
CN107526665B (zh) 机箱管理系统及机箱管理方法
US9594641B2 (en) Techniques for updating memory of a chassis management module
US9680712B2 (en) Hardware management and control of computer components through physical layout diagrams
CN104516802A (zh) 一种指示不同类型硬盘的状态的方法及系统
CN104572226A (zh) 一种侦测主板开机异常的方法和装置
WO2016206514A1 (zh) 启动处理方法及装置
TWI608357B (zh) 共用匯流排埠之系統及共用匯流排埠之方法
US20140195697A1 (en) Apparatus and method for detecting functions of video card
US20180210783A1 (en) Information processing apparatus, control method of the same, and storage medium
CN114968382A (zh) 预防停机的方法、系统及bios芯片
US20180267870A1 (en) Management node failover for high reliability systems
US9158646B2 (en) Abnormal information output system for a computer system
JP6094685B2 (ja) 情報処理装置及び情報処理装置制御プログラム
US20180081550A1 (en) System and method for detecting redundant array of independent disks (raid) controller state from baseboard management controller (bmc)
CN115525486A (zh) Ssd smbus温度报警及低功耗状态的测试验证方法及装置
CN112783721B (zh) 一种i2c总线监控的方法、装置、系统及存储介质
CN110633240A (zh) 可检测热插拔次数的电子系统
US8627054B2 (en) Method and apparatus to create single firmware image for multiple server platforms
CN113867812B (zh) 一种bmc获取链路信息的方法、系统、设备以及介质
US11742054B2 (en) Memory power fault resilience in information handling systems
CN115098342A (zh) 系统日志收集方法、系统、终端及存储介质
CN111475378B (zh) 一种扩展器Expander的监控方法、装置及设备
JP6838312B2 (ja) 情報処理装置および情報処理方法
CN107450894B (zh) 通知开机阶段的方法及服务器系统
US20240232123A9 (en) Baseboard management controller and operation method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170130

R150 Certificate of patent or registration of utility model

Ref document number: 6094685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150