TWI622883B - 用於控制記憶體模組之控制系統及控制方法 - Google Patents

用於控制記憶體模組之控制系統及控制方法 Download PDF

Info

Publication number
TWI622883B
TWI622883B TW106113279A TW106113279A TWI622883B TW I622883 B TWI622883 B TW I622883B TW 106113279 A TW106113279 A TW 106113279A TW 106113279 A TW106113279 A TW 106113279A TW I622883 B TWI622883 B TW I622883B
Authority
TW
Taiwan
Prior art keywords
control
micro
units
display
control units
Prior art date
Application number
TW106113279A
Other languages
English (en)
Other versions
TW201839618A (zh
Inventor
林鑫平
游啓志
楊永慶
黃業鈞
Original Assignee
遠東金士頓科技股份有限公司
美商金士頓數位股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 遠東金士頓科技股份有限公司, 美商金士頓數位股份有限公司 filed Critical 遠東金士頓科技股份有限公司
Priority to TW106113279A priority Critical patent/TWI622883B/zh
Priority to GB1806230.7A priority patent/GB2564516B/en
Priority to CN202110237004.1A priority patent/CN113094304B/zh
Priority to CN201810356332.1A priority patent/CN108733597B/zh
Priority to US15/959,162 priority patent/US10565136B2/en
Application granted granted Critical
Publication of TWI622883B publication Critical patent/TWI622883B/zh
Publication of TW201839618A publication Critical patent/TW201839618A/zh
Priority to US16/685,513 priority patent/US10936514B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1407—General aspects irrespective of display type, e.g. determination of decimal point position, display with fixed or driving decimal point, suppression of non-significant zeros
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/325—Display of status information by lamps or LED's
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computer Graphics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本發明的實施例關於一種用於控制記憶體模組之控制系統及控制方法。於所述實施例中，該控制系統包含一中央處理單元與複數記憶體模組，各該記憶體模組包含一顯示單元以及一用以控制該顯示單元之微控制單元。該中央處理單元經由一匯流排連接到該等微控制單元，並根據一預設匯流排位址指示該等微控制單元去同步地控制各自的顯示單元。

Description

用於控制記憶體模組之控制系統及控制方法
本發明的實施例是關於一種控制系統及控制方法。更具體而言，本發明的實施例是關於一種用於控制記憶體模組之控制系統及控制方法。
記憶體模組是一種包含一電路板(例如印刷電路板)以及設置在該電路板上的一記憶體單元(可包含一或多個記憶體積體電路)的模組。記憶體模組通常會被安裝在一計算機裝置之主機板(Motherboard)的記憶體插槽上，以儲存資料。以動態隨機存取記憶體(Dynamic Random Access Memory，RAM)模組為例，可以是單列記憶體模組(Single in-line memory module，SIMM)或雙列記憶體模組(Double in-line memory module，DIMM)等，其中SIMM的兩邊針腳相連，且其資料匯流排寬度為32位元，而因DIMM的兩邊針腳是獨立的，故其資料匯流排寬度為64位元。因為DIMM的資料匯流排寬度是SIMM的兩倍，所以具有雙倍於SIMM的資料傳輸量。
為了確保記憶體模組的效能與穩定性，已知可透過增設各種 偵測裝置(可被設置在記憶體模組內或外)來偵測記憶體模組的各種參數(例如溫度、傳輸率等等)，而為了提供使用者偵測到的資訊，還可在記憶體模組內增設各種顯示單元(例如LED顯示器)。在這樣的記憶體模組中，除了記憶體單元與顯示單元之外，一般還會包含一個用以控制該顯示單元之微控制單元(Micro Control Unit)。每一個記憶體模組中的微控制單元會透過主基板上的同一匯流排，例如系統管理匯流排(System Management Bus)，而電性連接至設置在主機板上的中央處理單元(Central Process Unit，CPU)，其中每一個MCU會各別具有一匯流排位址，以供CPU辨識用。CPU可透過各自的匯流排位址傳送指令給各個微控制單元，而每一個MCU會基於CPU所傳送的指令來控制各自的記憶體模組內的顯示單元。
當CPU想要指示控制多個記憶體模組內的多個MCU去同步地控制各自的顯示單元時，受限於每一個MCU各別具有一匯流排位址，CPU並無法同步地傳送指令給每一個MCU，這也使得該等MCU無法同步地控制各自的顯示單元。在此情況下，該等顯示單元之間將因存在時間差而無法在顯示上達到同步。另外，由於CPU必須針對每一個記憶體模組內的MCU各別地傳送指令，故隨著記憶體模組的數量的增加，CPU就必須花費更多的時間才能指示所有MCU去控制各自的顯示單元。有鑑於此，如何改善CPU無法指示多個記憶體模組內的多個MCU去同步地控制各自的顯示單元，確實為本發明所屬技術領域中的一項重要目標。
為了達成至少上述的目標，本發明的實施例提供了一種用於控制記憶體模組之控制系統。該控制系統可包含複數記憶體模組和一中央 處理單元。各該記憶體模組可包含一記憶體單元、一顯示單元與一用以控制該顯示單元之微控制單元。該中央處理單元可經由一匯流排連接到該等微控制單元，並用以指示該等微控制單元去完成該等顯示單元之初始化，且在該等微控制單元完成該等顯示單元之初始化之後，根據一預設匯流排位址而傳送一控制訊號至該等微控制單元，以指示該等微控制單元去同步地控制該等顯示單元。
為了達成至少上述的目標，本發明的實施例還提供了一種用於控制記憶體模組之控制方法。各該記憶體模組可包含一記憶體單元、一顯示單元與一用以控制該顯示單元之微控制單元，且該等微控制單元可經由一匯流排連接到一中央處理單元。該控制方法可包含以下步驟：由該中央處理單元，指示該等微控制單元去完成該等顯示單元之初始化；在該等微控制單元完成該等顯示單元之初始化之後，由該中央處理單元根據一預設匯流排位址而傳送一控制訊號至該等微控制單元；以及由該等微控制單元，基於該控制訊號而同步地控制該等顯示單元；其中，各該微控制單元具有一匯流排位址，且該等匯流排位址都與該預設匯流排位址相同。
如上所述，在本發明的實施例中，多個微控制單元所各自具備的匯流排位址可都與一預設匯流排位址相同，故中央處理單元可同步地傳送指令給所有的微控制單元，這也使得該等微控制單元可同步地控制各自的顯示單元。換言之，在本發明的實施例中，多個顯示單元可在顯示上達到同步。另外，在本發明的實施例中，不論記憶體模組的數量多寡，中 央處理單元可花費同樣的時間去指示所有微控制單元去控制各自的顯示單元。據此，本發明的實施例已提供了一種有效的解決方案來達成至少上述的目標。
以上內容呈現了本發明的實施例的摘要說明(涵蓋了本發明的實施例可解決的問題、所採用的手段以及可達到的功效)，以提供對本發明的實施例的基本理解。以上內容並非有意概括本發明的所有實施例。另外，以上內容既不是為了確認本發明的任一或所有實施例的關鍵或必要元件，也不是為了確定本發明的保護範圍。上述內容的目的僅是以一簡單形式來呈現本發明的實施例的概念，以作為隨後實施方式的一個引言。
如下所示：
1‧‧‧用於控制記憶體模組之控制系統
10‧‧‧匯流排
11‧‧‧記憶體模組
111‧‧‧記憶體單元
113‧‧‧顯示單元
115‧‧‧微控制單元
13‧‧‧中央處理單元
15‧‧‧使用者介面
S0‧‧‧初始化訊號
S1‧‧‧控制訊號
S3‧‧‧重新同步訊號
S5‧‧‧顯示單元重置訊號
S7‧‧‧微控制單元重置訊號
PA‧‧‧預設匯流排位址
SDA‧‧‧串列資料線
SCL‧‧‧串列時脈線
4‧‧‧用於控制記憶體模組之控制系統
41、41-1、41-2、41-3、41-n‧‧‧記憶體模組
117‧‧‧收發器
S9‧‧‧自動同步訊號
6‧‧‧用於控制記憶體模組之控制方法
601、603、605‧‧‧步驟
第1圖例示了在本發明的一或多個實施例中，一種用於控制記憶體模組之控制系統之示範性架構。
第2圖例示了在本發明的一或多個實施例中，第1圖所示控制系統之示範性運作。
第3圖例示了在本發明的一或多個實施例中，中央處理單元傳送給微控制單元之訊號的示範性架構。
第4圖例示了在本發明的一或多個實施例中，用於控制記憶體模組之控制系統之另一種示範性架構。
第5圖例示了在本發明的一或多個實施例中，第4圖所示記憶體模組傳送自動同步訊號之示範。
第6圖例示了在本發明的一或多個實施例中，一種用於控制記憶體模組之控制方法之示範。
以下所述的實施例並非用以限制本發明只能在所述的環境、應用、結構、流程或步驟方能實施。於圖式中，與本發明非直接相關的元件皆已省略。於圖式中，各元件的尺寸以及各元件之間的比例僅是範例，而非用以限制本發明。除了特別說明之外，在以下內容中，相同(或相近)的元件符號可對應至相同(或相近)的元件。
第1圖例示了在本發明的一或多個實施例中，一種用於控制記憶體模組之控制系統之示範性架構，惟第1圖所示內容僅是為了說明本發明的實施例，而非為了限制本發明。參照第1圖，控制系統1可包含複數記憶體模組11和一中央處理單元13。舉例而言，控制系統1可應用至各種計算機裝置(例如桌上型電腦、筆記型電腦、平板電腦、智慧型手機等等)之主機板，且所述多個記憶體模組11和中央處理單元13可被分別設置在該主機板之記憶體插槽與中央處理單元插槽上。
較佳地，記憶體模組11可以是各種揮發性記憶體模組(Volatile Memory Module)，例如動態隨機存取記憶體模組或靜態隨機存取記憶體模組。於某些實施例，記憶體模組11也可以是各種非揮發性記憶體模組(Non-Volatile Memory Module)。隨機存取記憶體積體電路的電路板。記憶體模組11可包含一記憶體單元111、一顯示單元113與一用以控制顯示單元113之微控制單元115。在每一個記憶體模組11中，記憶體單元111、顯示單元113與微控制單元115彼此之間可以呈現直接電性連接(即無透過其他功能性元件/電路/單元而彼此電性連接)、或可呈現間接電性連接(即透過其他功能性元件/電路/單元而彼此電性連接)。
在每一個記憶體模組11中，記憶體單元111可包含一或多個記憶體積體電路，且隨著記憶體模組11的類別不同而包含不同類別的記憶體積體電路。舉例而言，當一記憶體模組11是動態隨機存取記憶體模組時，其記憶體單元111可包含一或多個動態隨機存取記憶體，而當一記憶體模組11是靜態隨機存取記憶體模組時，其記憶體單元111可包含一或多個靜態隨機存取記憶體。於某些實施例，當一記憶體模組11是非揮發性記憶體模組時，其記憶體單元111可包含一或多個非揮發性記憶體。
在每一個記憶體模組11中，顯示單元113可以是各種具有顯示功能的裝置或積體電路。較佳地，顯示單元113可以是各種發光二極體(LED)顯示裝置或積體電路。發光二極體顯示裝置或積體電路可包含一或多個相同或不同色彩的發光二極體。於某些實施例，顯示單元113也可以是其他類型的顯示器，例如液晶顯示裝置或積體電路。
在每一個記憶體模組11中，微控制單元115可以是各種具備訊號處理功能的微處理器(microprocessor)或微控制器(microcontroller)。微處理器或微控制器是一種可程式化的特殊積體電路，其具有運算、儲存、輸出/輸入等能力，且可接受並處理各種編碼指令，藉以進行各種邏輯運算與算術運算，並輸出相應的運算結果。在每一個記憶體模組11中，微控制單元115可用以控制顯示單元113，以使顯示單元113提供所需的顯示內容。在中央處理單元13未指示的情況下，微控制單元115可主動地控制顯示單元113。在中央處理單元13有指示的情況下，微控制單元115可根據中央處理單元13的指示而被動地控制顯示單元113。
如同微控制單元115，中央處理單元13可以是各種具備訊號 處理功能的微處理器(microprocessor)或微控制器(microcontroller)。然而，中央處理單元13主導控制系統1的全部整個運作，包含指示微控制單元115去對顯示單元113進行各種控制。具體而言，中央處理單元13可經由一匯流排10連接到每一個微控制單元115，並經由匯流排10傳送各種命令/訊號/參數給微控制單元115，而微控制單元115可基於所接收的命令/訊號/參數而對顯示單元113進行各種控制。
匯流排10可作為中央處理單元13與每一個微控制單元115之間進行通訊的媒介，以提供資料傳送和控制邏輯等功能。連接到匯流排10的中央處理單元13與每一個微控制單元115都具有各自的一匯流排位址。不同於先前技術，所有微控制單元115的匯流排位址可都被設定為與一預設匯流排位址PA相同。舉例而言，在控制記憶體模組11之前，中央處理單元13可預先透過匯流排10來將所有微控制單元115的匯流排位址設定為預設匯流排位址PA相同。匯流排10可適用於各種匯流排規格，較佳地，匯流排10可適用於系統管理匯流排(System Management Bus，SMBus)規格，並根據該規格之各種指令格式來傳送訊號。於某些實施例中，匯流排10也可適用於其他匯流排規格，例如但不限於積體電路匯流排(Inter-Integrated Circuit，I2C)規格。
於某些實施例中，除了中央處理單元13與記憶體模組11之外控制系統1還可包含一使用者介面15。使用者介面15可包含各種類型的輸入設備/輸出設備，其中輸入設備/輸出設備可包含例如鍵盤、滑鼠、觸控螢幕等。使用者介面15還可包含一軟體系統，用已提供人性化與視覺化的介面，以便使用者可與中央處理單元13直接溝通，並讓使用者可直接下達 各種指令給中央處理單元13，且從中央處理單元13接收各種資訊。
第2圖例示了在本發明的一或多個實施例中，第1圖所示控制系統1之示範性運作，惟第2圖所示內容僅是為了說明本發明的實施例，而非為了限制本發明。
參照第2圖，於某些實施例中，在每一個記憶體模組11中，微控制單元115可在其被啟動的一段時間(例如1秒、5秒、10秒、或15秒)之後，根據默認值(Default)來控制顯示單元113。默認值可包含微控制單元115主動地(即非受中央處理單元13之指示的情況下)控制顯示單元113所需設定的參數，例如但不限於：紅光亮度、綠光亮度、藍光亮度、顯示模式(例如跑馬燈、閃爍等)、與顯示速度等等。較佳地，在控制系統1中，所有微控制單元115的默認值可以相同，但於某些實施例中，這些微控制單元115的默認值也可以不同。於某些實施例中，微控制單元115可隨著控制系統1之電源供應而自行啟動。於某些實施例中，在控制系統1之電源供應之後，微控制單元115還需根據中央處理單元13所發送之一啟動訊號才被啟動。
於某些實施例中，在所有微控制單元115根據各自的默認值而控制相對應的顯示單元113的過程中，中央處理單元13可根據預設匯流排位址PA而同時傳送一初始化訊號S0至所有的微控制單元115，以指示所有的微控制單元115去同步地完成所有顯示單元113之初始化。所述初始化是為了讓微控制單元115可被動地(即受中央處理單元13之指示的情況下)控制顯示單元113。所述初始化可包含針對微控制單元115被動地控制顯示單元113所需的參數進行設定，其中這些參數可例如但不限於：紅光亮度、綠光 亮度、藍光亮度、與顯示速度等等。
於某些實施例中，中央處理單元13也可根據所有的微控制單元115各自的匯流排位址而分別傳送初始化訊號至這些微控制單元115。在此情況下，每一個微控制單元115可根據各自的初始化訊號去完成相對應的顯示單元113之初始化。
於某些實施例中，無論微控制單元115是基於同一初始化訊號S0或是基於各自的初始化訊號來初始化顯示單元113，在所有顯示單元113之初始化被完成後，中央處理單元13可根據預設匯流排位址PA而同時傳送一控制訊號S1至所有的微控制單元115。然後，所有微控制單元115便可基於控制訊號S1而同步地控制相對應的顯示單元113。控制訊號S1可包含用於指定顯示模式之指令，以便所有顯示單元113可同步地依據指定的顯示模式來進行顯示。所述顯示模式可例如但不限於跑馬燈、閃爍等。
於某些實施例中，無論微控制單元115是基於同一初始化訊號S0或是基於各自的初始化訊號來初始化顯示單元113，在所有顯示單元113被初始化的過程中，或是在所有顯示單元113之初始化被完成之後且在中央處理單元13傳送控制訊號S1至所有的微控制單元115之前，中央處理單元13可任意地根據預設匯流排位址PA而同時傳送一顯示單元重置訊號S5至所有的微控制單元115。然後，所有微控制單元115便可基於顯示單元重置訊號S5而同步地重新根據各自的默認值來控制相應的顯示單元113。
於某些實施例中，在所有的微控制單元115基於控制訊號S1而控制相應的顯示單元113的過程中，可能會因為各種因素，例如溫度變化、顯示元件之反應時間差等，而使得多個顯示單元113之顯示狀態不同 步。在此情況下，中央處理單元13可在所有的微控制單元115基於控制訊號S1而控制相應的顯示單元113的過程中，根據預設匯流排位址PA同時傳送一重新同步訊號S3至所有的微控制單元115。然後，所有的微控制單元115便可根據重新同步訊號S3之指示而同步地重新基於控制訊號S1去控制相應的顯示單元113。於某些實施例中，在所有的微控制單元115基於控制訊號S1而控制相應的顯示單元113的過程中，中央處理單元13亦可任意地傳送重新同步訊號S3至所有的微控制單元115。
於某些實施例中，在所有的微控制單元115基於控制訊號S1而控制相應的顯示單元113的過程中，中央處理單元13可任意地根據預設匯流排位址PA同時傳送一微控制單元重置訊號S7至所有的微控制單元，以同步地重置這些微控制單元。
於某些實施例中，在所有的微控制單元115基於控制訊號S1而控制相應的顯示單元113的過程中，中央處理單元13可任意地根據預設匯流排位址PA而同時傳送一顯示單元重置訊號S5至所有的微控制單元115。然後，所有微控制單元115便可基於顯示單元重置訊號S5而同步地重新根據各自的默認值來控制相應的顯示單元113。
第3圖例示了在本發明的一或多個實施例中，中央處理單元13傳送給微控制單元115之訊號的示範性架構，惟第3圖所示內容僅是為了說明本發明的實施例，而非為了限制本發明。參照第3圖，在控制系統1之中，匯流排10可以是SMBus。在使用SMBus作為中央處理單元13與微控制單元115進行通訊的媒介時，可定義中央處理單元13為主裝置(Master device)以及定義所有的微控制單元115為從屬裝置(Slave device)，以便中 央處理單元13經由匯流排10來傳送各種訊號(例如初始化訊號S0、控制訊號S1、重新同步訊號S3、顯示單元重置訊號S5與微控制單元重置訊號S7等)，藉以指示這些微控制單元115去控制相應的顯示單元113。
參照第3圖，每一個由中央處理單元13所傳送的訊號可包含一或多個指令，且每一個指令可含從屬匯流排位址、資料一與資料二，其中該從屬匯流排位址用以指定匯流排10上的哪一個微控制單元115應接收此指令，該資料一用以指定微控制單元115之暫存器位址(register address)，而該資料二用以指定欲存入該暫存器位址之參數。為了使所有的微控制單元115能同步地控制相應的顯示單元113，在中央處理單元13所傳送的各種訊號的每一個指令中，可將該從屬匯流排位址設定為預設匯流排位址PA，以便同時地傳送各種指令至所有的微控制單元115。
如第3圖所示，SMBus可包含兩個訊號線，即串列資料線SDA以及串列時脈線SCL，其中串列時脈線SCL主要用以決定訊號的時脈，而串列資料線SDA用以決定訊號的輸出。當串列資料線SDA的下降沿發生於串列時脈線SCL的高位準時，代表一個指令的開始，而當串列資料線SDA的上升沿發生於串列時脈線SCL的高位準時，則代表此指令的結束。在每一個指令中，可先由中央處理單元13傳送從屬匯流排位址(例如7位元的長度)，再傳送寫入要求(例如1位元的長度)，然後等待微控制單元115之確認/反確認。若接獲微控制單元115之確認，可由中央處理單元13傳送資料一(例如8位元的長度)，然後等待微控制單元115之確認/反確認。若接獲微控制單元115之確認，可再由中央處理單元13傳送資料二(例如8位元的長度)，然後等待微控制單元115之確認/反確認。
於某些實施例中，在匯流排10為SMBus的情況下，初始化訊號S0可包含下列表格一所示之各種初始化指令，其中從屬匯流排位址、資料一與資料二的數值都以16進位表示法來表示：
於表格一中，關於每一個初始化指令，從屬匯流排位址都可被設定為與預設匯流排位址PA相同。舉例而言，在所有微控制單元115的匯流排位址都與預設匯流排位址PA相同，且預設匯流排位址PA為0x27的情況下，表格一中的從屬匯流排位址可被設定為0x27，以便中央處理單元13透過匯流排10同時傳送上述指令到所有的微控制單元115。
於表格一中，資料一與資料二的設定方式可根據不同的需求而由設計者自行定義。於某些實施例中，表格一的資料一的第一個位數(共四位元，數值介於0~F)可以用以設定初始化項目，而資料二的兩個位數(共八位元，數值介於00~FF)可用以設定該初始化項目的數值。舉例而言，可 將資料一的第一個位數設定為1，用以代表初始化項目為紅光亮度，且紅光亮度的大小由資料二的兩個位數來決定(即介於00到FF)。同理，可將資料一的第一個位數分別設定為2、3與4，用以分別代表初始化項目為綠光亮度、藍光亮度、顯示速度等。於某些實施例中，可將資料一的第一個位數設定為5，用以代表初始化項目為變更匯流排位址，且新的匯流排位址由資料二的兩個位數來決定(即介於00到FF)。
除此之外，資料一的第二個位數(共四位元，數值介於0~F)可用以指定要由哪幾個微控制單元115來進行資料一的第一個位數所設定的初始化項目。於某些實施例中，可將資料一的第二個位數的某一數值設定為應進行初始化的對象(即微控制單元115)為全部，以便接收到此指令的所有的微控制單元115可同步地對顯示單元113進行相對應的初始化項目。舉例而言，如同表格一所示，當資料一的第二個位數為A，則表示所有接收到此指令的微控制單元115都要進行相對應的初始化項目。
於某些實施例中，還可將資料一的第二個位數的某一數值設定為某一個或某些應進行資料一的第一個位數所設定的初始化項目的對象(即微控制單元115)。舉例而言，可將資料一的第二個位數設定為1，用以表示需進行該初始化項目的對象是第一個微控制單元115；可將資料一的第二個位數設定為2，用以表示需進行該初始化項目的對象是第二個微控制單元115；以及可將資料一的第二個位數設定為3，用以表示需進行該初始化項目的對象是第三個與第四個微控制單元115。
表格一中的初始化指令的執行順序，可以依照不同的需求而任意變更，但當要結束初始化時，要由中央處理單元13透過匯流排10傳送 一初始化結束指令來通知微控制單元115。舉例而言，如表格一所示，可將資料一的第一個位數設定為6且將資料二設定為0x0F，並以此作為該初始化結束指令。每傳送一個初始化指令之後，可間隔一段時間(例如10毫秒、50毫秒、或100毫秒)後再傳送另一個始化指令。
於某些實施例中，在匯流排10為SMBus的情況下，控制訊號S1可包含下列表格二所示之模式控制指令，其中從屬匯流排位址、資料一與資料二的數值都以16進位表示法來表示：
於表格二中，針對每一個所有的模式控制指令，從屬匯流排位址可設為與預設匯流排位址PA(例如0x27)相同，以便中央處理單元13可透過匯流排10同時傳送模式控制指令到所有的微控制單元115，且指示這些微控制單元115同步地對於相對應的顯示單元113進行顯示模式之控制。
表格二的資料一與資料二的設定方式也可根據不同的需求而由設計者自行定義。於某些實施例中，可將表格二的資料一的第一個位 數設定為A，用以表示模式控制指令，而資料二的兩個位數(共八位元，數值介於00~FF)可用以決定該模式控制指令的不同類別。以表格二為例，可將資料二分別設定為0x02、0x03、0x04、0x07與0x08，用以分別代表持續亮模式、呼吸模式、閃爍模式、三色循環模式、雙閃爍模式。除此之外，表格二的資料一的第二個位數可設定為A，用以表示所有接收到此指令的微控制單元115將同步地針對相對應的顯示單元113進行資料二所設定的顯示模式。
於某些實施例中，在匯流排10為SMBus的情況下，重新同步訊號S3可包含下列表格三所示之重新同步指令，其中從屬匯流排位址、資料一與資料二的數值都以16進位表示法來表示：
於表格三中，從屬匯流排位址可設為與預設匯流排位址PA(例如0x27)相同，以便中央處理單元13可透過匯流排10同時傳送重新同步指令到所有的微控制單元115，且指示這些微控制單元115同步地重新基於控制訊號S1去控制相應的顯示單元113。舉例而言，接收到該重新同步指令的微控制單元115將回復到使顯示單元113完成初始化之狀態，然後在間隔一段時間(例如50毫秒、500毫秒、或1秒)之後，重新根據原本的控制訊號S1所指定的顯示模式，來對顯示單元113進行顯示模式之控制。
表格三的資料一與資料二的設定方式也可根據不同的需求而由設計者自行定義。於某些實施例中，可將表格三的資料一的第一個位數設定為A，且將資料二設定為06，用以表示重新同步指令。除此之外，表格三的資料一的第二個位數可設定為A，用以表示所有接收到此指令的微控制單元115都將回復到使顯示單元113完成初始化之狀態，然後重新根據原本的控制訊號S1所指定的顯示模式，來對顯示單元113進行顯示模式之控制，藉此使顯示單元113的顯示模式轉為同步。
於某些實施例中，在匯流排10為SMBus的情況下，顯示單元重置訊號S5可包含下列表格四所示之顯示單元重置指令，其中從屬匯流排位址、資料一與資料二的數值都以16進位表示法來表示：
於表格四中，從屬匯流排位址可設為與預設匯流排位址PA(例如0x27)相同，以便中央處理單元13可透過匯流排10同時傳送顯示單元重置指令到所有的微控制單元115，且指示這些微控制單元115去同步地重新根據該各自的默認值來控制相對應的顯示單元113。
表格四的資料一與資料二的設定方式也可根據不同的需求而由設計者自行定義。於某些實施例中，可將表格四的資料一的第一個位數設定為A，且將資料二設定為87，用以表示顯示單元重置指令。除此之外， 表格四的資料一的第二個位數可設定為A，用以表示所有接收到此指令的微控制單元115都將重新根據該各自的默認值來控制相對應的顯示單元113。
於某些實施例中，在匯流排10為SMBus的情況下，微控制單元重置訊號S7可包含下列表格五所示之微控制單元重置指令，其中從屬匯流排位址、資料一與資料二的數值都以16進位表示法來表示：
於表格五中，從屬匯流排位址可設為與預設匯流排位址PA(例如0x27)相同，以便中央處理單元13可透過匯流排10同時傳送微控制單元重置指令到所有的微控制單元115，以同步地重置該等微控制單元115。
表格五的資料一與資料二的設定方式也可根據不同的需求而由設計者自行定義。於某些實施例中，可將表格五的資料一的第一個位數設定為A，且將資料二設定為88，用以表示微控制單元重置指令。除此之外，表格五的資料一的第二個位數可設定為A，用以表示所有接收到此指令的微控制單元115都會被重置。
第4圖例示了在本發明的一或多個實施例中，用於控制記憶體模組之控制系統之另一種示範性架構，惟第4圖所示內容僅是為了說明本發明的實施例，而非為了限制本發明。參照第1圖與第4圖，控制系統4與控制系統1的差別為控制系統4中的每一個記憶體模組41可更包含一收發器 117。每一個收發器117可包含一傳送裝置和一接收裝置，用以傳送及接收各種光源訊號如紅外線、雷射等、或透過有線或無線的方式來傳送與接收各種電子訊號。另外，不同於控制系統1，控制系統4可使得該等記憶體模組41在欠缺重新同步訊號S3(例如中央處理單元13無法傳送重新同步訊號S3，或該等微控制單元115無法接收重新同步訊號S3)的情況下，仍有能力重新基於控制訊號S1去控制相應的顯示單元113，以使該等顯示單元113的顯示狀態再次同步。
對控制系統4而言，在該等微控制單元115基於控制訊號S1而控制該等顯示單元113的過程中，該等記憶體模組41其中之一之微控制單元115可主動地重新基於控制訊號S1去控制同一記憶體模組41之顯示單元113，並產生一自動同步訊號。該自動同步訊號可經由該等記憶體模組41之該等收發器117而被傳送到其他微控制單元115，以指示該等其他微控制單元115重新基於控制訊號S1去控制該等其他顯示單元113。
而第5圖例示了在本發明的一或多個實施例中，第4圖所示記憶體模組41傳送自動同步訊號之示範，惟第5圖所示內容僅是為了說明本發明的實施例，而非為了限制本發明。參照第5圖，在所有的微控制單元115基於控制訊號S1而控制相應的顯示單元117的過程中，該等記憶體模組41其中之一(例如記憶體模組41-1)之微控制單元115可主動地重新基於控制訊號S1去控制同一記憶體模組41-1之顯示單元113，並產生一自動同步訊號S9。舉例而言，可預先設定在該等記憶體模組41基於控制訊號S1而開始控制該等顯示單元117的一段時間(例如2秒、5秒、或10秒)之後，由記憶體模組41-1主動地重新基於控制訊號S1去控制同一記憶體模組41之顯示單元 113，並產生自動同步訊號S9。於某些實施例，可透過各種軟體設定及/或各種硬體設定的方式，預先從該等記憶體模組41中確定一用以產生自動同步訊號S9的記憶體模組41，例如，預先將對應到第一個記憶體模組插槽的記憶體模組41確定為用以產生自動同步訊號S9的記憶體模組41(例如記憶體模組41-1)。
自動同步訊號S9可經由該等記憶體模組41之該等收發器117而被依序或同時傳送到其他微控制單元115。以依序傳送為例，自動同步訊號S9可經由記憶體模組41-1之收發器117而被傳送至下一個記憶體模組41-2的收發器117，然後再經由記憶體模組41-2的收發器117而被傳送至記憶體模組41-3的收發器117，直到被傳送到記憶體模組41-n的收發器117，其中n為記憶體模組41的數量。依序傳遞的順序並非限制，且可以根據不同的需求而被調整。另外，以同時傳送為例，自動同步訊號S9可經由記憶體模組41-1之收發器117而被同時傳送其他所有的記憶體模組41(即記憶體模組41-2至記憶體模組41-n)的收發器117。無論是依序傳送或是同時傳送，當任一記憶體模組41之收發器117接收到自動同步訊號S9，將會根據自動同步訊號S9之指示而重新基於控制訊號S1去控制同一記憶體模組41之顯示單元113。
於某些實施例中，控制系統4亦可在中央處理單元13可傳送重新同步訊號S3的情況下運作。此時，控制系統4不但可以透過自動同步訊號S9來讓所有的記憶體模組41之微控制單元115重新基於控制訊號S1去控制相應的顯示單元113之外，也可如同控制系統1，透過重新同步訊號S3來讓所有記憶體模組41之微控制單元115重新基於控制訊號S1去控制相應的顯示單元113。
第6圖例示了在本發明的一或多個實施例中，一種用於控制記憶體模組之控制方法之示範，惟第6圖所示內容僅是為了說明本發明的實施例，而非為了限制本發明。第6圖例示了一種用於控制記憶體模組之控制方法6，其中各該記憶體模組可包含一記憶體單元、一顯示單元與一用以控制該顯示單元之微控制單元，且該等微控制單元可經由一匯流排連接到一中央處理單元。控制方法6可包含以下步驟：由該中央處理單元，指示該等微控制單元去完成該等顯示單元之初始化(步驟601)；在該等微控制單元完成該等顯示單元之初始化之後，由該中央處理單元根據一預設匯流排位址而傳送一控制訊號至該等微控制單元，其中各該微控制單元具有一匯流排位址，且該等匯流排位址都與該預設匯流排位址相同(步驟603)；以及由該等微控制單元，基於該控制訊號而同步地控制該等顯示單元(步驟605)。
於某些實施例中，控制方法6更可包含以下條件：該中央處理單元根據該預設匯流排位址傳送一初始化訊號至該等微控制單元，且該等微控制單元基於該初始化訊號而同步地完成該等顯示單元之初始化。
於某些實施例中，除了步驟601-605之外，控制方法6還可包含以下步驟：在該中央處理單元指示該等微控制單元去完成該等顯示單元之初始化之前，由該等微控制單元根據各自的默認值來控制該等顯示單元。
於某些實施例中，除了步驟601-605之外，控制方法6還可包含以下步驟：在該等微控制單元基於該控制訊號而控制該等顯示單元的過程中，由該中央處理單元根據該預設匯流排位址傳送一顯示單元重置訊號至該等微控制單元；以及由該等微控制單元，基於該顯示單元重置訊號而 同步地重新根據該各自的默認值來控制該等顯示單元。
於某些實施例中，除了步驟601-605之外，控制方法6還可包含以下步驟：在該等微控制單元完成該等顯示單元之初始化之後，且在該中央處理單元傳送該控制訊號至該等微控制單元之前，由該中央處理單元根據該預設匯流排位址傳送一顯示單元重置訊號至該等微控制單元；以及由該等微控制單元，基於該顯示單元重置訊號而同步地重新根據該各自的默認值來控制該等顯示單元。
於某些實施例中，除了步驟601-605之外，控制方法6還可包含以下步驟：在該等微控制單元基於該控制訊號而控制該等顯示單元的過程中，由該中央處理單元根據該預設匯流排位址傳送一重新同步訊號至該等微控制單元；以及由該等微控制單元，根據該重新同步訊號之指示，而同步地重新基於該控制訊號去控制該等顯示單元。
於某些實施例中，記憶體模組更可各包含一收發器，且除了步驟601-605之外，控制方法6還可包含以下步驟：在該等微控制單元基於該控制訊號而控制該等顯示單元的過程中，由該等記憶體模組其中之一之該微控制單元重新基於該控制訊號去控制該記憶體模組之該顯示單元，並產生一自動同步訊號；以及經由該等記憶體模組之該等收發器傳送該自動同步訊號到該等其他微控制單元，以指示該等其他微控制單元重新基於該控制訊號去控制該等其他顯示單元。
於某些實施例中，除了步驟601-605之外，控制方法6還可包含以下步驟：在該等微控制單元基於該控制訊號而控制該等顯示單元的過程中，由該中央處理單元根據該預設匯流排位址傳送一微控制單元重置訊 號至該等微控制單元，以同步地重置該等微控制單元。
於某些實施例中，控制方法6還可包含以下條件：該匯流排為一系統管理匯流排。
於某些實施例中，控制方法6可分別用於控制系統1與控制系統4，並分別完成控制系統1與控制系統4在上述各個實施例中的全部運作。由於本發明所屬技術領域中具有通常知識者可根據上文針對控制系統1與控制系統4的說明而直接得知控制方法6完成該等運作的相對應步驟，故相關細節於此不再贅述。
如上所述，在本發明的實施例中，多個微控制單元所各自具備的匯流排位址可都與一預設匯流排位址相同，故中央處理單元可同步地傳送指令給所有的微控制單元，這也使得該等微控制單元可同步地控制各自的顯示單元。換言之，在本發明的實施例中，多個顯示單元可在顯示上達到同步。另外，在本發明的實施例中，不論記憶體模組的數量多寡，中央處理單元可花費同樣的時間去指示所有微控制單元去控制各自的顯示單元。據此，本發明的實施例已提供了一種有效的解決方案來達成至少上述的目標。
以上所揭露的實施例只是為了說明本發明，而非為了限制本發明。關於以上所揭露的實施例，本發明所屬技術領域中具有通常知識者可輕易完成的改變或均等性的安排都落於本發明的範圍內，而本發明的範圍是以申請專利範圍所載內容為準。

Claims (18)

  1. 一種用於控制記憶體模組之控制系統，包含：複數記憶體模組，各該記憶體模組包含一記憶體單元、一顯示單元與一用以控制該顯示單元之微控制單元；以及一中央處理單元，經由一匯流排連接到該等微控制單元，並用以指示該等微控制單元去完成該等顯示單元之初始化，且在該等微控制單元完成該等顯示單元之初始化之後，根據一預設匯流排位址而傳送一控制訊號至該等微控制單元，以指示該等微控制單元去同步地控制該等顯示單元；其中各該微控制單元具有一匯流排位址，且該等匯流排位址都與該預設匯流排位址相同。
  2. 如請求項1所述的控制系統，其中該中央處理單元根據該預設匯流排位址傳送一初始化訊號至該等微控制單元，以指示該等微控制單元去同步地完成該等顯示單元之初始化。
  3. 如請求項1所述的控制系統，其中在該中央處理單元指示該等微控制單元去完成該等顯示單元之初始化之前，該等微控制單元更根據各自的默認值來控制該等顯示單元。
  4. 如請求項3所述的控制系統，其中在該等微控制單元基於該控制訊號而控制該等顯示單元的過程中，該中央處理單元更用以根據該預設匯流排位址傳送一顯示單元重置訊號至該等微控制單元，以指示該等微控制單元去同步地重新根據該各自的默認值來控制該等顯示單元。
  5. 如請求項3所述的控制系統，其中在該等微控制單元完成該等顯示單元之初始化之後，且在該中央處理單元傳送該控制訊號至該等微控制單元之前，該中央處理單元更用以根據該預設匯流排位址傳送一顯示單元重置訊號至該等微控制單元，以指示該等微控制單元去同步地重新根據該各自的默認值來控制該等顯示單元。
  6. 如請求項1所述的控制系統，其中在該等微控制單元基於該控制訊號而控制該等顯示單元的過程中，該中央處理單元更用以根據該預設匯流排位址傳送一重新同步訊號至該等微控制單元，以指示該等微控制單元同步地重新基於該控制訊號去控制該等顯示單元。
  7. 如請求項1所述的控制系統，其中各該記憶體模組更包含一收發器，且在該等微控制單元基於該控制訊號而控制該等顯示單元的過程中，該等記憶體模組其中之一之該微控制單元重新基於該控制訊號去控制該記憶體模組之該顯示單元，並產生一自動同步訊號，而該自動同步訊號經由該等記憶體模組之該等收發器而被傳送到該等其他微控制單元，以指示該等其他微控制單元重新基於該控制訊號去控制該等其他顯示單元。
  8. 如請求項1所述的控制系統，其中在該等微控制單元基於該控制訊號而控制該等顯示單元的過程中，該中央處理單元更用以根據該預設匯流排位址傳送一微控制單元重置訊號至該等微控制單元，以同步地重置該等微控制單元。
  9. 如請求項1所述的控制系統，其中該匯流排為一系統管理匯流排。
  10. 一種用於控制記憶體模組之控制方法，各該記憶體模組包含一記憶體單元、一顯示單元與一用以控制該顯示單元之微控制單元，該等微控制單元經由一匯流排連接到一中央處理單元，該控制方法包含以下步驟：由該中央處理單元，指示該等微控制單元去完成該等顯示單元之初始化；在該等微控制單元完成該等顯示單元之初始化之後，由該中央處理單元根據一預設匯流排位址而傳送一控制訊號至該等微控制單元；以及由該等微控制單元，基於該控制訊號而同步地控制該等顯示單元；其中各該微控制單元具有一匯流排位址，且該等匯流排位址都與該預設匯流排位址相同。
  11. 如請求項10所述的控制方法，其中該中央處理單元根據該預設匯流排位址傳送一初始化訊號至該等微控制單元，且該等微控制單元基於該初始化訊號而同步地完成該等顯示單元之初始化。
  12. 如請求項10所述的控制方法，更包含以下步驟：在該中央處理單元指示該等微控制單元去完成該等顯示單元之初始化之前，由該等微控制單元根據各自的默認值來控制該等顯示單元。
  13. 如請求項12所述的控制方法，更包含以下步驟：在該等微控制單元基於該控制訊號而控制該等顯示單元的過程中，由該中央處理單元根據該預設匯流排位址傳送一顯示單元重置訊號至該等微控制單元；以及由該等微控制單元，基於該顯示單元重置訊號而同步地重新根據該各自的默認值來控制該等顯示單元。
  14. 如請求項12所述的控制方法，更包含以下步驟：在該等微控制單元完成該等顯示單元之初始化之後，且在該中央處理單元傳送該控制訊號至該等微控制單元之前，由該中央處理單元根據該預設匯流排位址傳送一顯示單元重置訊號至該等微控制單元；以及由該等微控制單元，基於該顯示單元重置訊號而同步地重新根據該各自的默認值來控制該等顯示單元。
  15. 如請求項10所述的控制方法，更包含以下步驟：在該等微控制單元基於該控制訊號而控制該等顯示單元的過程中，由該中央處理單元根據該預設匯流排位址傳送一重新同步訊號至該等微控制單元；以及由該等微控制單元，根據該重新同步訊號之指示而同步地重新基於該控制訊號去控制該等顯示單元。
  16. 如請求項10所述的控制方法，其中各該記憶體模組更包含一收發器，且該控制方法更包含以下步驟：在該等微控制單元基於該控制訊號而控制該等顯示單元的過程中，由該等記憶體模組其中之一之該微控制單元重新基於該控制訊號去控制該記憶體模組之該顯示單元，並產生一自動同步訊號；以及經由該等記憶體模組之該等收發器傳送該自動同步訊號到該等其他微控制單元，以指示該等其他微控制單元重新基於該控制訊號去控制該等其他顯示單元。
  17. 如請求項10所述的控制方法，更包含以下步驟：在該等微控制單元基於該控制訊號而控制該等顯示單元的過程中，由該中央處理單元根據該預設匯流排位址傳送一微控制單元重置訊號至該等微控制單元，以同步地重置該等微控制單元。
  18. 如請求項10所述的控制方法，其中該匯流排為一系統管理匯流排。
TW106113279A 2017-04-20 2017-04-20 用於控制記憶體模組之控制系統及控制方法 TWI622883B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW106113279A TWI622883B (zh) 2017-04-20 2017-04-20 用於控制記憶體模組之控制系統及控制方法
GB1806230.7A GB2564516B (en) 2017-04-20 2018-04-17 Control system and control method for controlling memory modules
CN202110237004.1A CN113094304B (zh) 2017-04-20 2018-04-19 用于控制存储器模块的控制系统及控制方法
CN201810356332.1A CN108733597B (zh) 2017-04-20 2018-04-19 用于控制存储器模块的控制系统及控制方法
US15/959,162 US10565136B2 (en) 2017-04-20 2018-04-20 Control system and control method for controlling memory modules
US16/685,513 US10936514B2 (en) 2017-04-20 2019-11-15 Control system and control method for controlling memory modules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106113279A TWI622883B (zh) 2017-04-20 2017-04-20 用於控制記憶體模組之控制系統及控制方法

Publications (2)

Publication Number Publication Date
TWI622883B true TWI622883B (zh) 2018-05-01
TW201839618A TW201839618A (zh) 2018-11-01

Family

ID=62203431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106113279A TWI622883B (zh) 2017-04-20 2017-04-20 用於控制記憶體模組之控制系統及控制方法

Country Status (4)

Country Link
US (2) US10565136B2 (zh)
CN (2) CN113094304B (zh)
GB (1) GB2564516B (zh)
TW (1) TWI622883B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI622883B (zh) * 2017-04-20 2018-05-01 遠東金士頓科技股份有限公司 用於控制記憶體模組之控制系統及控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030095447A1 (en) * 2001-11-20 2003-05-22 Koninklijke Philips Electronics N.V. Shared memory controller for display processor
TWM252996U (en) * 2004-03-12 2004-12-11 Power Memory Internat Co Ltd Display-able memory module and memory status display circuit thereof
US20100123727A1 (en) * 2008-11-18 2010-05-20 Kwa Seh W Techniques to control self refresh display functionality
CN102609040A (zh) * 2012-01-12 2012-07-25 北京国基科技股份有限公司 一种面向加固的国产计算机及其安全bios工作方法
TW201312565A (zh) * 2011-09-06 2013-03-16 Mediatek Inc 雙倍資料率虛擬靜態隨機存取記憶體及其控制器、存取與操作方法、寫入與讀取方法
CN103902493A (zh) * 2012-12-27 2014-07-02 深圳中电长城信息安全系统有限公司 显示芯片应用装置、系统、方法及服务器平台
TWI576697B (zh) * 2015-12-30 2017-04-01 冠德國際智慧財產權有限公司 動態隨機存取記憶體發光控制系統

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560645B1 (ko) * 2002-12-17 2006-03-16 삼성전자주식회사 메모리 사용 정보를 표시하는 유에스비 플래시 메모리 장치
KR20050011822A (ko) * 2003-07-24 2005-01-31 삼성전자주식회사 동일한 어드레스를 가지는 복수의 디바이스들을 하나의버스제어기에 연결하기 위한 장치 및 그 운용 방법
US7251773B2 (en) * 2003-08-01 2007-07-31 Hewlett-Packard Development Company, L.P. Beacon to visually locate memory module
US7131767B2 (en) * 2004-08-31 2006-11-07 Pny Technologies, Inc. Electronic module with built-in temperature display
US7584006B2 (en) * 2004-12-20 2009-09-01 Corsair Memory Managing memory modules
US7350007B2 (en) * 2005-04-05 2008-03-25 Hewlett-Packard Development Company, L.P. Time-interval-based system and method to determine if a device error rate equals or exceeds a threshold error rate
JP2007172363A (ja) * 2005-12-22 2007-07-05 Fujitsu Ltd Ｉ２ｃバスのデータ伝送装置、及びその方法、並びにｉ２ｃバスのデータ伝送プログラム
TWI315494B (en) * 2006-06-06 2009-10-01 Silicon Motion Inc Memory module with display functions and display unit thereof
CN100576183C (zh) * 2007-01-26 2009-12-30 佛山市顺德区顺达电脑厂有限公司 Sata硬盘的监控装置及其监控方法
US20090089515A1 (en) * 2007-10-02 2009-04-02 Qualcomm Incorporated Memory Controller for Performing Memory Block Initialization and Copy
CN101751268B (zh) * 2008-12-12 2013-04-10 群联电子股份有限公司 主板、储存装置及其控制器与开机方法
US20120066423A1 (en) * 2010-09-13 2012-03-15 Boon Siang Choo Inter-integrated circuit bus multicasting
US8731002B2 (en) * 2011-03-25 2014-05-20 Invensense, Inc. Synchronization, re-synchronization, addressing, and serialized signal processing for daisy-chained communication devices
US8832343B2 (en) * 2012-07-17 2014-09-09 International Business Machines Corporation Double density I2C system
TWI492049B (zh) * 2013-02-06 2015-07-11 Ibm 記憶體模組狀態指示方法及裝置
WO2015083226A1 (ja) * 2013-12-02 2015-06-11 富士通株式会社 情報処理装置及び情報処理装置制御プログラム
US10001963B2 (en) * 2015-12-01 2018-06-19 Alson Technology Limited Dynamic random access memory
US9723697B1 (en) * 2016-01-27 2017-08-01 Alson Technology Limited System for alternating light-emitting of dynamic random access memory
US10355919B2 (en) * 2016-01-29 2019-07-16 Netapp, Inc. Mobile storage configuration
US20170315937A1 (en) * 2016-05-02 2017-11-02 Lenovo (Singapore) Pte. Ltd. Data storage device with dynamic display
US10153041B2 (en) * 2016-05-31 2018-12-11 Corsair Memory Inc. Dual inline memory module with temperature-sensing scenario mode
US10402140B2 (en) * 2016-08-10 2019-09-03 Steven MAZUREK Memory device with display
KR20180095766A (ko) * 2017-02-17 2018-08-28 삼성전자주식회사 스토리지 장치
TWI622883B (zh) * 2017-04-20 2018-05-01 遠東金士頓科技股份有限公司 用於控制記憶體模組之控制系統及控制方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030095447A1 (en) * 2001-11-20 2003-05-22 Koninklijke Philips Electronics N.V. Shared memory controller for display processor
TWM252996U (en) * 2004-03-12 2004-12-11 Power Memory Internat Co Ltd Display-able memory module and memory status display circuit thereof
US20100123727A1 (en) * 2008-11-18 2010-05-20 Kwa Seh W Techniques to control self refresh display functionality
TW201312565A (zh) * 2011-09-06 2013-03-16 Mediatek Inc 雙倍資料率虛擬靜態隨機存取記憶體及其控制器、存取與操作方法、寫入與讀取方法
CN102609040A (zh) * 2012-01-12 2012-07-25 北京国基科技股份有限公司 一种面向加固的国产计算机及其安全bios工作方法
CN103902493A (zh) * 2012-12-27 2014-07-02 深圳中电长城信息安全系统有限公司 显示芯片应用装置、系统、方法及服务器平台
TWI576697B (zh) * 2015-12-30 2017-04-01 冠德國際智慧財產權有限公司 動態隨機存取記憶體發光控制系統

Also Published As

Publication number Publication date
GB2564516B (en) 2020-09-16
GB201806230D0 (en) 2018-05-30
CN108733597B (zh) 2021-06-15
US20200081854A1 (en) 2020-03-12
CN108733597A (zh) 2018-11-02
TW201839618A (zh) 2018-11-01
US10565136B2 (en) 2020-02-18
US10936514B2 (en) 2021-03-02
CN113094304A (zh) 2021-07-09
CN113094304B (zh) 2024-05-28
US20180307634A1 (en) 2018-10-25
GB2564516A (en) 2019-01-16

Similar Documents

Publication Publication Date Title
KR101672611B1 (ko) 페이드 및 핫 플러그 피처를 갖는 케이블
US10002105B2 (en) Display device
US8898358B2 (en) Multi-protocol communication on an I2C bus
US20140164660A1 (en) Device presence detection using a single channel of a bus
US20140189177A1 (en) High speed overlay of idle i2c bus bandwidth
US20160188278A1 (en) Display device constituting multi-display system and control method thereof
JP6773294B2 (ja) 映像表示機器、映像表示機器の接続方法及びマルチ表示システム
TWI585589B (zh) 鏈路連結之方法以及鏈路連結建立設備
TWI622883B (zh) 用於控制記憶體模組之控制系統及控制方法
US10877744B2 (en) Read/write method and read/write system for FRU
WO2020143794A1 (zh) 显示控制系统和显示装置
CN117176499A (zh) 一种主从设备的通信传输方法、装置、系统、设备及介质
CN206741445U (zh) 一种具有kvm功能的国产化瘦客户机系统
TWI497481B (zh) 用於顯示裝置之傳輸方法
CN102254469A (zh) 基于嵌入式开发平台的实验装置
WO2015058533A1 (zh) 一种信息处理方法以及电子设备
TWI717902B (zh) 顯示方法及顯示系統
TWI761624B (zh) 積體電路晶片的定址方法與系統
TW201724074A (zh) 電子紙顯示裝置及其驅動方法
TWI666552B (zh) 模組化裝置及其控制方法
US12045499B2 (en) Storage device sharing system and storage device sharing method
CN218158868U (zh) 显卡装置与计算机设备
TWI706258B (zh) 計算裝置
Thakre et al. RASPBERRY PI
JP2023009017A (ja) ディスプレイ装置、コンピュータシステム、方法、及びコンピュータプログラム製品