JPH10122933A - インク有無検知装置およびインクジェット記録装置 - Google Patents

Abstract

(57)【要約】 【課題】 Ａ／Ｄ変換回路が不要であり、検出信号をＣ
ＰＵに直接入力できるインク有無検知装置を実現する。 【解決手段】 ＣＰＵ２０の出力ポートＱ１，Ｑ２から
出力されるデジタル信号をインバータ１２，１９を介し
てインクカートリッジ３に設けられた電極１６，１８に
印加し、そのときインク抵抗より大きいか、ほぼ同等の
抵抗値の抵抗Ｒが接続された方の電極１６から出力され
るデジタル信号をヒステリシスインバータ１４を介して
検知ポートＱ３に入力する。そして、ＣＰＵ２０は、そ
の入力されたデジタル信号の位相が、出力ポートＱ１か
ら出力されたデジタル信号と同相であるか、もしくは、
入力されたデジタル信号のパルスの有無に基づいてイン
クの有無を検知する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、インクの有無を検
知する装置であって、ノズルからインク液滴を吐出して
被記録媒体に記録を行うインクジェット記録装置に備え
られたインクカートリッジ内のインクの有無を検知する
装置として好適なものに関する。

【０００２】

【従来の技術】従来、インクの有無を検知する装置とし
ては、図１７に示すものが知られている。同図（Ａ）は
インク有無検知装置の構成を示す説明図であり、同図
（Ｂ）は（Ａ）に示す検出ポイントＡ，Ｂにおいて検出
される信号の波形図である。このものは、インクカート
リッジ９１内に相対向して設けられた電極９２，９３
と、これら電極９２，９３にパルス信号を印加する信号
発生回路９０と、この信号発生回路９０と電極９２との
間に接続された抵抗ＲＳと、この抵抗ＲＳおよび電極９
２，９３間のインクの抵抗により分圧されたパルス信号
を入力してデジタル信号に変換するＡ／Ｄ変換回路９４
と、このＡ／Ｄ変換回路９４から出力されるデジタル信
号を入力するとともに、その入力されるデジタル信号に
基づいてインクの有無を検知するＣＰＵ９５とから構成
される。

【０００３】そして、信号発生回路９０から、図１７
（Ｂ）にＡで示すパルス信号を発生すると、インクカー
トリッジ９１内にインクが有る場合には、電極９２，９
３間のインクの抵抗により、検出端子Ｂからは同図にＢ
で示すように、Ａで示すパルス信号よりも電圧の低いパ
ルス信号が検出され、このパルス信号は、Ａ／Ｄ変換回
路９４により、同図にＣで示すように、ローレベルのデ
ジタル信号に変換され、ＣＰＵ９５に入力される。ま
た、インクカートリッジ９１内にインクが無い場合に
は、同図にＢ１で示すように、Ａで示すパルス信号と同
じ電圧のパルス信号が検出され、このパルス信号は、Ａ
／Ｄ変換回路９４により、同図にＣ１で示すように、ハ
イレベルのデジタル信号に変換され、ＣＰＵ９５に入力
される。つまり、ＣＰＵ９５は、入力されるデジタル信
号が、ハイレベルおよびローレベルのいずれであるかに
基づいてインクの有無を検知する。

【０００４】

【発明が解決しようとする課題】しかし、上記従来のも
のは、上述のように、インクの有無により電圧が変化し
たパルス信号をＡ／Ｄ変換回路９４によりデジタル信号
に変換しなければＣＰＵ９５によりインクの有無を検知
できないという問題がある。つまり、Ａ／Ｄ変換回路９
４を有する分、インク有無検知装置の回路構成が複雑に
なるため、故障発生率が高くなることから、インク有無
検知の信頼性が低いという問題がある。

【０００５】そこで、本発明は、Ａ／Ｄ変換回路が不要
であり、インクカートリッジ内に設けられた電極への印
加から、ＣＰＵへの入力までをデジタル信号で行うこと
ができるインク有無検知装置と、このインク有無検知装
置を備えたインクジェット記録装置を実現することを目
的とする。

【０００６】

【課題を解決するための手段】本発明は、上記目的を達
成するため、請求項１に記載の発明では、インク流路中
の２点間の抵抗値を抽出する一対の電極と、この一対の
電極のいずれかに接続された抵抗と、この抵抗を介して
前記一対の電極のそれぞれに位相の異なるデジタル信号
を印加するデジタル信号印加手段と、このデジタル信号
印加手段により前記一対の電極のそれぞれに位相の異な
るデジタル信号を印加した際に、前記一対の電極の前記
抵抗が接続された方から出力されるデジタル信号をＣＰ
Ｕの入力ポートに入力するとともに、その入力されるデ
ジタル信号の位相およびパルスの有無のいずれかに基づ
いてインクの有無を検知する検知手段と、が備えられた
という技術的手段を採用する。

【０００７】請求項２に記載の発明では、請求項１に記
載のインク有無検知装置において、前記デジタル信号印
加手段は、ＣＰＵの出力ポートから出力される前記位相
の異なるデジタル信号を前記一対の電極のそれぞれに印
加するものであるという技術的手段を採用する。

【０００８】請求項３に記載の発明では、請求項１また
は請求項２に記載のインク有無検知装置において、前記
検知手段は、前記デジタル信号印加手段により前記一対
の電極のそれぞれに位相の異なるデジタル信号を印加し
た際に、前記一対の電極の前記抵抗が接続された方から
出力されるデジタル信号をシュミットトリガ回路を介し
て前記ＣＰＵの入力ポートに入力するとともに、その入
力されるデジタル信号の位相およびパルスの有無のいず
れかに基づいてインクの有無を検知するものであるとい
う技術的手段を採用する。

【０００９】請求項４に記載の発明では、請求項１ない
し請求項３のいずれか１つに記載のインク有無検知装置
において、前記デジタル信号印加手段は、前記位相の異
なるデジタル信号をバッファを介して前記一対の電極の
それぞれに印加するものであるという技術的手段を採用
する。

【００１０】請求項５に記載の発明では、請求項１ない
し請求項４のいずれか１つに記載のインク有無検知装置
において、前記抵抗は、前記２点間におけるインクの抵
抗値より大きい抵抗値を有するという技術的手段を採用
する。

【００１１】請求項６に記載の発明では、請求項５に記
載のインク有無検知装置において、前記抵抗は、前記２
点間におけるインクの抵抗値とほぼ同等で且つ大きい抵
抗値を有するという技術的手段を採用する。

【００１２】請求項７に記載の発明では、請求項１ない
し請求項４のいずれか１つに記載のインク有無検知装置
において、前記抵抗は、前記２点間におけるインクの抵
抗値より充分大きい抵抗値を有するものであり、前記デ
ジタル信号は、少なくとも１ＭＨｚの周波数を有するも
のであるという技術的手段を採用する。

【００１３】請求項８に記載の発明では、ノズルからイ
ンク液滴を選択的に吐出して被記録媒体に記録を行うイ
ンクジェットヘッドと、このインクジェットヘッドに供
給されるインクが収容されるインクタンクが設けられた
インクジェット記録装置において、請求項１ないし請求
項７のいずれか１つに記載のインク有無検知装置を備え
たという技術的手段を採用する。

【００１４】

【作用】請求項１ないし請求項８に記載の発明では、イ
ンク流路中の２点間の抵抗値を抽出する一対の電極のそ
れぞれに、その一対の電極のいずれかに接続された抵抗
を介して位相の異なるデジタル信号を印加するデジタル
信号印加手段が備えられているため、そのデジタル信号
印加手段により上記一対の電極のそれぞれに位相の異な
るデジタル信号を印加した際に、上記一対の電極の上記
抵抗が接続された方から、インクの有無に応じて変化す
る信号を出力することができる。つまり、上記一対の電
極の上記抵抗が接続された方から、一対の電極のいずれ
かに印加されたデジタル信号の位相と異なる位相のデジ
タル信号、もしくは、パルスの無い信号を出力すること
ができる。

【００１５】そして、上記位相が異なるか否か、パルス
の有無は、２値的な変化であるから、上記一対の電極の
上記抵抗が接続された方から出力されるデジタル信号
は、ＣＰＵの入力ポートに直接入力することができ、そ
の入力されるデジタル信号の位相およびパルスの有無の
いずれかに基づいてインクの有無を検知できる。以上の
ように、請求項１ないし請求項８に記載の発明では、イ
ンクの有無検知のために上記一対の電極に印加される信
号から、インクの有無に応じて変化する信号までが総て
デジタル信号であることから、従来のようなＡ／Ｄ変換
回路が不要であるため、回路構成を簡易にすることがで
きる。したがって、インク有無検知装置の故障発生率を
低くすることができるため、インク有無検知装置の信頼
性を高めることができる。

【００１６】特に、請求項２に記載の発明では、上記デ
ジタル信号印加手段は、ＣＰＵの出力ポートから出力さ
れる上記位相の異なるデジタル信号を上記一対の電極の
それぞれに印加するものであるという技術的手段を採用
する。つまり、上記一対の電極のそれぞれに印加する位
相の異なるデジタル信号は、ＣＰＵの出力ポートから出
力させることにより、上記デジタル信号を出力する特別
の回路を設ける必要がないため、インクの有無を検出す
る検出回路の構成をより一層簡易にして装置の信頼性を
高めることができる。

【００１７】また、請求項３に記載の発明では、上記検
知手段は、上記デジタル信号印加手段により上記一対の
電極のそれぞれに位相の異なるデジタル信号を印加した
際に、上記一対の電極の上記抵抗が接続された方から出
力されるデジタル信号をシュミットトリガ回路を介して
上記ＣＰＵの入力ポートに入力するとともに、その入力
されるデジタル信号の位相およびパルスの有無のいずれ
かに基づいてインクの有無を検知するものであるという
技術的手段を採用する。つまり、上記一対の電極の上記
抵抗が接続された方から出力されるデジタル信号をシュ
ミットトリガ回路を介してＣＰＵの入力ポートに入力す
ることにより、デジタル信号にノイズが混入した場合で
あっても、そのノイズをシュミットトリガ回路により取
り除き、波形を整形した状態でＣＰＵの入力ポートに入
力できるため、ＣＰＵによるインク有無の検知精度を高
めることができる。

【００１８】さらに、請求項４に記載の発明のように、
上記位相の異なるデジタル信号をバッファを介して上記
一対の電極のそれぞれに印加することにより、上記位相
の異なるデジタル信号にノイズが混入した場合であって
も、そのノイズを上記バッファにより取り除いてから上
記一対の電極のそれぞれに印加することができる。した
がって、ノイズのないデジタル信号を上記一対の電極に
印加することができるため、インクの有無に正確に対応
したデジタル信号を上記一対の電極の上記抵抗が接続さ
れた方から出力することができる。つまり、ＣＰＵによ
るインク有無の検知精度をより一層高めることができ
る。

【００１９】請求項５に記載の発明のように、上記抵抗
を上記２点間におけるインクの抵抗値より大きい抵抗値
とすることにより、インクが有る場合に上記デジタル信
号印加手段により上記一対の電極のそれぞれに位相の異
なるデジタル信号を印加した際に、上記抵抗の両端にか
かる電圧を上記一対の電極間にかかる電圧より大きくす
ることができ、また、インクが無い場合には上記一対の
電極間にかかる電圧より小さくすることができるため、
インクの有無に応じて上記一対の電極の上記抵抗が接続
された方から出力されるデジタル信号の位相を反転させ
ることができる。つまり、上記一対の電極の上記抵抗が
接続された方から出力されるデジタル信号の位相が、上
記一対の電極のいずれかに印加されるデジタル信号の位
相と同相であるか否かに基づいて、インクの有無を検知
することができる。

【００２０】請求項６に記載の発明のように、上記抵抗
を上記２点間におけるインクの抵抗値とほぼ同等で且つ
大きい抵抗値とすることにより、インクが有る場合の上
記一対の電極の上記抵抗が接続された方から出力される
デジタル信号の電圧を上記一対の電極に印加されるデジ
タル信号のほぼ半分にすることができる。したがって、
上記一対の電極の上記抵抗が接続された方から出力され
るデジタル信号の電圧が上記一対の電極に印加されるデ
ジタル信号のほぼ半分である場合は、パルスが無いもの
とみなし、ほぼ半分より大きい場合は、パルスが有るも
のと見なすことにより、インクの有無を検知することが
できる。たとえば、後述する発明の実施の形態に記載す
るように、上記一対の電極の上記抵抗が接続された方か
ら出力されるデジタル信号をシュミットトリガ回路であ
るヒステリシスインバータに入力することにより、その
ヒステリシスインバータから出力されるデジタル信号を
インクの有無に応じてパルスの無いデジタル信号に変化
させることができるため、パルスの有無により、インク
の有無を検知できる。

【００２１】請求項７に記載の発明のように、上記抵抗
を上記２点間におけるインクの抵抗値より充分大きい抵
抗値を有するものにし、且つ、上記デジタル信号を少な
くとも１ＭＨｚの周波数を有するものとすることによ
り、インクの有無に応じて上記一対の電極の上記抵抗が
接続された方から出力されるデジタル信号を変化させる
ことができる。上記インク有無検知装置を構成する検知
回路は、それを構成する信号線，ロジック回路などの回
路要素にいくらかの静電容量（浮遊静電容量）が存在す
る。そのため、検知回路に印加される信号は、ＣＲ時定
数による波形なまりが生じる。上記一対の電極の上記抵
抗が接続された方から出力されるデジタル信号は、イン
クが有るときは上記２点間におけるインクの抵抗値より
定まる時定数の波形なまりを受け、インクが無いときに
は、上記抵抗の抵抗値より定まる時定数の波形なまりを
受ける。上記抵抗の抵抗値は、上記２点間におけるイン
クの抵抗値より充分大きいため、インクが無いときに出
力されるデジタル信号は大きな波形なまりを受ける。

【００２２】つまり、インクが無い場合には、その抵抗
を介して印加されるデジタル信号の周波数を大きくする
と波形なまりが大きくなるため、上記抵抗が接続された
方から出力されるデジタル信号の電圧は、電圧が大きく
変化する前に次のパルスが印加されることから、波高値
変化が極めて小さい、所定電圧のデジタル信号とみなせ
るほどの信号となる。したがって、そのデジタル信号の
電圧が上記一対の電極に印加されるデジタル信号より小
さい場合は、パルスが無いものとみなし、大きい場合
は、パルスが有るものと見なすことにより、インクの有
無を検知することができる。たとえば、後述する発明の
実施の形態に記載するように、上記一対の電極の上記抵
抗が接続された方から出力されるデジタル信号をシュミ
ットトリガ回路であるヒステリシスインバータに入力す
ることにより、そのヒステリシスインバータから出力さ
れるデジタル信号をインクの有無に応じてパルスの無い
デジタル信号に変化させることができるため、パルスの
有無により、インクの有無を検知できる。

【００２３】請求項１ないし請求項７のいずれか１つに
記載のインク有無検知装置は、請求項８に記載の発明の
ように、ノズルからインク液滴を選択的に吐出して被記
録媒体に記録を行うインクジェットヘッドと、このイン
クジェットヘッドに供給されるインクが収容されるイン
クタンクが設けられたインクジェット記録装置において
用いることが有用である。つまり、インクの有無を検知
する装置の構成が簡易であるため、インク有無の検知の
信頼性が高いインクジェット記録装置を実現できる。ま
た、上記一対の電極に印加するデジタル信号として、イ
ンクジェット記録装置の制御を行うＣＰＵの出力ポート
から出力されるデジタル信号を用いるとともに、上記抵
抗が接続された電極から出力されるデジタル信号をＣＰ
Ｕの入力ポートに入力する構成を採ることができるた
め、上記デジタル信号の入出力のための特別の回路を設
ける必要がない。

【００２４】

【発明の実施の形態】以下、本発明のインク有無検知装
置の一実施形態について図を参照して説明する。なお、
以下に述べる各実施形態では、図１５に示す、いわゆる
カラーインクジェット記録装置１に用いられるインクカ
ートリッジ３のインクの有無を検知するインク有無検知
装置を代表に説明する。図１は、本実施形態のインク有
無検知装置の構成を示す回路図である。図２は、インク
カートリッジ３の１つの主要構造を示す説明図であり、
同図（Ａ）は、インクカートリッジ３を平面から見た断
面説明図であり、同図（Ｂ）は、インクカートリッジ３
を正面から見た断面説明図であり、同図（Ｃ）は、イン
クカートリッジ３の左側面説明図である。

【００２５】まず、インクカートリッジ３の主要構造に
ついて図２を参照して説明する。インクカートリッジ３
には、インクが含浸されたスポンジ３３を収容するスポ
ンジ収容室３５およびインクのみを収容するインク室３
１が形成されており、両室は、その底部付近で連通孔３
７を介して連通されている。また、スポンジ収容室３５
の上部には、大気連通孔３８が形成されており、インク
室３１の下部には、インク室３１内のインクをインクジ
ェットヘッド２へ供給するためのインク供給口３２が形
成されている。さらに、インク室３１の上部には、イン
クの有無を検知するための一対の電極１６，１８が相対
向して設けられている。インクカートリッジ３内のイン
クが消費されるときは、まず、スポンジ収容室３５内の
インクから減少して行き、スポンジ収容室３５のインク
が空になってからインク室３１内のインクが減少して行
く。そのとき、大気連通孔３８からの空気が、スポンジ
３３，連通孔３７を介してインク室３１に入り、インク
室３１内のインクの液面が徐々に下がって行く。このイ
ンク室３１内のインクの液面の高さにより、一対の電極
１６，１８間の導通状態（抵抗値）が変化する。

【００２６】次に、インク有無検知装置の全体構成につ
いて図１を参照して説明する。インクの有無を検知する
検知回路１０には、インバータ１２が備えられており、
このインバータ１２の入力には、後述するインクジェッ
ト記録装置１に備えられたＣＰＵ２０の出力ポートＱ１
が信号線１１により接続されている。インバータ１２の
出力側には、抵抗値Ｒ２の抵抗Ｒの一端が接続されてお
り、この抵抗Ｒの他端はインクカートリッジ３内に設け
られた一対の電極１６，１８の一方の電極１６に信号線
１３により接続されている。

【００２７】他方の電極１８は、インバータ１９の出力
に接続されており、このインバータ１９の入力は、ＣＰ
Ｕ２０の出力ポートＱ２に信号線１７により接続されて
いる。つまり、ＣＰＵ２０の出力ポートＱ１，Ｑ２から
出力されるデジタル信号が、電極１６，１８に印加され
る。信号線１３には、信号線１５が接続されており、こ
の信号線１５は、シュミットトリガ回路の一例であるヒ
ステリシスインバータ１４の入力に接続されている。こ
のヒステリシスインバータ１４の出力は、ＣＰＵ２０の
入力ポートである検知ポートＱ３に信号線２２により接
続されている。なお、インク室３１内にインクが充分あ
るときの電極１６，１８間におけるインクの抵抗値は、
Ｒ１であるとする。また、検知回路１０およびＣＰＵ２
０が、本発明のインク有無検知装置に相当する。

【００２８】次に、上記構成のインク有無検知装置の動
作について図３ないし図１４を参照して説明する。図３
ないし図１１は、検知回路１０の各検出ポイントＡない
しＤにおいて検出されるデジタル信号のタイミングチャ
ートである。図１２（Ａ）は、電極１６，１８および抵
抗Ｒにより構成される回路の等価回路であり、同図
（Ｂ）は、ヒステリシスインバータ１４のスレッショル
ドレベルの説明図である。図１３（Ａ）は、パルスの有
無に基づいてインクの有無を検知するための抵抗Ｒの抵
抗値Ｒ２の許容範囲を算出するために行った計算結果を
示す説明図であり、同図（Ｂ）は、同図（Ａ）に示す計
算結果から上記許容範囲の最小値および最大値を各イン
クについてまとめた説明図である。図１４（Ａ）は、パ
ルス信号の位相により、インクの有無を検知するために
実行されるＣＰＵ２０の処理内容を示すフローチャート
であり、同図（Ｂ）は、パルスの有無により、インクの
有無を検知するために実行されるＣＰＵ２０の処理内容
を示すフローチャートである。

【００２９】なお、本実施形態では、インク有無の検出
対象となるインクとして、カラーインクジェット記録装
置で用いられるブラックインク、シアンインク、マゼン
タインクおよびイエローインクを用いる。また、電極１
６，１８は、それぞれ直径０．５ｍｍ、長さ２．５ｍｍ
であり、電極１６，１８間の距離は、３．５ｍｍであ
る。そして、電極１６，１８間に電圧６Ｖで周波数Ｆが
１０ＫＨｚのデジタル信号を室温２５゜Ｃで印加して測
定した各インクの抵抗値Ｒ１は、イエローが１．８３Ｋ
Ω、マゼンタが５．７１ＫΩ、シアンが２．６３ＫΩ、
ブラックが０．９４ＫΩである。

【００３０】さらに、本実施形態で使用されるヒステリ
シスインバータ１４（東芝ＴＣ７４ＨＣ１４ＡＰ）の電
源電圧６Ｖ，室温２５゜Ｃにおけるスレッショルドレベ
ルの標準値は、入力電圧がハイレベルからローレベルに
変化する場合のスレッショルドレベルＶｎは、２．３Ｖ
であり、ローレベルからハイレベルに変化する場合のス
レッショルドレベルＶｐは、３．５Ｖである。ＣＰＵ２
０のクロック周波数は、２０ＭＨｚである。

【００３１】以下、インクの有無をパルス信号の位相に
基づいて検知する場合と、パルスの有無に基づいて検知
する場合とに場合分けして説明する。また、以下の説明
で、周波数Ｆが小さいとは、たとえば、１０ＫＨｚであ
り、大きいとは、たとえば、１ＭＨｚである。さらに、
抵抗Ｒの抵抗値Ｒ２はインク抵抗値Ｒ１より大きいと
は、たとえば、１００ＫΩである。

【００３２】最初に、本発明第１実施形態のインク有無
検知装置における検知回路１０の構成およびＣＰＵ２０
の動作について、図１４および図３を参照して説明す
る。なお、以下の記述においては、ＣＰＵ２０などの制
御系の電源電圧を６Ｖとしている。本第１実施形態のイ
ンク有無検知装置は、パルスの位相に基づいてインクの
有無を検知することを特徴とする。パルスの位相に基づ
いてインクの有無を検知するためには、電極１６，１８
に印加するデジタル信号の周波数Ｆを小さく、且つ、抵
抗Ｒの抵抗値Ｒ２をインク抵抗Ｒ１より大きく設定す
る。まず、ＣＰＵ２０は、パージングを行う時や印刷終
了時などの、インクの有無を検出するタイミングになる
と（ステップ１００）、図３にＡ，Ｂで示すように、出
力ポートＱ１から６Ｖで１０ＫＨｚのデジタル信号がイ
ンバータ１２に出力され、ＣＰＵ２０の出力ポートＱ２
からは、Ｑ１から出力されるデジタル信号と位相が反対
のデジタル信号がインバータ１９に出力される（ステッ
プ１１０）。

【００３３】すると、インバータ１２，１９に入力され
たデジタル信号は、インバータによりそれぞれ反転さ
れ、それら反転されたデジタル信号が電極１６，１８に
印加される。そして、抵抗Ｒ１および抵抗Ｒ２により分
圧されたデジタル信号が信号線１５を通じて検出ポイン
トＣに出力されるが、インクが無い場合は、抵抗Ｒの抵
抗値Ｒ２よりも電極１６，１８間の抵抗値の方が大きい
ため、図３にＣで示すように、インバータ１２に入力さ
れたデジタル信号が反転されてそのまま検出ポイントＣ
に出力される。また、インクが有る場合は、抵抗Ｒ１よ
りも抵抗Ｒ２の方が大きいため、図３にＣで示すよう
に、インバータ１９に入力されたデジタル信号がそのま
ま検出ポイントＣに出力される。そして、検出ポイント
Ｃに出力されたデジタル信号は、図３にＤで示すよう
に、ヒステリシスインバータ１４により反転される。

【００３４】そして、ＣＰＵ２０は、検知ポートＱ３に
入力されるデジタル信号のパルスの位相が、ＣＰＵ２０
の出力ポートＱ１から出力されるデジタル信号と同相で
ある場合には（ステップ１２０）、インク無し表示用の
ＬＥＤ（図示省略）を点灯させるなどのインク無し表示
を行う（ステップ１３０）。以上のように、本第１実施
形態のインク有無検知装置によれば、抵抗Ｒの抵抗値Ｒ
２をインクの抵抗値Ｒ１より大きく設定することによ
り、ＣＰＵ２０の検知ポートＱ３に入力されるデジタル
信号の位相に基づいてインクの有無を検知できるため、
従来のようなＡ／Ｄ変換回路が不要である。したがっ
て、回路構成を簡易にすることができるため、インク有
無検知装置の信頼性を高めることができる。また、デジ
タル信号にノイズが含まれている場合であっても、ノイ
ズは、インバータ１２，１９およびヒステリシスインバ
ータ１４により除去されるため、精度の高いインク有無
の検知を行うことができる。

【００３５】なお、上記ステップ１２０において、ＣＰ
Ｕ２０の検知ポートＱ３に入力されるデジタル信号の位
相を比較する対象となるデジタル信号は、ＣＰＵ２０の
出力ポートＱ２から出力されるデジタル信号でもよい。
この場合は、検知ポートＱ３に入力されるデジタル信号
の位相が、出力ポートＱ２から出力されるデジタル信号
の位相と異なる場合にインク無し表示が行われる。

【００３６】次に、本発明第２実施形態のインク有無検
知装置における検知回路１０の構成およびＣＰＵ２０の
動作について説明する。本第２実施形態のインク有無検
知装置は、パルスの有無に基づいてインクの有無を検知
することを特徴とする。まず、ヒステリシスインバータ
１４から出力されるデジタル信号が、インクの有無に応
じて、パルスの有る信号、または、パルスの無い信号に
変化するための条件について説明する。

【００３７】図１２（Ａ）に示す等価回路において、Ｖ
１＝インクカートリッジ側の印加電圧、Ｖ２＝抵抗Ｒ側
の印加電圧、Ｖ３＝ヒステリシスインバータ１４の入力
電圧、Ｒ１＝電極１６，１８間のインクの抵抗値、Ｒ２
＝抵抗Ｒの抵抗値とすると、インクカートリッジ側に流
れる電流と抵抗Ｒを流れる電流は同じであるから、

【００３８】 Ｒ１／（Ｖ３−Ｖ１）＝Ｒ２／（Ｖ２−Ｖ３）・・・（１） が成立する。よって、この式（１）より、Ｒ２を求める
と、

【００３９】 Ｒ２＝Ｒ１（Ｖ２−Ｖ３）／（Ｖ３−Ｖ１）・・・・（２） となる。

【００４０】また、ヒステリシスインバータ１４には、
上記のように、ＶｎおよびＶｐの２つのスレッショルド
レベルがあるから、ヒステリシスインバータ１４からの
出力が変化しないために必要なヒステリシスインバータ
１４の入力電圧Ｖ３の条件は、図１２（Ｂ）に示すよう
に、（１）Ｖ３のハイレベル＞Ｖｎ，Ｖ３のローレベル
＞Ｖｎ、（２）Ｖｐ＞Ｖ３のハイレベル，Ｖ３のローレ
ベル＞Ｖｎ、（３）Ｖ３のハイレベル＜Ｖｐ，Ｖ３のロ
ーレベル＞０のいずれかである。

【００４１】ここで、式（２）に、 ａ：（Ｖ１＝０Ｖ，Ｖ２＝６Ｖ，Ｖ３＝Ｖｎ）、ｂ：
（Ｖ１＝０Ｖ，Ｖ２＝６Ｖ，Ｖ３＝Ｖｐ）、ｃ：（Ｖ１
＝６Ｖ，Ｖ２＝０Ｖ，Ｖ３＝Ｖｎ）、ｄ：（Ｖ１＝６
Ｖ，Ｖ２＝０Ｖ，Ｖ３＝Ｖｐ） の４つの条件を設定した場合に、上記入力信号の電圧Ｖ
３が上記（１）の条件を満たすためには、 イ：条件ａで算出される抵抗値＞抵抗値Ｒ２＞条件ｃで
算出される抵抗値、であることが必要であり、上記
（２）の条件を満たすためには、ロ：条件ａで算出され
る抵抗値および条件ｄで算出される抵抗値＞抵抗値Ｒ２
＞条件ｃで算出される抵抗値および条件ｂで算出される
抵抗値、であることが必要であり、上記（３）の条件を
満たすためには、ハ：条件ｄで算出される抵抗値＞抵抗
値Ｒ２＞条件ｂで算出される抵抗値、であることが必要
である。

【００４２】そして、式（２）に上記ａないしｄの条件
の下で上記具体的数値（Ｖｎ＝２．３Ｖ、Ｖｐ＝３．５
Ｖ）を代入し、各インクにおける抵抗値Ｒ２を計算する
と、図１３（Ａ）に示す計算結果になり、その計算結果
より、各インクにおける抵抗値Ｒ２の最小値および最大
値をまとめると、同図（Ｂ）に示す結果になる。つま
り、同図（Ｂ）に示される最小値から最大値までの範囲
内で抵抗値Ｒ２の大きさを選択することにより、ヒステ
リシスインバータ１４から出力される信号をインクの有
無に応じてパルスの有る信号、または、パルスの無い信
号に変化させることができる。なお、図１３（Ａ）にお
いて、Ｖ１ないしＶ３の単位は、Ｖであり、Ｒ１および
Ｒ２の単位は、ＫΩである。

【００４３】最初に、抵抗値Ｒ２を上記イの範囲内であ
って、インク抵抗Ｒ１より大きく設定した場合につい
て、図４および図１４（Ｂ）を参照して説明する。ま
ず、ＣＰＵ２０は、パージングを行う時や印刷終了時な
どの、インクの有無を検出するタイミングになると（ス
テップ１００）、出力ポートＱ１およびＱ２から位相の
異なるデジタル信号が出力され、それらデジタル信号が
電極１６，１８に印加される（ステップ１１０）。する
と、図４にＤで示すように、インクが無い場合には、ヒ
ステリシスインバータ１４からはパルスの有るデジタル
信号が出力され、このデジタル信号は、ＣＰＵ２０の検
知ポートＱ３に入力される。そして、ＣＰＵ２０は、パ
ルス有りの判定を行い（ステップ１２２）、インク無し
表示を行う（ステップ１３０）。

【００４４】また、インクが有る場合には、ヒステリシ
スインバータ１４には、同図にＣで示すように、ローレ
ベルがスレッショルドレベルＶｎより大きく、且つ、ハ
イレベルがスレッショルドレベルＶｐより大きく、且
つ、印加電圧Ｖｃｃより小さい信号が入力されるため、
ヒステリシスインバータ１４からは、同図にＤで示すよ
うに、６Ｖ一定のデジタル信号が出力される。そして、
ＣＰＵ２０は、パルス無しの判定を行い（ステップ１２
２）、インク有無の検知処理を終了する。なお、抵抗値
Ｒ２を上記イの範囲内であって、インクの抵抗値Ｒ１よ
り小さく設定した場合には、図７に示すように、インク
が有る場合に、ヒステリシスインバータ１４には、上記
図４にＣで示したデジタル信号と位相が異なるが、同じ
ローレベルおよびハイレベルを有するデジタル信号が入
力される。そして、ヒステリシスインバータ１４から
は、図７にＤで示すように、６Ｖ一定のデジタル信号が
出力されるため、ＣＰＵ２０は、パルスの有無に基づい
てインクの有無を検知できる。

【００４５】次に、抵抗値Ｒ２を上記ロの範囲内であっ
て、インクの抵抗値Ｒ１より大きく設定した場合には、
図５に示すように、ヒステリシスインバータ１４に入力
されるデジタル信号は、ローレベルがスレッショルドレ
ベルＶｎより大きく、且つ、ハイレベルがスレッショル
ドレベルＶｐより小さいため、ヒステリシスインバータ
１４から出力されるデジタル信号は、同図にＤ１または
Ｄ２で示す波形になる。つまり、ヒステリシスインバー
タ１４から出力されるデジタル信号は、ヒステリシスイ
ンバータ１４に入力されるデジタル信号が、ローレベル
からハイレベルに立ち上がるタイミングで入力された場
合には、同図にＤ１で示す６Ｖ一定の信号となり、ハイ
レベルからローレベルに立ち下がるタイミングで入力さ
れた場合には、同図にＤ２で示す０Ｖ一定の信号とな
る。したがって、ＣＰＵ２０は、検知ポートＱ３に入力
されるデジタル信号が、パルスの有るものである場合に
は、インク無しの判定を行い、パルスの無いものである
場合には、インク有りの判定を行うことができる。

【００４６】なお、抵抗値Ｒ２を上記ロの範囲内であっ
て、インクの抵抗値Ｒ１より小さく設定した場合には、
図８に示すように、インクが有る場合に、ヒステリシス
インバータ１４には、上記図５にＣで示したデジタル信
号と位相が異なるが、同じローレベルおよびハイレベル
を有するデジタル信号が入力される。そして、ヒステリ
シスインバータ１４からは、図８にＤ１またはＤ２で示
すように、６Ｖ一定のデジタル信号、または、０Ｖ一定
のデジタル信号が出力されるため、ＣＰＵ２０は、パル
スの有無に基づいてインクの有無を検知できる。

【００４７】次に、抵抗値Ｒ２を上記ハの範囲内であっ
て、インクの抵抗値Ｒ１より大きく設定した場合には、
図６に示すように、ヒステリシスインバータ１４に入力
されるデジタル信号は、ローレベルがスレッショルドレ
ベルＶｎより小さく、且つ、ハイレベルがスレッショル
ドレベルＶｐより小さいため、ヒステリシスインバータ
１４から出力されるデジタル信号は、同図にＤで示すよ
うに、パルスの無い、０Ｖ一定の信号になる。したがっ
て、ＣＰＵ２０は、検知ポートＱ３に入力されるデジタ
ル信号が、パルスの有るものである場合には、インク無
しの判定を行い、パルスの無いものである場合には、イ
ンク有りの判定を行うことができる。

【００４８】なお、抵抗値Ｒ２を上記ハの範囲内であっ
て、インクの抵抗値Ｒ１より小さく設定した場合には、
図９に示すように、インクが有る場合に、ヒステリシス
インバータ１４には、上記図６にＣで示したデジタル信
号と位相が異なるが、同じローレベルおよびハイレベル
を有するデジタル信号が入力される。そして、ヒステリ
シスインバータ１４からは、図９にＤで示すように、０
Ｖ一定のデジタル信号が出力されるため、ＣＰＵ２０
は、パルスの有無に基づいてインクの有無を検知でき
る。

【００４９】また、インクの抵抗値Ｒ１が、上記イない
しハのいずれかの範囲内であって、抵抗値Ｒ２がインク
の抵抗値Ｒ１と同じである場合には、図１０に示すよう
に、インクが有る場合に、ヒステリシスインバータ１４
には、スレッショルドレベルＶｎより大きく、且つ、ス
レッショルドレベルＶｐより小さい一定電圧の信号が入
力される。そして、ヒステリシスインバータ１４から
は、図１０にＤ１またはＤ２で示すように、６Ｖ一定の
デジタル信号、または、０Ｖ一定のデジタル信号が出力
されるため、ＣＰＵ２０はパルスの有無に基づいてイン
クの有無を検知できる。

【００５０】以上のように、本第２実施形態のインク有
無検知装置によれば、抵抗Ｒの抵抗値Ｒ２をインクの抵
抗値Ｒ１とほぼ同等の抵抗値に設定することにより、Ｃ
ＰＵ２０の検知ポートＱ３に入力されるデジタル信号の
パルスの有無に基づいてインクの有無を検知できる。し
たがって、従来のようなＡ／Ｄ変換回路が不要であり、
インク有無の検知のために用いる信号が総てデジタル信
号であることから、回路構成を簡易にすることができる
ため、インク有無検知装置の信頼性を高めることができ
る。

【００５１】また、抵抗Ｒの抵抗値Ｒ２をインクの抵抗
値Ｒ１より充分に大きくし（たとえば、Ｒ２＞１５Ｒ
１）、且つ、デジタル信号の周波数Ｆを大きくした場合
には、ヒステリシスインバータ１４には、インクが無い
場合に、図１１にＣで示すように、ローレベルがスレッ
ショルドレベルＶｎより大きく、且つ、ハイレベルがス
レッショルドレベルＶｐより小さいデジタル信号が入力
される。

【００５２】これは、上記検知回路１０を構成する信号
線，ロジック回路などの回路要素にいくらかの静電容量
（浮遊静電容量）が存在することに起因する。この静電
容量のため、検知回路１０に印加される信号は、ＣＲ時
定数による波形なまりが生じる。上記一対の電極１６か
ら出力されるデジタル信号は、インクが有るときは、イ
ンクの抵抗値Ｒ１より定まる時定数の波形なまりを受
け、インクが無いときには、上記抵抗Ｒの抵抗値Ｒ２よ
り定まる時定数の波形なまりを受ける。上記抵抗Ｒの抵
抗値Ｒ２は、上記インクの抵抗値Ｒ１より充分大きいた
め、インクが無いときに出力されるデジタル信号は、大
きな波形なまりを受ける。つまり、インクが無い場合に
は、その抵抗を介して印加されるデジタル信号の周波数
を大きくすると波形なまりが大きくなるため、上記抵抗
が接続された方から出力されるデジタル信号の電圧は、
電圧が大きく変化する前に次のパルスが印加されること
から、図１１に示すように、波高値変化が極めて小さ
い、所定電圧のデジタル信号とみなせるほどの信号とな
る。

【００５３】そして、ヒステリシスインバータ１４から
出力されるデジタル信号は、ヒステリシスインバータ１
４に入力されるデジタル信号が、ローレベルからハイレ
ベルに立ち上がるタイミングで入力された場合には、同
図にＤ１で示す６Ｖ一定の信号となり、ハイレベルから
ローレベルに立ち下がるタイミングで入力された場合に
は、同図にＤ２で示す０Ｖ一定の信号となる。したがっ
て、ＣＰＵ２０は、検知ポートＱ３に入力されるデジタ
ル信号が、パルスの無いものである場合には、インク無
しの判定を行い、パルスの有るものである場合には、イ
ンク有りの判定を行うことができる。このように、電極
１６，１８に印加するデジタル信号の周波数Ｆを大きく
することによっても、パルスの有無に基づいてインクの
有無を検知できる。

【００５４】なお、上記第１実施形態では、抵抗Ｒの抵
抗値Ｒ２は、インク抵抗Ｒ１よりも大きい値に設定され
るが、どのインクの場合でもヒステリシスインバータ１
４から出力される信号を位相が変化したものとするため
には、図１３（Ｂ）に示す各インクの最大値で最も大き
いマゼンタの最大値である９．１９ＫΩより大きい値に
設定する必要がある。たとえば、１０ＫΩである。ただ
し、通常は安全を見て２ないし３倍の３０ＫΩ程度にす
る。これにより、どのインクについても、インクの有無
をデジタル信号の位相に基づいて検知できる。

【００５５】以下、本発明の実施の一形態に係わるイン
ク有無検知装置について図面を参照して説明する。図１
５は、本発明に係わるインク有無検知装置を備えたイン
クジェット記録装置の内部構成を示した概略斜視図であ
る。

【００５６】インクジェット記録装置１は、左右方向に
伸びる回転軸１０２によってフレーム１０３に回転可能
に支持される円筒形状のプラテンローラ１０４を有す
る。プラテンローラ１０４は、給紙カセット、または、
手差し給紙部から供給された記録媒体としての印字用紙
Ｐをインクジェットヘッド２に対面させながら搬送する
ものであり、紙送り装置の一部を構成している。このイ
ンクジェットヘッド２は、ヘッドユニット１０６、およ
びインクジェットヘッド２に４色（イエロー、マゼン
タ、シアン、ブラック）のインクを供給するインクカー
トリッジ３ａないし３ｄと共に、キャリッジ１０８に着
脱自在に搭載される。

【００５７】また、キャリッジ１０８は、前部をプラテ
ンローラ１０４の軸線と平行に設けられたキャリッジ軸
１０８ａに支持され、これによって、キャリッジ１０８
に搭載されたインクジェットヘッド２は、プラテンロー
ラ１０４に支持された印字用紙Ｐを横切る方向にスライ
ド移動しながら記録動作を行う。キャリッジ１０８を駆
動するキャリッジモータ１１０は、ベルト１１１および
プーリ１１２、１１３によって、キャリッジ１０８を駆
動するものである。

【００５８】また、プラテンローラ１０４の、図１５に
おける左側、すなわち、印字用紙Ｐに対する記録範囲の
外には、インクジェットヘッド２の不吐出、または、吐
出不良を回復するパージ装置１１５が配置されている。
パージ装置１１５には、吸引キャップ１１６が設けら
れ、この吸引キャップ１１６は、インクジェットヘッド
２のノズルを覆い、ポンプが発生させる負圧により、イ
ンクジェットヘッド２の内部の不良インクを吸引してイ
ンクジェットヘッド２を回復させるものである。パージ
装置１１５は、ラインフィード（ＬＦ）モータ１４３
（図１６）を駆動源とし、プラテンローラ１０４と駆動
源を共有するものである。ラインフィードモータ１４３
の駆動力は、キャリッジ１０８が回復領域に進入した時
に、ポンプカムギア１１７を介してパージ装置１１５へ
伝達されるように構成されている。

【００５９】次に、インクジェット記録装置１の制御系
の構成について図１６を参照して説明する。図１６は、
インクジェット記録装置１の制御系を示すブロック図で
ある。インクジェット記録装置１は、インクジェット記
録装置１各部を制御するＣＰＵ２０（検知手段）と、ホ
ストコンピュータ１３２からの印字データをインターフ
ェース１３３を介して受信し、印字データの展開の制御
を行うゲートアレイ（以下、Ｇ／Ａ回路という）１３４
とを備えている。このＣＰＵ２０とＧ／Ａ回路１３４と
の間には、作業プログラムなどが記憶されているＲＯＭ
１３５、およびＧ／Ａ回路１３４がホストコンピュータ
１３２から受信した上記印字データを一時的に記憶する
ためのＲＡＭ１３６とを備え、これらとの間で必要なデ
ータの受信を行っている。

【００６０】また、ＣＰＵ２０には、印字用紙Ｐの有無
を検出するペーパセンサ１３７、インクジェットヘッド
２がホームポジション位置にあることを検出する原点セ
ンサ１３８、インクカートリッジ３内のインクの有無を
検知するための上述の検知回路１０が接続されている。
ＣＰＵ２０は、この検知回路１０に基づいてインクカー
トリッジ３内のインクの有無を検知する検知機構として
機能する。

【００６１】ＣＰＵ２０には、キャリッジモータ１１０
を駆動するための第１のモータドライバ１４１、ライン
フィードモータ１４３を駆動するための第２のモータド
ライバ１４２、各種の信号をＣＰＵ２０に与える操作パ
ネル１４３などが接続されている。また、Ｇ／Ａ回路１
３４には、ホストコンピュータ１３２から受信した印字
データをイメージデータとして一時的に記憶するイメー
ジメモリ１４５が接続されている。インクジェットヘッ
ドドライバ１４６は、Ｇ／Ａ回路１３４から出力された
印字データ１４６ａ、転送クロック１４６ｂ、および印
字クロック１４６ｃに基づいて動作し、インクジェット
ヘッド２を駆動する。Ｇ／Ａ回路１３４には、キャリッ
ジ１０８の移動速度を計測し、印字タイミングを決定す
るエンコーダセンサ１４７も接続されている。

【００６２】以上のように、本発明のインクジェット記
録装置１は、検知回路１０の構成が簡易であり、故障発
生率が低いことから、インク有無検知の信頼性の高いイ
ンクジェット記録装置を実現できる。

【００６３】なお、上記各実施形態では、本発明のイン
ク有無検知装置としてインクジェット記録装置に用いら
れるものを代表に説明したが、印刷機など、インクを使
用するものであれば、適用できることは勿論である。と
ころで、ＣＰＵ２０により実行されるステップ１００お
よびステップ１１０が、本発明のデジタル信号印加手段
として機能し、ステップ１２０および１３０、または、
ステップ１２０およびステップ１２２が、検知手段とし
て機能する。

【００６４】

【発明の効果】請求項１ないし請求項８に記載の発明に
よれば、インクの有無検知のために上記一対の電極に印
加される信号から、インクの有無に応じて変化する信号
までが総てデジタル信号であることから、従来のような
Ａ／Ｄ変換回路が不要であるため、回路構成を簡易にす
ることができる。したがって、インク有無検知装置の故
障発生率を低くすることができるため、インク有無検知
装置の信頼性を高めることができる。

【００６５】特に、請求項５に記載の発明によれば、上
記一対の電極の上記抵抗が接続された方から出力される
デジタル信号の位相が、上記一対の電極のいずれかに印
加されるデジタル信号の位相と同相であるか否かに基づ
いて、インクの有無を検知することができる。

【００６６】また、請求項６または請求項７に記載の発
明によれば、上記一対の電極の上記抵抗が接続された方
から出力されるデジタル信号のパルスの有無に基づい
て、インクの有無を検知することができる。

【００６７】さらに、請求項２に記載の発明によれば、
上記一対の電極のそれぞれに印加する位相の異なるデジ
タル信号をＣＰＵの出力ポートから出力させることがで
きることから、上記デジタル信号を出力する特別の回路
を設ける必要がないため、インクの有無を検出する検出
回路の構成をより一層簡易にして装置の信頼性を高める
ことができる。

【００６８】また、請求項３に記載の発明によれば、上
記一対の電極の上記抵抗が接続された方から出力される
デジタル信号をシュミットトリガ回路を介してＣＰＵの
入力ポートに入力することができることから、デジタル
信号にノイズが混入した場合であっても、そのノイズを
シュミットトリガ回路により取り除き、波形を整形した
状態でＣＰＵの入力ポートに入力できるため、ＣＰＵに
よるインク有無の検知精度を高めることができる。

【００６９】さらに、請求項４に記載の発明によれば、
上記位相の異なるデジタル信号をバッファを介して上記
一対の電極のそれぞれに印加することができることか
ら、上記位相の異なるデジタル信号にノイズが混入した
場合であっても、ノイズのないデジタル信号を上記一対
の電極に印加することができるため、インクの有無に正
確に対応したデジタル信号を上記一対の電極の上記抵抗
が接続された方から出力することができる。つまり、Ｃ
ＰＵによるインク有無の検知精度をより一層高めること
ができる。

【００７０】そして、請求項８に記載の発明によれば、
インクの有無を検知する装置の構成が簡易であるため、
インク有無の検知の信頼性が高いインクジェット記録装
置を実現できる。

【図面の簡単な説明】

【図１】本発明実施形態のインク有無検知装置の構成を
示す回路図である。

【図２】インクカートリッジ３の１つの主要構造を示す
説明図であり、同図（Ａ）は、インクカートリッジ３を
平面から見た断面説明図であり、同図（Ｂ）は、インク
カートリッジ３を正面から見た断面説明図であり、同図
（Ｃ）は、インクカートリッジ３の左側面説明図であ
る。

【図３】検知回路１０の各検出ポイントＡないしＤにお
いて検出されるデジタル信号のタイミングチャートであ
る。

【図４】検知回路１０の各検出ポイントＡないしＤにお
いて検出されるデジタル信号のタイミングチャートであ
る。

【図５】検知回路１０の各検出ポイントＡないしＤにお
いて検出されるデジタル信号のタイミングチャートであ
る。

【図６】検知回路１０の各検出ポイントＡないしＤにお
いて検出されるデジタル信号のタイミングチャートであ
る。

【図７】検知回路１０の各検出ポイントＡないしＤにお
いて検出されるデジタル信号のタイミングチャートであ
る。

【図８】検知回路１０の各検出ポイントＡないしＤにお
いて検出されるデジタル信号のタイミングチャートであ
る。

【図９】検知回路１０の各検出ポイントＡないしＤにお
いて検出されるデジタル信号のタイミングチャートであ
る。

【図１０】検知回路１０の各検出ポイントＡないしＤに
おいて検出されるデジタル信号のタイミングチャートで
ある。

【図１１】検知回路１０の各検出ポイントＡないしＤに
おいて検出されるデジタル信号のタイミングチャートで
ある。

【図１２】（Ａ）は、電極１６，１８および抵抗Ｒによ
り構成される回路の等価回路図であり、（Ｂ）は、ヒス
テリシスインバータ１４のスレッショルドレベルの説明
図である。

【図１３】（Ａ）は、パルスの有無に基づいてインクの
有無を検知するための抵抗Ｒの抵抗値Ｒ２の許容範囲を
算出するために行った計算結果を示す説明図であり、
（Ｂ）は、（Ａ）に示す計算結果から上記許容範囲の最
小値および最大値を各インクについてまとめた説明図で
ある。

【図１４】（Ａ）は、パルス信号の位相により、インク
の有無を検知するために実行されるＣＰＵ２０の処理内
容を示すフローチャートであり、（Ｂ）は、パルスの有
無により、インクの有無を検知するために実行されるＣ
ＰＵ２０の処理内容を示すフローチャートである。

【図１５】本発明実施形態ののインクジェット記録装置
の一部機構を取り出して示す外観斜視図である。

【図１６】本発明実施形態のインクジェット記録装置の
制御系の主要構成をブロックで示す説明図である。

【図１７】（Ａ）は従来のインク有無検知装置の構成を
示す説明図であり、（Ｂ）は（Ａ）に示す検出ポイント
Ａ，Ｂにおいて検出される信号の波形図である。

【符号の説明】

１ インクジェット記録装置 ２ インクジェットヘッド ３ インクカートリッジ １０ 検知回路 １２，１９ インバータ １４ ヒステリシスインバータ １６，１８ 電極 ２０ ＣＰＵ ３１ インク室 ３２ インク供給口 ３３ スポンジ ３５ スポンジ収容室 Ｐ 印字用紙 Ｑ１，Ｑ２ 出力ポート Ｑ３ 検知ポート

Claims (8)

【特許請求の範囲】
1. 【請求項１】 インク流路中の２点間の抵抗値を抽出す
   る一対の電極と、 この一対の電極のいずれかに接続された抵抗と、 この抵抗を介して前記一対の電極のそれぞれに位相の異
   なるデジタル信号を印加するデジタル信号印加手段と、 このデジタル信号印加手段により前記一対の電極のそれ
   ぞれに位相の異なるデジタル信号を印加した際に、前記
   一対の電極の前記抵抗が接続された方から出力されるデ
   ジタル信号をＣＰＵの入力ポートに入力するとともに、
   その入力されるデジタル信号の位相およびパルスの有無
   のいずれかに基づいてインクの有無を検知する検知手段
   と、 が備えられたことを特徴とするインク有無検知装置。
2. 【請求項２】 前記デジタル信号印加手段は、ＣＰＵの
   出力ポートから出力される前記位相の異なるデジタル信
   号を前記一対の電極のそれぞれに印加するものであるこ
   とを特徴とする請求項１に記載のインク有無検知装置。
3. 【請求項３】 前記検知手段は、前記デジタル信号印加
   手段により前記一対の電極のそれぞれに位相の異なるデ
   ジタル信号を印加した際に、前記一対の電極の前記抵抗
   が接続された方から出力されるデジタル信号をシュミッ
   トトリガ回路を介して前記ＣＰＵの入力ポートに入力す
   るとともに、その入力されるデジタル信号の位相および
   パルスの有無のいずれかに基づいてインクの有無を検知
   するものであることを特徴とする請求項１または請求項
   ２に記載のインク有無検知装置。
4. 【請求項４】 前記デジタル信号印加手段は、前記位相
   の異なるデジタル信号をバッファを介して前記一対の電
   極のそれぞれに印加するものであることを特徴とする請
   求項１ないし請求項３のいずれか１つに記載のインク有
   無検知装置。
5. 【請求項５】 前記抵抗は、前記２点間におけるインク
   の抵抗値より大きい抵抗値を有するものであることを特
   徴とする請求項１ないし請求項４のいずれか１つに記載
   のインク有無検知装置。
6. 【請求項６】 前記抵抗は、前記２点間におけるインク
   の抵抗値とほぼ同等で且つ大きい抵抗値を有するもので
   あることを特徴とする請求項５に記載のインク有無検知
   装置。
7. 【請求項７】 前記抵抗は、前記２点間におけるインク
   の抵抗値より充分大きい抵抗値を有するものであり、 前記デジタル信号は、少なくとも１ＭＨｚの周波数を有
   するものであることを特徴とする請求項１ないし請求項
   ４のいずれか１つに記載のインク有無検知装置。
8. 【請求項８】 ノズルからインク液滴を選択的に吐出し
   て被記録媒体に記録を行うインクジェットヘッドと、こ
   のインクジェットヘッドに供給されるインクが収容され
   るインクタンクが設けられたインクジェット記録装置に
   おいて、 請求項１ないし請求項７のいずれか１つに記載のインク
   有無検知装置を備えたことを特徴とするインクジェット
   記録装置。