JPH1012138A

JPH1012138A - 電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法

Info

Publication number: JPH1012138A
Application number: JP17872596A
Authority: JP
Inventors: Tamayo Hiroki; 珠代廣木
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-06-20
Filing date: 1996-06-20
Publication date: 1998-01-16

Abstract

(57)【要約】【課題】フォーミング時に導電性膜の抵抗温度特性が
負になり、亀裂が蛇行することがあった。【解決手段】基板１上に素子電極２，３を形成する工
程と、これらを連絡するように、ある温度域での抵抗温
度特性が負になる導電性膜４を形成する工程と、導電性
膜４に電子放出部６を形成するフォーミング工程とを有
し、フォーミング工程において導電性膜４の抵抗温度特
性を正にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子、こ
れを用いた電子源、表示装置や露光装置等の画像形成装
置、更には該電子放出素子、電子源及び画像形成装置の
製造方法に関する。

【０００２】

【従来の技術】従来、電子放出素子としては大別して熱
電子放出素子と冷陰極電子放出素子の２種類が知られて
いる。冷陰極電子放出素子には電界放出型（以下、「Ｆ
Ｅ型」と称す。）、金属／絶縁層／金属型（以下、「Ｍ
ＩＭ型」と称す。）や表面伝導型電子放出素子等が有
る。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ
ａｎｄＷ．Ｗ．Ｄｏｌａｎ，“ＦｉｅｌｄＥｍｉｓ
ｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎ
Ｐｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｄｔ，“ＰｈｙｓｉｃａｌＰｒｏｐｅｒ
ｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍ
ｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙｂ
ｄｅｎｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）等に開示されたもの
が知られている。

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ，“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍｉ
ｓｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，３２，６４６（１９６１）等に開示されたものが
知られている。

【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅｌｅｃ
ｔｒｏｎＰｈｙｓ．，１０，１２９０（１９６５）等
に開示されたものがある。

【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ_２薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ_２Ｏ_３
／ＳｎＯ_２薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌａ
ｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎ
ｓ．ＥＤＣｏｎｆ．”，５１９（１９７５）］、カー
ボン薄膜によるもの［荒木久他：真空、第２６巻、第
１号、２２頁（１９８３）］等が報告されている。

【０００７】これらの表面伝導型電子放出素子の典型的
な例として、前述のＭ．ハートウェルの素子構成を図１
９に模式的に示す。同図において１は基板である。４は
導電性膜で、Ｈ型形状のパターンに形成された金属酸化
物薄膜等からなり、後述の通電フォーミングと呼ばれる
通電処理により電子放出部５が形成される。尚、図中の
素子電極間隔Ｌは、０．５〜１ｍｍ、Ｗ’は、０．１ｍ
ｍで設定されている。

【０００８】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜４を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部５を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜４の両端に電圧を印加通電し、導電性膜４を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部５を形成する処
理である。尚、電子放出部５では導電性膜４の一部に亀
裂が発生しており、その亀裂付近から電子放出が行われ
る。

【０００９】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。

【００１０】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯子型配置とも呼ぶ）した電子源が挙
げられる（例えば、特開昭６４−３１３３２号公報、特
開平１−２８３７４９号公報、同２−２５７５５２号公
報）。

【００１１】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。

【００１２】尚、従来、多数の表面伝導型電子放出素子
より構成された電子源より、電子放出させ、蛍光体の発
光をさせる素子の選択は、上述の多数の表面伝導型電子
放出素子を並列に配置し結線した配線（行方向配線と呼
ぶ）と、行方向配線と直交する方向に（列方向と呼ぶ）
該電子放出素子と蛍光体間の空間に設置された制御電極
（グリッドと呼ぶ）への適当な駆動信号によるものであ
る（例えば、本出願人による特開平１−２８３７４９号
公報等参照）。

【００１３】

【発明が解決しようとする課題】ところで、表面伝導型
電子放出素子の上記のような応用に際して、低電流で明
るく高品位な画像形成装置を得、しかも駆動回路のコス
トダウンも図れるようにするために、安定な電子放出特
性、電子放出特性の均一化及び制御性の向上が望まれて
いる。安定的に制御し得る電子放出特性とその均一化が
達成されれば、例えば低電流で明るく高品位なフラット
テレビを実現することができる。

【００１４】しかし、フォーミング工程において導電性
膜４の両端に電圧を印加すると、導電性膜４に温度分布
が生じるため、それに応じて導電性膜４に抵抗分布が生
じる。この場合、図２０（ａ）に示すように導電性膜４
の抵抗温度特性が正であれば、温度分布が急峻になる
が、図２０（ｂ）に示すように抵抗温度特性が負であれ
ば、温度分布が平坦になる。

【００１５】従来、金属酸化物等を用いた導電性膜で
は、図２１に示すように、抵抗温度特性が負であるため
に、フォーミング時に温度分布が緩やかになり、電子放
出部の亀裂がが蛇行する場合があった。

【００１６】本発明は、安定的に制御し得る電子放出特
性とその均一化を向上させた表面伝導型電子放出素子が
得られるようにすると共に、低電流で明るく高品位な画
像が得られる画像形成装置を得ることを目的とする。

【００１７】

【課題を解決するための手段】請求項１〜９の発明は、
電子放出素子の製造方法に関する発明で、基板上に一対
の素子電極を形成する工程と、素子電極間を連絡するよ
うに、ある温度域で負の抵抗温度特性を示す導電性膜を
形成する工程と、導電性膜に電子放出部を形成するフォ
ーミング工程とを有し、フォーミング工程において、導
電性膜の抵抗温度特性を正にする点に特徴を有するもの
である。

【００１８】請求項１０〜１３の発明は、上記製造方法
で得られる電子放出素子に関する発明である。

【００１９】請求項１４〜２２の発明は、上記電子放出
素子を複数個備えた電子源の製造方法に関する発明で、
複数の電子放出素子を備えた電子源の製造方法におい
て、基板上に複数対の素子電極を形成する工程と、各対
の素子電極間を連絡するように、ある温度域で負の抵抗
温度特性を示す導電性膜を形成する工程と、各導電性膜
に電子放出部を形成するフォーミング工程とを有し、フ
ォーミング工程において、各導電性膜の抵抗温度特性を
正にする点に特徴を有するものである。

【００２０】請求項２３〜２８の発明は、上記製造方法
で得られる電子源に関する発明である。

【００２１】更に、請求項２９〜３２の発明は、上記電
子源を用いた画像形成装置及びその製造方法に関する発
明である。

【００２２】本発明では、導電性膜４の表面に吸着物、
或いは被覆材が形成されているため、抵抗温度特性は正
となり、図２０（ａ）に示したように温度分布は急峻な
まま、フォーミング処理を行うことができ、素子電極間
隔の中心付近に直線的な亀裂を形成することができる。
また、低温度域では、通常のプロセス工程では意図しな
い吸着物が存在し、抵抗値を不安定にさせる原因となっ
ている。本発明では、制御された吸着物や被覆材によ
り、導電性膜の抵抗が安定し、フォーミング処理も安定
に行うことができるものである。

【００２３】

【発明の実施の形態】次に、本発明の好ましい実施態様
を示す。

【００２４】本発明を適用し得る電子放出素子の基本的
構成には大別して、平面型及び垂直型の２つがある。

【００２５】まず、平面型の電子放出素子について説明
する。

【００２６】図１は、本発明の平面型の電子放出素子の
一構成例を示す模式図であり、図１（ａ）は平面図、図
１（ｂ）は断面図である。図１において、１は基板、２
と３は素子電極、４は導電性膜、５は導電性膜の表面の
吸着物（或いは被覆材）、６は電子放出部である。

【００２７】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりＳｉＯ₂を積層した積層体、ア
ルミナ等のセラミックス及びＳｉ基板等を用いることが
できる。

【００２８】対向する素子電極２，３の材料としては、
一般的な導体材料を用いることができ、例えばＮｉ、Ｃ
ｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等
の金属或は合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂、Ｐｄ
−Ａｇ等の金属或は金属酸化物とガラス等から構成され
る印刷導体、Ｉｎ₂Ｏ₃−ＳｎＯ₂等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。

【００２９】素子電極間隔Ｌ、素子電極長さＷ、導電性
膜４の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Ｌは、好ましくは、数百ｎｍから数
百μｍの範囲とすることができ、より好ましくは、素子
電極間に印加する電圧等を考慮して数μｍから数十μｍ
の範囲とすることができる。

【００３０】素子電極長さＷは、電極の抵抗値、電子放
出特性を考慮して、数μｍから数百μｍの範囲とするこ
とができる。素子電極２，３の膜厚は、数十ｎｍから数
μｍの範囲とすることができる。

【００３１】尚、図１に示した構成だけでなく、基板１
上に、導電性膜４及び導電性膜の表面の吸着物（或いは
被覆材）５、対向する素子電極２，３の順に積層した構
成とすることもできる。

【００３２】導電性膜４には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。その膜厚は、素子電極２，３へのステップカバ
レージ、素子電極２，３間の抵抗値及び後述するフォー
ミング条件等を考慮して適宜設定されるが、通常は、数
オングストロームから数百ｎｍの範囲とするのが好まし
く、より好ましくは１ｎｍより５０ｎｍの範囲とするの
が良い。

【００３３】その抵抗値は、Ｒｓが１０の２乗から１０
の７乗Ω／□の値である。なお、Ｒｓは、幅がｗで、長
さがｌの薄膜の長さ方向に測定した抵抗Ｒを、Ｒ＝Ｒｓ
（１／ｗ）とおいたときに現れる量である。

【００３４】吸着物５の吸着量は、殆どの温度域で、温
度が高いほど減少する傾向がある。また、導電性膜４の
抵抗は、その表面の吸着物５の吸着量により変化する。
従って、温度によって導電性膜４の抵抗が変化すること
になる。

【００３５】吸着物としては、酸化性のガスが適してお
り、例えば酸素類（Ｏ₂，Ｏ₃）、ハロゲン（Ｃ１₂，Ｂ
ｒ₂，Ｉ₂）、無機窒素化合物（ＨＮＯ₃，ＨＮＯ₂，Ｎ₂
Ｏ₃，Ｎ₂Ｏ₄）、有機化合物などが挙げられる。本発明
の電子放出素子では、吸着物５の吸着によって抵抗が減
少するような導電性膜４と、吸着物５の組合せが望まし
い。

【００３６】一方、被覆材５としては、Ｐｄ、Ｐｔ、Ｒ
ｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚ
ｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｄ等の金属等の中から適宜選択
される。被覆材５の被覆厚は、導電性膜の抵抗温度特性
を正に変える程度の厚さが必要である。

【００３７】導電性膜４を構成する材料としては、例え
ばＰｄＯ、ＳｎＯ₂、Ｉｎ₂Ｏ₃、ＰｂＯ、Ｓｂ₂Ｏ₃等の
酸化物半導体等の中から適宜選択される。

【００３８】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（いくつかの微粒子が集合し、
全体として島状構造を形成している場合も含む）をとっ
ている。微粒子の粒径は、数オングストロームから数百
ｎｍの範囲、好ましくは、１ｎｍから２０ｎｍの範囲で
ある。

【００３９】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。

【００４０】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。

【００４１】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。

【００４２】例えば、「実験物理学講座１４表面・微
粒子」（木下是雄編、共立出版１９８６年９月１日発
行）では、「本稿で微粒子と言うときにはその直径がだ
いたい２〜３μｍ程度から１０ｎｍ程度までとし、特に
超微粒子というときは粒径が１０ｎｍ程度から２〜３ｎ
ｍ程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ２２〜２６行目）と記述されて
いる。

【００４３】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。

【００４４】「創造科学技術推進制度の“超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒
子”（ｕｌｔｒａｆｉｎｅｐａｒｔｉｃｌｅ）と呼
ぶことにした。すると１個の超微粒子はおよそ１００〜
１０⁸個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」（「超
微粒子−創造科学技術」林主税、上田良二、田崎明
編；三田出版１９８８年２ページ１〜４行目）／
「超微粒子よりさらに小さいもの、すなわち原子が数個
〜数百個で構成される１個の粒子は、ふつうクラスター
と呼ばれる」（同書２ページ１２〜１３行目）。

【００４５】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数オングストローム〜１ｎｍ程
度、上限は数μｍ程度のものを指すこととする。

【００４６】電子放出部６は、導電性膜４の一部に形成
された高抵抗の亀裂により構成され、導電性膜４の膜
厚、膜質、材料及び後述する通電フォーミング等の手法
等に依存したものとなる。電子放出部６の内部には、数
オングストロームから数十ｎｍの範囲の粒径の導電性微
粒子が存在する場合もある。この導電性微粒子は、導電
性膜４を構成する材料の元素の一部、あるいは全ての元
素を含有するものとなる。電子放出部６及びその近傍の
導電性膜４には、後述する活性化工程を経た場合、その
活性化工程を行った気相中に含まれる一部あるいは全て
の元素からなる単体物質及び化合物を有する場合もあ
る。この単体物質及び化合物の役割については、導電性
膜４の一部として機能し、また、電子放出部６を構成す
る物質として電子放出特性を支配することが分かってい
るが、詳細は明らかではない。

【００４７】次に、垂直型の電子放出素子について説明
する。

【００４８】図２は、本発明の垂直型の電子放出素子の
一構成例を示す模式図であり、図１に示した部位と同じ
部位には図１に付した符号と同一の符号を付している。
２１は段さ形成部である。基板１、素子電極２及び３、
導電性膜４、導電性膜４の表面の吸着物（或いは被覆
材）５、電子放出部６は、前述した平面型の電子放出素
子の場合と同様の材料で構成することができる。段さ形
成部２１は、真空蒸着法、印刷法、スパッタ法等で形成
されたＳｉＯ₂等の絶縁性材料で構成することができ
る。段さ形成部２１の膜厚は、先に述べた平面型の電子
放出素子の素子電極間隔Ｌに対応し、数百ｎｍから数十
μｍの範囲とすることができる。この膜厚は、段さ形成
部の製法、及び、素子電極間に印加する電圧を考慮して
設定されるが、数十ｎｍから数μｍの範囲が好ましい。

【００４９】導電性膜４は、素子電極２及び３と段さ形
成部２１作成後に、該素子電極２，３の上に積層され
る。電子放出部６は、図２においては、段さ形成部２１
に形成されているが、作成条件、フォーミング条件等に
依存し、形状、位置ともこれに限られるものではない。

【００５０】本発明の電子放出素子の製造方法としては
様々な方法があるが、その一例を図３に基づいて説明す
る。尚、図３においても図１に示した部位と同じ部位に
は図１に付した符号と同一の符号を付している。

【００５１】１）基板１を洗剤、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィ技術
を用いて基板１上に素子電極２，３を形成する（図３
（ａ））。

【００５２】２）素子電極２，３を設けた基板１上に、
有機金属溶液を塗布して、有機金属薄膜を形成する。有
機金属溶液には、前述の導電性膜４の材料の金属を主元
素とする有機金属化合物の溶液を用いることができる。
有機金属膜を加熱焼成処理し、リフトオフ、エッチング
等によりパターニングし、導電性膜４を形成する（図３
（ｂ））。ここでは、有機金属溶液の塗布法を挙げて説
明したが、導電性膜４の作成はこれに限られるものでは
なく、真空蒸着法、スパッタ法、化学的気相堆積法、分
散塗布法、ディッピング法、スピナー法等を用いること
もできる。

【００５３】３）続いて、フォーミング工程を施す。こ
のフォーミング工程の方法の一例として通電処理による
方法を説明する。素子電極２，３間に、不図示の電源よ
り通電すると、導電性膜４の部位に、構造の変化した電
子放出部６が形成される（図３（ｃ））。通電フォーミ
ングによれば、導電性膜４に局所的に破壊，変形もしく
は変質等の構造の変化した部位が形成される。該部位が
電子放出部６を構成する。通電フォーミングの電圧波形
の例を図４に示す。

【００５４】本発明の電子放出素子では、フォーミング
時の抵抗を制御するために導電性膜４の表面に吸着物５
を吸着させる。吸着法としては、フォーミング前、或い
はフォーミング中に分圧、温度制御した吸着物の雰囲気
中にさらす、或いは真空蒸着法、化学的気相法などの初
期段階によってもよい。導電性膜４の表面に被覆材５を
被覆する場合には、真空蒸着法、スパッタ法、化学的気
相堆積法、分散塗布法、ディッピング法、スピンナー法
等が用いられる。

【００５５】電圧波形は、特にパルス波形が好ましい。
これにはパルス波高値を定電圧としたパルスを連続的に
印加する図４（ａ）に示した手法と、パルス波高値を増
加させながらパルスを印加する図４（ｂ）に示した手法
がある。

【００５６】パルス波高値を増加させながらフォーミン
グを行うと、電圧の増加にしたがって温度が上昇してい
く。電子放出部６を直線性良く、導電性膜４の中心付近
に形成するためには、抵抗温度特性が正となることが望
ましい。温度が低い酸化物の状態では、温度に対して抵
抗は半導体的な振舞いをするが、一方、低温のため、吸
着物５が多く、抵抗変化に大きな影響を与え、不安定な
要因となる。また、還元反応進行中は、温度が増加する
と抵抗が減少してしまう。本発明の電子放出素子では、
凝集温度付近まで還元を阻害されるために、還元温度と
凝集温度が近くなり、亀裂形成前まで導電性膜４の中心
付近が高温となり、中心付近に直線性の良い亀裂を形成
することができる。

【００５７】図４（ａ）におけるＴ１及びＴ２は電圧波
形のパルス幅とパルス間隔である。通常Ｔ１は１μ秒〜
１０ｍ秒、Ｔ２は１０μ秒〜１００ｍ秒の範囲で設定さ
れる。三角波の波高値（通電フォーミング時のピーク電
圧）は、電子放出素子の形態に応じて適宜選択される。
このような条件のもと、例えば、数秒から数十分間電圧
を印加する。パルス波形は、三角波に限定されるもので
はなく、矩形波等の所望の波形を採用することができ
る。

【００５８】図４（ｂ）におけるＴ１及びＴ２は、図４
（ａ）に示したのと同様とすることができる。三角波の
波高値（通電フォーミング時のピーク電圧）は、例えば
０．１Ｖステップ程度づつ、増加させることができる。

【００５９】通電フォーミング処理の終了は、パルス間
隔Ｔ２中に、導電性膜４を局所的に破壊，変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば０．１Ｖ程度の電圧印加により流れる電流を
測定し、抵抗値を求めて、１ＭΩ以上の抵抗を示した
時、通電フォーミングを終了させる。

【００６０】４）フォーミングを終えた素子には活性化
工程と呼ばれる処理を施すのが好ましい。活性化工程と
は、この工程により、素子電流Ｉｆ，放出電流Ｉｅが著
しく変化する工程である。

【００６１】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、素子
にパルスの印加を繰り返すことで行うことができる。こ
の雰囲気は、例えば油拡散ポンプやロータリーポンプな
どを用いて真空容器内を排気した場合に雰囲気内に残留
する有機ガスを利用して形成することができる他、イオ
ンポンプなどにより一旦十分に排気した真空中に適当な
有機物質のガスを導入することによっても得られる。こ
のときの好ましい有機物質のガス圧は、前述の応用の形
態、真空容器の形状や、有機物質の種類などにより異な
るため、場合に応じ適宜設定される。適当な有機物質と
しては、アルカン、アルケン、アルキンの脂肪族炭化水
素類、芳香族炭化水素類、アルコール類、アルデヒド
類、ケトン類、アミン類、フェノール、カルボン、スル
ホン酸等の有機酸類等を挙げることが出来、具体的に
は、メタン、エタン、プロパンなどＣｎＨ_2n+1で表され
る飽和炭化水素、エチレン、プロピレンなどＣｎＨ_2n等
の組成式で表される不飽和炭化水素、ベンゼン、トルエ
ン、メタノール、エタノール、ホルムアルデヒド、アセ
トアルデヒド、アセトン、メチルエチルケトン、メチル
アミン、エチルアミン、フェノール、蟻酸、酢酸、プロ
ピオン酸等が使用できる。この処理により、雰囲気中に
存在する有機物質から、炭素あるいは炭素化合物が素子
上に堆積し、素子電流Ｉｆ，放出電流Ｉｅが、著しく変
化するようになる。

【００６２】活性化工程の終了判定は、素子電流Ｉｆと
放出電流Ｉｅを測定しながら、適宜行う。なお、パルス
幅、パルス間隔、パルス波高値などは適宜設定される。

【００６３】炭素及び炭素化合物とは、例えばグラファ
イト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含するもの
で、ＨＯＰＧはほぼ完全なグラファイト結晶構造、ＰＧ
は結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、
ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさら
に大きくなったものを指す。）、非晶質カーボン（アモ
ルファスカーボン及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す。）であり、その膜
厚は、５０ｎｍ以下の範囲とするのが好ましく、３０ｎ
ｍ以下の範囲とすることがより好ましい。

【００６４】５）このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。

【００６５】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素及び炭素化合物がほぼ新た
に堆積しない分圧で１×１０^-8Ｔｏｒｒ以下が好まし
く、さらには１×１０^-10Ｔｏｒｒ以下が特に好まし
い。さらに真空容器内を排気するときには、真空容器全
体を加熱して、真空容器内壁や、電子放出素子に吸着し
た有機物質分子を排気しやすくするのが好ましい。この
ときの加熱条件は、８０〜２５０℃好ましくは１５０℃
以上で、できるだけ長時間処理するのが望ましいが、特
にこの条件に限るものではなく、真空容器の大きさや形
状、電子放出素子の構成などの諸条件により適宜選ばれ
る条件により行う。真空容器内の圧力は極力低くするこ
とが必要で、１〜３×１０^-7Ｔｏｒｒ以下が好ましく、
さらには１×１０^-8Ｔｏｒｒ以下が特に好ましい。

【００６６】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。

【００６７】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物の堆積を抑制でき、
また真空容器や基板などに吸着したＨ₂Ｏ，Ｏ₂なども除
去でき、結果として素子電流Ｉｆ，放出電流Ｉｅが、安
定する。

【００６８】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図５，図６を参照しなが
ら説明する。

【００６９】図５は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図５においても、図１に示した部
位と同じ部位には図１に付した符号と同一の符号を付し
ている。

【００７０】図５において、５５は真空容器であり、５
６は排気ポンプである。真空容器５５内には電子放出素
子が配されている。即ち、１は電子放出素子を構成する
基体であり、２及び３は素子電極、４は導電性膜、５は
導電性膜４の表面上の吸着物、６は電子放出部である。
また、５１は電子放出素子に素子電圧Ｖｆを印加するた
めの電源、５０は素子電極２，３間の導電性膜４を流れ
る素子電流Ｉｆを測定するための電流計、５４は素子の
電子放出部６より放出される放出電流Ｉｅを捕捉するた
めのアノード電極、５３はアノード電極５４に電圧を印
加するための高圧電源、５２は電子放出部２より放出さ
れる放出電流Ｉｅを測定するための電流計である。一例
として、アノード電極５４の電圧を１ｋＶ〜１０ｋＶの
範囲とし、アノード電極５４と電子放出素子との距離Ｈ
を２〜８ｍｍの範囲として測定を行うことができる。

【００７１】真空容器５５内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。

【００７２】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子源基板を配した真空処理装置の全
体は、不図示のヒーターにより加熱できる。従って、こ
の真空処理装置を用いると、前述の通電フォーミング以
降の工程も行うことができる。

【００７３】図６は、図５に示した真空処理装置を用い
て測定された放出電流Ｉｅ及び素子電流Ｉｆと、素子電
圧Ｖｆとの関係を模式的に示した図である。図６におい
ては、放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。

【００７４】図６からも明らかなように、本発明の電子
放出素子は、放出電流Ｉｅに関して次の３つの特徴的性
質を有する。

【００７５】即ち、第１に、本素子はある電圧（しきい
値電圧と呼ぶ；図６中のＶｔｈ）以上の素子電圧を印加
すると急激に放出電流Ｉｅが増加し、一方しきい値電圧
Ｖｔｈ以下では放出電流Ｉｅが殆ど検出されない。つま
り、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを
持った非線形素子である。

【００７６】第２に、放出電流Ｉｅが素子電圧Ｖｆに単
調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制
御できる。

【００７７】第３に、アノード電極５４（図５参照）に
捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。つまり、アノード電極５４に捕捉される電荷
量は、素子電圧Ｖｆを印加する時間により制御できる。

【００７８】以上の説明より理解されるように、本発明
の電子放出素子は、入力信号に応じて、電子放出特性を
容易に制御できることになる。この性質を利用すると複
数の電子放出素子を配して構成した電子源、画像形成装
置等、多方面への応用が可能となる。

【００７９】図６においては、素子電流Ｉｆも素子電圧
Ｖｆに対して単調増加する（以下、「ＭＩ特性」とい
う。）例を示したが、素子電流Ｉｆが素子電圧Ｖｆに対
して電圧制御型負性抵抗特性（以下、「ＶＣＮＲ特性」
という。）を示す場合もある（不図示）。これらの特性
は、前述の工程を制御することで制御できる。

【００８０】以上のような本発明の電子放出素子の特徴
的特性のため、複数の素子を配置した電子源や画像形成
装置等でも、入力信号に応じて、容易に放出電子量を制
御することができることとなり、多方面への応用ができ
る。

【００８１】本発明を適用可能な電子放出素子の応用例
について以下に述べる。本発明の電子放出素子を複数個
基板上に配列し、例えば電子源あるいは、画像形成装置
が構成できる。

【００８２】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し（行方向と呼ぶ）、この配線と直交する方向
（列方向と呼ぶ）で、該電子放出素子の上方に配した制
御電極（グリッドとも呼ぶ）により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をＸ方向及びＹ方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、Ｘ方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Ｙ方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。

【００８３】本発明の電子放出素子については、前述し
たとおり３つの特性がある。即ち、電子放出素子からの
放出電子は、しきい値電圧以上では、対向する素子電極
間に印加するパルス状電圧の波高値と幅で制御できる。
一方、しきい値電圧以下では、殆ど放出されない。この
特性によれば、多数の電子放出素子を配置した場合にお
いても、個々の素子にパルス状電圧を適宜印加すれば、
入力信号に応じて、電子放出素子を選択して電子放出量
を制御できる。

【００８４】以下この原理に基づき、本発明の電子放出
素子を複数配して得られる電子源基板について、図７を
用いて説明する。図７において、７１は電子源基板、７
２はＸ方向配線、７３はＹ方向配線である。７４は電子
放出素子、７５は結線である。尚、電子放出素子７４
は、前述した平面型あるいは垂直型のどちらであっても
よい。

【００８５】ｍ本のＸ方向配線７２は、Ｄｘ１，Ｄｘ
２，……，Ｄｘｍからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Ｙ方向配線７３は、Ｄｙ１，Ｄｙ２，……，Ｄｙｎのｎ
本の配線よりなり、Ｘ方向配線７２と同様に形成され
る。これらｍ本のＸ方向配線７２とｎ本のＹ方向配線７
３との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している（ｍ，ｎは、共に正の整
数）。

【００８６】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂等で構成
される。例えば、Ｘ方向配線７２を形成した基板７１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線７２とＹ方向配線７３の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。Ｘ方向配線
７２とＹ方向配線７３は、それぞれ外部端子として引き
出されている。

【００８７】電子放出素子７４を構成する一対の素子電
極（不図示）は、それぞれｍ本のＸ方向配線７２とｎ本
のＹ方向配線７３に、導電性金属等からなる結線７５に
よって電気的に接続されている。

【００８８】配線７２と配線７３を構成する材料、結線
７５を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。

【００８９】Ｘ方向配線７２には、Ｘ方向に配列した電
子放出素子７４の行を選択するための走査信号を印加す
る不図示の走査信号印加手段が接続される。一方、Ｙ方
向配線７３には、Ｙ方向に配列した電子放出素子７４の
各列を入力信号に応じて変調するための、不図示の変調
信号発生手段が接続される。各電子放出素子に印加され
る駆動電圧は、当該素子に印加される走査信号と変調信
号の差電圧として供給される。

【００９０】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【００９１】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図８と図９及び
図１０を用いて説明する。図８は、画像形成装置の表示
パネルの一例を示す模式図であり、図９は、図８の画像
形成装置に使用される蛍光膜の模式図である。図１０
は、ＮＴＳＣ方式のテレビ信号に応じて表示を行うため
の駆動回路の一例を示すブロック図である。

【００９２】図８において、７１は電子放出素子を複数
配した電子源基板、８１は電子源基板７１を固定したリ
アプレート、８６はガラス基板８３の内面に蛍光膜８４
とメタルバック８５等が形成されたフェースプレートで
ある。８２は支持枠であり、該支持枠８２には、リアプ
レート８１、フェースプレート８６がフリットガラス等
を用いて接続されている。８８は外囲器であり、例えば
大気中あるいは窒素中で、４００〜５００℃の温度範囲
で１０分間以上焼成することで、封着して構成される。

【００９３】７４は、図１に示したような電子放出素子
である。７２，７３は、電子放出素子の一対の素子電極
と接続されたＸ方向配線及びＹ方向配線ある。

【００９４】外囲器８８は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に基板７１の強度を補強する
目的で設けられるため、基板７１自体で十分な強度を持
つ場合は別体のリアプレート８１は不要とすることがで
きる。即ち、基板７１に直接支持枠８２を封着し、フェ
ースプレート８６、支持枠８２及び基板７１で外囲器８
８を構成してもよい。一方、フェースプレート８６とリ
アプレート８１の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器８８を構成することもできる。

【００９５】図９は、蛍光膜を示す模式図である。蛍光
膜８４は、モノクロームの場合は蛍光体のみで構成する
ことができる。カラーの蛍光膜の場合は、蛍光体の配列
により、ブラックストライプ（図９（ａ））あるいはブ
ラックマトリクス（図９（ｂ））等と呼ばれる黒色導電
材９１と蛍光体９２とから構成することができる。ブラ
ックストライプ、ブラックマトリクスを設ける目的は、
カラー表示の場合、必要となる三原色蛍光体の各蛍光体
９２間の塗り分け部を黒くすることで混色等を目立たな
くすることと、蛍光膜８４における外光反射によるコン
トラストの低下を抑制することにある。黒色導電材９１
の材料としては、通常用いられている黒鉛を主成分とす
る材料の他、導電性があり、光の透過及び反射が少ない
材料を用いることができる。

【００９６】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート８
６側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
（通常、「フィルミング」と呼ばれる。）を行い、その
後Ａｌを真空蒸着等を用いて堆積させることで作製でき
る。

【００９７】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。

【００９８】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。

【００９９】図８に示した画像形成装置は、例えば以下
のようにして製造される。

【０１００】外囲器８８内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、１０^-7Ｔｏｒｒ程度の真空度の有
機物質の十分に少ない雰囲気にした後、封止が成され
る。外囲器８８の封止後の真空度を維持するために、ゲ
ッター処理を行うこともできる。これは、外囲器８８の
封止を行う直前あるいは封止後に、抵抗加熱あるいは高
周波加熱等を用いた加熱により、外囲器８８内の所定の
位置に配置されたゲッター（不図示）を加熱し、蒸着膜
を形成する処理である。ゲッターは通常Ｂａ等が主成分
であり、該蒸着膜の吸着作用により、例えば１×１０^-7
Ｔｏｒｒ以上の真空度を維持するものである。ここで、
電子放出素子のフォーミング処理以降の工程は適宜設定
できる。

【０１０１】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１０を用いて説明する。図１０において、
１０１は画像表示パネル、１０２は走査回路、１０３は
制御回路、１０４はシフトレジスタ、１０５はラインメ
モリ、１０６は同期信号分離回路、１０７は変調信号発
生器、Ｖｘ及びＶａは直流電圧源である。

【０１０２】表示パネル１０１は、端子Ｄｘ１乃至Ｄｘ
ｍ、端子Ｄｙ１乃至Ｄｙｎ及び高圧端子８７を介して外
部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍに
は、表示パネル１０１内に設けられている電子源、即
ち、ｍ行ｎ列の行列状にマトリクス配線された電子放出
素子群を１行（ｎ素子）づつ順次駆動する為の走査信号
が印加される。端子Ｄｙ１乃至Ｄｙｎには、前記走査信
号により選択された１行の電子放出素子の各素子の出力
電子ビームを制御する為の変調信号が印加される。高圧
端子８７には、直流電圧源Ｖａより、例えば１０ｋＶの
直流電圧が供給されるが、これは電子放出素子から放出
される電子ビームに、蛍光体を励起するのに十分なエネ
ルギーを付与する為の加速電圧である。

【０１０３】走査回路１０２について説明する。同回路
は、内部にｍ個のスイッチング素子（図中、Ｓ１乃至Ｓ
ｍで模式的に示している）を備えたものである。各スイ
ッチング素子は、直流電圧電源Ｖｘの出力電圧もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示パネル１０１の端子Ｄｘ１乃至Ｄｘｍと電気的に接
続される。各スイッチング素子Ｓ１乃至Ｓｍは、制御回
路１０３が出力する制御信号Ｔｓｃａｎに基づいて動作
するものであり、例えばＦＥＴのようなスイッチング素
子を組み合わせることにより構成することができる。

【０１０４】直流電圧源Ｖｘは、本例の場合には電子放
出素子の特性（電子放出しきい値電圧）に基づき、走査
されていない素子に印加される駆動電圧が電子放出しき
い値電圧以下となるような一定電圧を出力するよう設定
されている。

【０１０５】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路１０３は、同
期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃ
に基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴ
ｍｒｙの各制御信号を発生する。

【０１０６】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルター）回路等を用いて構成できる。同期
信号分離回路１０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上ＤＡＴＡ信
号と表した。このＤＡＴＡ信号は、シフトレジスタ１０
４に入力される。

【０１０７】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔに基づいて
動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１０４のシフトクロックであると言い換えてもよ
い。）。シリアル／パラレル変換された画像１ライン分
のデータ（電子放出素子ｎ素子分の駆動データに相当）
は、Ｉｄ１乃至Ｉｄｎのｎ個の並列信号として前記シフ
トレジスタ１０４より出力される。

【０１０８】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙに従
って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶され
た内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調
信号発生器１０７に入力される。

【０１０９】変調信号発生器１０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて、電子放出素子の各
々を適切に駆動変調する為の信号源であり、その出力信
号は、端子Ｄｙ１乃至Ｄｙｎを通じて表示パネル１０１
内の電子放出素子に印加される。

【０１１０】前述したように、本発明の電子放出素子は
放出電流Ｉｅに関して以下の基本特性を有している。即
ち、電子放出には明確なしきい値電圧Ｖｔｈがあり、Ｖ
ｔｈ以上の電圧が印加された時のみ電子放出が生じる。
電子放出しきい値以上の電圧に対しては、素子への印加
電圧の変化に応じて放出電流も変化する。このことか
ら、本素子にパルス状の電圧を印加する場合、例えば電
子放出しきい値電圧以下の電圧を印加しても電子放出は
生じないが、電子放出しきい値電圧以上の電圧を印加す
る場合には電子ビームが出力される。その際、パルスの
波高値Ｖｍを変化させることにより、出力電子ビームの
強度を制御することが可能である。また、パルスの幅Ｐ
ｗを変化させることにより、出力される電子ビームの電
荷の総量を制御することが可能である。

【０１１１】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器１０７として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。

【０１１２】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１１３】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
１０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を電子放出素
子の駆動電圧にまで電圧増幅するための増幅器を付加す
ることもできる。

【０１１４】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路（ＶＣＯ）を採用で
き、必要に応じて電子放出素子の駆動電圧にまで電圧増
幅するための増幅器を付加することもできる。

【０１１５】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Ｄｘ
１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電圧を印加す
ることにより、電子放出が生じる。高圧端子８７を介し
てメタルバック８５あるいは透明電極（不図示）に高圧
を印加し、電子ビームを加速する。加速された電子は、
蛍光膜８４に衝突し、発光が生じて画像が形成される。

【０１１６】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはＮ
ＴＳＣ方式を挙げたが、入力信号はこれに限られるもの
ではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他、これらより
も多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方
式をはじめとする高品位ＴＶ）方式をも採用できる。

【０１１７】次に、前述の梯子型配置の電子源及び画像
形成装置について、図１１及び図１２を用いて説明す
る。

【０１１８】図１１は、梯子型配置の電子源の一例を示
す模式図である。図１１において、１１０は電子源基
板、１１１は電子放出素子である。１１２は、電子放出
素子１１１を接続するための共通配線Ｄ１〜Ｄ１０であ
り、これらは外部端子として引き出されている。電子放
出素子１１１は、基板１１０上に、Ｘ方向に並列に複数
個配置されている（これを素子行と呼ぶ）。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出しきい値以上の電圧を
印加し、電子ビームを放出させたくない素子行には、電
子放出しきい値以下の電圧を印加する。各素子行間に位
置する共通配線Ｄ２〜Ｄ９は、例えばＤ２とＤ３を一体
の同一配線とすることもできる。

【０１１９】図１２は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。１２０はグリッド電極、１２１は電子が通過するた
めの開口、Ｄ１乃至Ｄｍは容器外端子、Ｇ１乃至Ｇｎは
グリッド電極１２０と接続された容器外端子である。１
１０は各素子行間の共通配線を同一配線とした電子源基
板である。図１２においては、図８、図１１に示した部
位と同じ部位には、これらの図に付したのと同一の符号
を付している。ここに示した画像形成装置と、図８に示
した単純マトリクス配置の画像形成装置との大きな違い
は、電子源基板１１０とフェースプレート８６の間にグ
リッド電極１２０を備えているか否かである。

【０１２０】図１２においては、基板１１０とフェース
プレート８６の間には、グリッド電極１２０が設けられ
ている。グリッド電極１２０は、電子放出素子１１１か
ら放出された電子ビームを変調するためのものであり、
梯子型配置の素子行と直交して設けられたストライプ状
の電極に電子ビームを通過させるため、各素子に対応し
て１個ずつ円形の開口１２１が設けられている。グリッ
ド電極の形状や配置位置は、図１２に示したものに限定
されるものではない。例えば、開口としてメッシュ状に
多数の通過口を設けることもでき、グリッド電極を電子
放出素子の周囲や近傍に設けることもできる。

【０１２１】容器外端子１２２Ｄ１乃至Ｄｍ及びグリッ
ド容器外端子１２３Ｇ１乃至Ｇｎは、不図示の制御回路
と電気的に接続されている。

【０１２２】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）して行くのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。

【０１２３】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。

【０１２４】

【実施例】以下に、実施例を挙げて本発明を更に詳述す
る。

【０１２５】実施例１本実施例で用いた電子放出素子の構成は、図１（ａ），
（ｂ）に示されるものと同様である。

【０１２６】電子放出素子の製法は、基本的には図３で
説明した方法と同様である。以下、図１及び図３を用い
て、本実施例で用いた電子放出素子の基本的な構成及び
製造法を説明する。

【０１２７】図１において１は基板、２と３は素子電
極、４は導電性膜、５は導電性膜４の表面の吸着物、６
は電子放出部である。

【０１２８】以下、製造手順を図１及び図３に基づいて
説明する。

【０１２９】工程−ａ清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板１上に、素子電極２，
３と素子電極間ギャップＬとなるべきパターンをフォト
レジスト（ＲＤ−２０００Ｎ−４１・日立化成社製）で
形成し、真空蒸着法により、厚さ５ｎｍのＴｉ、厚さ１
００ｎｍのＮｉを順次堆積した。フォトレジストパター
ンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフ
して、素子電極間隔Ｌが３μｍ、幅Ｗが３００μｍの素
子電極２，３を形成した（図３（ａ））。

【０１３０】工程−ｂ次に、導電性膜４を所定の形状にパターニングするため
に、膜厚１００ｎｍのＣｒ膜を真空蒸着により堆積し、
これを導電性膜の形状に対応する開口を有するようにパ
ターニングし、その上に有機Ｐｄ（ｃｃｐ４２３０奥野
製薬（株）製）をスピンナーにより回転塗布、３００℃
で１０分間の加熱焼成処理をした。また、こうして形成
された主元素としてＰｄよりなる微粒子からなる導電性
膜４の膜厚は１０ｎｍ、シート抵抗値は２×１０⁴Ω／
□であった。なお、ここで述べる微粒子膜とは、既述し
たように、複数の微粒子が集合した膜であり、その微細
構造として、微粒子が個々に分散配置した状態のみなら
ず、微粒子が互いに隣接、或いは重なり合った状態（島
状も含む）の膜を指し、その粒径とは、前記状態で粒子
形状が認識可能な微粒子についての径をいう。

【０１３１】工程−ｃＣｒ膜を酸エッチャントによりエッチングして、リフト
オフにより所望のパターンの導電性膜４を形成した（図
３（ｂ））。

【０１３２】以上の工程により、基板１上に素子電極
２，３及び導電性膜４を形成した。

【０１３３】工程−ｄ上記工程を経た基板１を図５の測定評価系に設置し、真
空ポンプにて排気して、２×１０^-6Ｔｏｒｒの真空度に
達した後、水を１０Ｔｏｒｒ導入し、水を導電性膜４に
充分吸着させた。この吸着工程の水の分圧と温度を制御
することにより、常に安定した抵抗値を得ることができ
た。導電性膜４の抵抗値が落ちついた後、再び２×１０
^-6Ｔｏｒｒまで排気した。素子電圧Ｖｆを印加するため
の電源５１より素子電極２，３間に電圧を印加し、通電
処理（フォーミング処理）を施した。フォーミング処理
の電圧波形は図４（ｂ）に示されるような波形とした。

【０１３４】図４（ｂ）中、Ｔ１及びＴ２は電圧波形の
パルス幅とパルス間隔であり、本実施例ではＴ１を１ミ
リ秒、Ｔ２を１０ミリ秒とし、三角波の代わりに矩形波
を用い、０．１Ｖステップで昇圧させてフォーミング処
理を行なった。また、フォーミング処理中は、同時に、
０．１Ｖの電圧でＴ２間に抵抗測定パルスを挿入して抵
抗を測定した。尚、フォーミング処理の終了は、抵抗測
定パルスでの測定値が約１Ｍオーム以上になった時と
し、同時に、電子放出素子への電圧の印加を終了した。

【０１３５】本発明の電子放出素子では、フォーミング
電圧印加前は、水の吸着により抵抗値が通常の素子の半
分以下の値になる。フォーミング電圧印加による温度上
昇により、徐々に水が離脱し、抵抗値が増加していく。
従って、抵抗温度特性は正となる。この抵抗変化によ
り、素子電極２，３間の温度分布は温度上昇とともに徐
々に鋭くなっていき、導電性膜４の中心付近に直線性の
良い亀裂が形成される。

【０１３６】工程−ｆ続いて、フォーミング処理した電子放出素子に、パルス
印加は、図４（ａ）の波形で矩形波の波高値を１４Ｖ、
パルス幅１００μｓ、繰り返し周波数１０Ｈｚで、活性
化処理をした。電子放出素子の活性化処理は、図５の測
定評価系内で、素子電極２，３間に、素子電流Ｉｆ及び
放出電流Ｉｅを測定しながら上記パルス電圧を印加する
ことで行った。尚、この時の図５の測定評価装置内の真
空度は１×１０^-6Ｔｏｒｒであった。Ｉｅが安定した時
点で、活性化処理を終了した。

【０１３７】更に、上述の工程で作成した素子の電子放
出特性を、上述の図５の測定評価系を用いて測定した。
この測定は、真空オイルを使用しないイオンポンプ等の
超高真空排気装置を用いて排気し、有機物質の混入を極
力防止した条件下で行った。

【０１３８】尚、図５におけるアノード電極５４と電子
放出素子の距離を４ｍｍ、アノード電極５４の電位を１
ｋＶ、電子放出特性測定時の真空装置内の真空度は１×
１０の−６乗Ｔｏｒｒとした。

【０１３９】その結果、素子電流Ｉｆ及び放出電流Ｉｅ
を測定したところ、図６に示したような電流電圧特性が
得られた。従来よりも電子放出部６に形成された亀裂
が、直線性良く導電性膜４の中心付近に位置するので、
素子間の特性のばらつきが小さくなり、特に複数の電子
放出素子を同一基体上に作成した場合、電子放出特性の
均一化を大きく向上させることができた。

【０１４０】上記実施例においては、電子放出部６を形
成する際に素子電極２，３間に三角波パルスを印加して
フォーミング処理を行い、矩形パルスを印加して活性化
処理を行っているが、素子電極２，３間に印加する波形
はこれに限定されるものではなく、矩形波、三角波、台
形波、正弦波など所望の波形を用いても良く、その波高
値及びパルス幅・パルス間隔等についても上記値に限ら
れるものではなく、本発明の範囲を逸脱することなく電
子放出部６が良好に形成されれば所望の値を選択するこ
とができる。

【０１４１】実施例２実施例２として、吸着物５に酸化性ガスを用いた場合に
ついて説明する。

【０１４２】以下、図１及び図３を用いて、本実施例で
用いた電子放出素子の基本的な構成及び製造法を説明す
る。

【０１４３】図１において１は基板、２と３は素子電
極、４は導電性膜、５は導電性膜４の表面の吸着物、６
は電子放出部である。

【０１４４】本実施例では、導電性膜４としてＭｎＯ₂
を用いた以外、工程−ｃまでは実施例１と同様であり、
以下、フォーミング以降の工程を順を追って説明する。

【０１４５】工程−ｄ工程ａないしｃを経た基板１を図５の測定評価系に設置
し、真空ポンプにて排気して、２×１０^-6Ｔｏｒｒの真
空度に達した後、酸素を１０Ｔｏｒｒ導入し、酸素を導
電性膜４に吸着させる。ｐ型半導体に属する酸化物では
酸素の吸着に伴って抵抗は減少する。この吸着工程の吸
着物の分圧と温度を制御することにより、導電性膜４の
抵抗値を安定化することができる。素子電圧Ｖｆを印加
するための電源５１より素子電極２，３間に電圧を印加
し、通電処理（フォーミング処理）を施した。フォーミ
ング処理の電圧波形は図４（ｂ）に示されるような波形
とした。

【０１４６】図４（ｂ）中、Ｔ１及びＴ２は電圧波形の
パルス幅とパルス間隔であり、本実施例ではＴ１を１ミ
リ秒、Ｔ２を１０ミリ秒とし、三角波の代わりに矩形波
を用い、０．１Ｖステップで昇圧させてフォーミング処
理を行なった。また、フォーミング処理中は、同時に、
０．１Ｖの電圧でＴ２間に抵抗測定パルスを挿入して抵
抗を測定した。尚、フォーミング処理の終了は、抵抗測
定パルスでの測定値が約１Ｍオーム以上になった時と
し、同時に、電子放出素子への電圧の印加を終了した。

【０１４７】本発明の電子放出素子では、フォーミング
電圧印加前は、酸素の吸着により抵抗値が通常の素子に
比べ減少する。フォーミング電圧印加による温度上昇に
より、徐々に酸素が離脱し、抵抗値が増加していく。従
って、抵抗温度特性は正となる。この抵抗変化により、
素子電極２，３間の温度分布は温度上昇とともに徐々に
鋭くなっていく。さらに本実施例では、酸化性のガスを
用いたため、導電性膜４の表面に吸着していることによ
り還元を阻止し、凝集温度付近で脱離し、還元すると同
時に凝集が起こり、導電性膜４の中心部が高温に保たれ
たまま亀裂を形成することができ、導電性膜４の中心付
近に直線性の良い亀裂が形成される。

【０１４８】工程−ｆ続いて、フォーミング処理した電子放出素子に、パルス
印加は、図４（ａ）の波形で矩形波の波高値を１４Ｖ、
パルス幅１００μｓ、繰り返し周波数１０Ｈｚで、活性
化処理をした。電子放出素子の活性化処理は、図５の測
定評価系内で、素子電極２，３間に、素子電流Ｉｆ及び
放出電流Ｉｅを測定しながら上記パルス電圧を印加する
ことで行った。尚、この時の図５の測定評価装置内の真
空度は１×１０^-6Ｔｏｒｒであった。Ｉｅが安定した時
点で、活性化処理を終了した。

【０１４９】更に、上述の工程で作成した素子の電子放
出特性を、上述の図５の測定評価系を用いて測定した。
この測定は、真空オイルを使用しないイオンポンプ等の
超高真空排気装置を用いて排気し、有機物質の混入を極
力防止した条件下で行った。

【０１５０】尚、図５におけるアノード電極５４と電子
放出素子の距離を４ｍｍ、アノード電極５４の電位を１
ｋＶ、電子放出特性測定時の真空装置内の真空度は１×
１０^-6Ｔｏｒｒとした。

【０１５１】その結果、素子電流Ｉｆ及び放出電流Ｉｅ
を測定したところ、図６に示したような電流電圧特性が
得られた。従来よりも電子放出部６に形成された亀裂
が、直線性良く導電性膜４の中心付近に位置するので、
素子間の特性のばらつきが小さくなり、特に複数の電子
放出素子を同一基体上に作成した場合、電子放出特性の
均一化を大きく向上させることができた。

【０１５２】上記実施例においては、電子放出部６を形
成する際に素子電極２，３間に三角波パルスを印加して
フォーミング処理を行い、矩形パルスを印加して活性化
処理を行っているが、素子電極２，３間に印加する波形
はこれに限定されるものではなく、矩形波、三角波、台
形波、正弦波など所望の波形を用いても良く、その波高
値及びパルス幅・パルス間隔等についても上記値に限ら
れるものではなく、本発明の範囲を逸脱することなく電
子放出部６が良好に形成されれば所望の値を選択するこ
とができる。

【０１５３】実施例３実施例３として、導電性膜４の表面に被覆材５を被覆す
る場合について説明する。

【０１５４】以下、図１及び図３を用いて、本実施例で
用いた電子放出素子の基本的な構成及び製造法を説明す
る。

【０１５５】図１において１は基板、２と３は素子電
極、４は導電性膜、５は導電性膜４の表面の被覆材、６
は電子放出部である。

【０１５６】本実施例では、実施例１と同様にして導電
性膜４を成膜後、スパッタ法により被覆材５としのＰｄ
を１ｎｍ程度成膜して被覆する。その後のパターニング
は実施例１と同様であり、以下、フォーミング以降の工
程を順を追って説明する。

【０１５７】工程−ｄ工程ａないしｃを経た基板１を図５の測定評価系に設置
し、真空ポンプにて排気して、２×１０^-6Ｔｏｒｒの真
空度に達した後、素子電圧Ｖｆを印加するための電源５
１より素子電極２，３間に電圧を印加し、通電処理（フ
ォーミング処理）を施した。フォーミング処理の電圧波
形は図４（ｂ）に示されるような波形とした。

【０１５８】図４（ｂ）中、Ｔ１及びＴ２は電圧波形の
パルス幅とパルス間隔であり、本実施例ではＴ１を１ミ
リ秒、Ｔ２を１０ミリ秒とし、三角波の代わりに矩形波
を用い、０．１Ｖステップで昇圧させてフォーミング処
理を行なった。また、フォーミング処理中は、同時に、
０．１Ｖの電圧でＴ２間に抵抗測定パルスを挿入して抵
抗を測定した。尚、フォーミング処理の終了は、抵抗測
定パルスでの測定値が約１Ｍオーム以上になった時と
し、同時に、電子放出素子への電圧の印加を終了した。

【０１５９】本発明の電子放出素子では、抵抗温度特性
が正になるため、素子電極２，３間の温度分布は温度上
昇とともに徐々に鋭くなっていく。導電性膜４の中心部
が高温に保たれたたまま亀裂を形成することができ、導
電性膜４の中心付近に直線性の良い亀裂が形成される。

【０１６０】工程−ｆ続いて、フォーミング処理した電子放出素子に、パルス
印加は、図４（ａ）の波形で矩形波の波高値を１４Ｖ、
パルス幅１００μｓ、繰り返し周波数１０Ｈｚで、活性
化処理をした。電子放出素子の活性化処理は、図５の測
定評価系内で、素子電極２，３間に、素子電流Ｉｆ及び
放出電流Ｉｅを測定しながら上記パルス電圧を印加する
ことで行った。尚、この時の図５の測定評価装置内の真
空度は１×１０^-6Ｔｏｒｒであった。Ｉｅが安定した時
点で、活性化処理を終了した。

【０１６１】更に、上述の工程で作成した素子の電子放
出特性を、実施例１及び２と同様に図５の測定評価系を
用いて測定した。

【０１６２】尚、図５におけるアノード電極５４と電子
放出素子の距離を４ｍｍ、アノード電極５４の電位を１
ｋＶ、電子放出特性測定時の真空装置内の真空度は１×
１０ ^-6Ｔｏｒｒとした。

【０１６３】その結果、素子電流Ｉｆ及び放出電流Ｉｅ
を測定したところ、図６に示したような電流電圧特性が
得られた。従来よりも電子放出部６に形成された亀裂
が、直線性良く導電性膜４の中心付近に位置するので、
素子間の特性のばらつきが小さくなり、特に複数の電子
放出素子を同一基体上に作成した場合、電子放出特性の
均一化を大きく向上させることができた。

【０１６４】上記実施例においては、電子放出部６を形
成する際に素子電極２，３間に三角波パルスを印加して
フォーミング処理を行い、矩形パルスを印加して活性化
処理を行っているが、素子電極２，３間に印加する波形
はこれに限定されるものではなく、矩形波、三角波、台
形波、正弦波など所望の波形を用いても良く、その波高
値及びパルス幅・パルス間隔等についても上記値に限ら
れるものではなく、本発明の範囲を逸脱することなく電
子放出部６が良好に形成されれば所望の値を選択するこ
とができる。

【０１６５】実施例４本実施例で用いた電子放出素子の構成は、図２に示した
垂直型の電子放出素子からなる電子源に関するものであ
る。

【０１６６】図２において、１は基板、２と３は素子電
極（下部及び上部）、４は導電性膜、５は導電性膜４の
表面の吸着物、６は電子放出部、２１は段差形成部であ
る。

【０１６７】基板１として石英基板を用い、これを有機
溶剤により充分に洗浄後、基板１上に真空蒸着法により
Ｎｉを１００ｎｍ積層し、フォトリソグラフィおよびエ
ッチングによりパターニングしてＮｉからなる下部素子
電極２を形成した。その上に、最終的に段差形成部２１
となるＳｉＯ₂をＣＶＤ法により２μｍ積層した。さら
に、その上にリフトオフ法により厚さ１００ｎｍのＮｉ
からなる上部素子電極３（真空蒸着法により堆積）を形
成した。その後、上部素子電極３をマスクとしてドライ
エッチング法によりＳｉＯ₂を部分的に除去して、段差
形成部２１とした。なお、上述した素子電極２及び３の
幅は５００μｍとした。

【０１６８】次に、有機Ｐｄ（ｃｃｐ４２３０奥野製薬
（株）製）をスピンナーにより回転塗布、３００℃で１
０分間の加熱焼成処理をした。酸化パラジウム（Ｐｄ
Ｏ）の微粒子からなる微粒子膜を素子電極２，３間に位
置する段差形成部材２１の端面を被覆するように形成
し、導電性膜４とした。ここで導電性膜４は、その幅
（素子間の幅）を３００μｍとした。なお、ここで述べ
る微粒子膜とは、複数の微粒子が集合した膜であり、そ
の微細構造として、微粒子が個々に分散配置した状態の
みならず、微粒子が互いに隣接、或いは重なり合った状
態（島状も含む）の膜を指す。

【０１６９】次に、基板１を図５の測定評価系に設置
し、真空ポンプにて排気して、２×１０^-6Ｔｏｒｒの真
空度に達した後、酸素を１０Ｔｏｒｒ導入し、酸素を導
電性膜４に吸着させる。ｐ型半導体に属する酸化物では
酸素の吸着に伴って抵抗は減少する。この吸着工程の吸
着物の分圧と温度を制御することにより、導電性膜４の
抵抗値を安定化することができる。素子電圧Ｖｆを印加
するための電源５１より素子電極２，３間に電圧を印加
し、通電処理（フォーミング処理）を施した。フォーミ
ング処理の電圧波形は図４（ｂ）に示されるような波形
とした。

【０１７０】図４（ｂ）中、Ｔ１及びＴ２は電圧波形の
パルス幅とパルス間隔であり、本実施例ではＴ１を１ミ
リ秒、Ｔ２を１０ミリ秒とし、三角波の波高値（フォー
ミング時のピーク電圧）をＶｆｏｒｍとし、０．１Ｖス
テップで昇圧速度で８Ｖまでフォーミング処理を行なっ
た。フォーミング処理は約１×１０^-6Ｔｏｒｒの真空雰
囲気下で行った。

【０１７１】続いて、フォーミング処理した各電子放出
素子に、パルス印加は、図４（ａ）の波形で矩形波で、
ＯＮ状態で１４Ｖ、ＯＦＦ状態０Ｖで、パルスＯＮ時間
Ｔ１＝１００μｓ、繰り返し周波数１０Ｈｚである。活
性化は、２０分間で終了した。

【０１７２】更に、電子放出特性を、実施例１ないし３
と同様に、図５の測定評価系を用いて測定した。

【０１７３】尚、図５におけるアノード電極５４と電子
放出素子の距離を４ｍｍ、アノード電極５４の電位を１
ｋＶ、電子放出特性測定時の真空装置内の真空度は１×
１０^-8Ｔｏｒｒとした。

【０１７４】その結果、素子電流Ｉｆ及び放出電流Ｉｅ
を測定したところ、素子電圧１６Ｖでは素子電流Ｉｆが
１．２ｍＡ、放出電流Ｉｅが１．５μＡとなり、電子放
出率η＝Ｉｅ／Ｉｆは０．１２５％であり、均一な電子
放出特性を示した。

【０１７５】実施例５本実施例は、多数の電子放出素子を単純マトリクス配置
した電子源を用いた画像形成装置の例である。

【０１７６】電子源の一部の平面図を図１３に示す。ま
た、図中のＡ−Ａ’断面図を図１４に、製造手順を図１
５及び図１６に示す。但し、図１３、図１４、図１５及
び図１６において同じ符号は同じ部材を示す。

【０１７７】ここで１は基板、７２はＸ方向配線（下配
線とも呼ぶ）、７３はＹ方向配線（上配線とも呼ぶ）、
２，３は素子電極、４は導電性膜、１４１は層間絶縁
層、１４２は素子電極２と下配線７２と電気的接続のた
めのコンタクトホールである。

【０１７８】次に製造方法を、図１５及び図１６に基づ
いて工程順に従って具体的に説明する。尚、以下の各工
程ａ〜ｈは図１５及び図１６の（ａ）〜（ｈ）に対応す
るものである。

【０１７９】工程−ａ清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板１上に、真空蒸着によ
り、厚さ５ｎｍのＣｒ、厚さ６００ｎｍのＡｕを順次積
層した後、フォトレジスト（ＡＺ１３７０・ヘキスト社
製）をスピンナーにより回転塗布し、ベークした後、フ
ォトマスク像を露光、現像して、下配線７２のレジスト
パターンを形成し、Ａｕ／Ｃｒ堆積膜をウエットエッチ
ングして、所望の形状の下配線７２を形成する（図１５
（ａ））。

【０１８０】工程−ｂ次に、厚さ１．０μｍのシリコン酸化膜からなる層間絶
縁層１４１をＲＦスパッタ法により堆積した（図１５
（ｂ））。

【０１８１】工程−ｃ工程ｂで堆積したシリコン酸化膜にコンタクトホール１
４２を形成するためのホトレジストパターンを作り、こ
れをマスクとして層間絶縁層１４１をエッチングしてコ
ンタクトホール１４２を形成した。エッチングはＣＦ₄
とＨ₂ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ・Ｉｏｎ
・Ｅｔｃｈｉｎｇ）法によった（図１５（ｃ））。

【０１８２】工程−ｄその後、素子電極２，３と素子電極間ギャップＬとなる
べきパターンをフォトレジスト（ＲＤ−２０００Ｎ−４
１・日立化成社製）で形成し、真空蒸着法により、厚さ
５ｎｍのＴｉ、厚さ１００ｎｍのＮｉを順次堆積した。
ホトレジストパターンを有機溶剤で溶解し、Ｎｉ／Ｔｉ
堆積膜をリフトオフし、素子電極間隔Ｌが３μｍ、幅Ｗ
が３００μｍの素子電極２，３を形成した（図１５
（ｄ））。

【０１８３】工程−ｅ素子電極２，３の上に上配線７３のフォトレジストパタ
ーンを形成した後、厚さ５ｎｍのＴｉ、厚さ５００ｎｍ
のＡｕを順次真空蒸着により堆積し、リフトオフにより
不要の部分を除去して、所望の形状の上配線７３を形成
した（図１６（ｅ））。

【０１８４】工程−ｆ図１８は、本工程に関する電子放出素子の導電性膜４の
マスクの平面図の一部を示している。このマスクは、素
子電極ギャップＬ及びその近傍に開口を有し、このマス
クにより膜厚１００ｎｍのＣｒ膜１５１を真空蒸着によ
り堆積・パターニングし、その上に有機Ｐｄ（ｃｃｐ４
２３０奥野製薬（株）製）をスピンナーにより回転塗布
し、３００℃で１０分間の加熱焼成処理をした（図１６
（ｆ））。また、こうして形成された主元素Ｐｄの微粒
子からなる導電性膜４の膜厚は１０ｎｍ、シート抵抗値
は５×１０⁴Ω／□であった。なお、ここで述べる微粒
子膜とは、複数の微粒子が集合した膜であり、その微細
構造として、微粒子が個々に分散配置した状態のみなら
ず、微粒子が互いに隣接、或いは重なり合った状態（島
状も含む）の膜を指し、その粒径とは、前記状態で粒子
形状が認識可能な微粒子についての径をいう。

【０１８５】工程−ｇＣｒ膜１５１を酸エッチャントによりエッチングして除
去し、リフトオフにより所望のパターンの導電性膜４を
形成した（図１６（ｇ））。

【０１８６】工程−ｈコンタクトホール１４２部分以外にレジストを塗布して
パターンを形成し、真空蒸着により厚さ５ｎｍのＴｉ、
厚さ５００ｎｍのＡｕを順次堆積した。リフトオフによ
り不要の部分を除去することにより、コンタクトホール
１４２を埋め込んだ。

【０１８７】次に、以上のようにして作成した電子源を
用いて画像形成装置を構成した例を、図８と図９を用い
て説明する。

【０１８８】上述のようにして多数の電子放出素子７４
を設けた基板７１をリアプレート８１上に固定した後、
基板７１の５ｍｍ上方に、フェースプレート８６（ガラ
ス基板８３の内面に蛍光膜８４とメタルバック８５が形
成されて構成される）を支持枠８２を介して配置し、フ
ェースプレート８６、支持枠８２、リアプレート８１の
接合部にフリットガラスを塗布し、大気中で４００℃で
１５分間焼成することで封着した。またリアプレート８
１への基板７１の固定もフリットガラスで行った。

【０１８９】図８において、７２，７３は夫々Ｘ方向及
びＹ方向配線である。

【０１９０】蛍光膜８４は、モノクロームの場合は蛍光
体９２のみからなるが、本実施例では蛍光体９２はスト
ライプ形状（図９（ａ））を採用し、先にブラックスト
ライプを形成し、その間隙部に各色蛍光体９２を塗布し
て蛍光膜８４を作製した。ブラックストライプの材料と
しては、通常よく用いられている黒鉛を主成分とする材
料を用いた。

【０１９１】ガラス基板８３に蛍光体９２を塗布する方
法としてはスラリー法を用いた。また、蛍光膜８４の内
面側にはメタルバック８５を設けた。メタルバック８５
は、蛍光膜８４の作製後、蛍光膜８４の内面側表面の平
滑化処理（通常フィルミングと呼ばれる）を行い、その
後、Ａｌを真空蒸着することで作製した。

【０１９２】フェースプレート８６には、更に蛍光膜８
４の導伝性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）が設けられる場合もあるが、本実施例で
は、メタルバック８５のみで十分な導伝性が得られたの
で省略した。

【０１９３】前述の封着を行う際、カラーの場合は各色
蛍光体９２と電子放出素子７４とを対応させなくてはい
けないため、十分な位置合わせを行った。

【０１９４】以上のようにして完成したガラス容器内の
雰囲気を排気管（図示せず）を通じ真空ポンプにて排気
し、十分な真空度に達した後、酸素を１０Ｔｏｒｒ導入
し、酸素を導電性膜４に吸着させた。ｐ型半導体に属す
る酸化物では、酸素の吸着に伴って抵抗は減少する。こ
の吸着工程の吸着物の分圧と温度を制御することによ
り、導電性膜４の抵抗値を安定化することができた。外
部端子Ｄｘ１ないしＤｘｍとＤｙ１ないしＤｙｎを通
じ、電子放出素子７４の素子電極２，３間に電圧を印加
し、実施例１と同様のフォーミング処理することにより
電子放出部６を作成した。

【０１９５】フォーミング処理の電圧波形は、図４
（ｂ）と同様とした。また、本実施例ではＴ１を１ミリ
秒、Ｔ２を１００ミリ秒とし、約１×１０^-5Ｔｏｒｒの
真空雰囲気下で行った。

【０１９６】このように作成された電子放出部６は、パ
ラジウム元素を主成分とする微粒子が分散配置された状
態となり、その微粒子の平均粒径は３ｎｍであった。

【０１９７】次に、フォーミングと同一波形、波高値１
４Ｖで、素子電流Ｉｆ、放出電流Ｉｅを測定しながら、
高抵抗活性化処理を行なった。電圧印加は、フォーミン
グと同様に、外部端子Ｄｘ１ないしＤｘｍとＤｙ１ない
しＤｙｎを通じ、電子放出素子７４の素子電極２，３間
に電圧を印加し、電子放出部６の周囲に炭素を積層させ
る。この際、各電子放出素子７４の素子電極２，３間に
同一の電圧が印加されるように、配線抵抗を考慮した電
圧を外部より印加する。このため、時間的に電圧印加を
順次走査することによって複数の素子の活性化を行い、
各素子の電子放出特性が均一になるようにするとより良
い。

【０１９８】以上のようにフォーミング工程、活性化工
程を行い、電子放出部６を有する電子放出素子７４を作
製した。

【０１９９】その後、１０^-6Ｔｏｒｒ程度の真空度まで
排気し、不図示の排気管をガスバーナーで熱することで
溶着し、外囲器の封止を行い、更に封止後の真空度を維
持するために、高周波加熱法でゲッター処理を行った。

【０２００】以上のように完成した本発明の画像形成装
置において、外部端子Ｄｘ１ないしＤｘｍとＤｙ１ない
しＤｙｎを通じ、走査信号及び変調信号を不図示の信号
発生手段より夫々電子放出素子７４に印加することによ
り電子放出させると共に、高圧端子Ｈｖを通じてメタル
バック８５あるいは透明電極（不図示）に数ｋＶ以上の
高圧を印加して、電子ビームを加速し、蛍光膜８４に衝
突させ、励起・発光させることで画像の表示が得られ
た。

【０２０１】実施例６図１７は、実施例５の画像形成装置を、例えばテレビジ
ョン放送を初めとする種々の画像情報源より提供される
画像情報を表示できるように構成した本発明の画像形成
装置の一例を示す図である。

【０２０２】図中１７００はディスプレイパネル、１７
０１はディスプレイパネルの駆動回路、１７０２はディ
スプレイコントローラ、１７０３はマルチプレクサ、１
７０４はデコーダ、１７０５は入出力インターフェース
回路、１７０６はＣＰＵ、１７０７は画像生成回路、１
７０８及び１７０９及び１７１０は画像メモリーインタ
ーフェース回路、１７１１は画像入力インターフェース
回路、１７１２及び１７１３はＴＶ信号受信回路、１７
１４は入力部である。

【０２０３】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。

【０２０４】以下、画像信号の流れに沿って各部の機能
を説明する。

【０２０５】まず、ＴＶ信号受信回路１７１３は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるＴＶ信号を受信するための回路である。

【０２０６】受信するＴＶ信号の方式は特に限られるも
のではなく、例えばＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣ
ＡＭ方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式を初めとする所謂高品位ＴＶは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。

【０２０７】ＴＶ信号受信回路１７１３で受信されたＴ
Ｖ信号は、デコーダ１７０４に出力される。

【０２０８】ＴＶ信号受信回路１７１２は、例えば同軸
ケーブルや光ファイバー等のような有線伝送系を用いて
伝送されるＴＶ信号を受信するための回路である。前記
ＴＶ信号受信回路１７１３と同様に、受信するＴＶ信号
の方式は特に限られるものではなく、また本回路で受信
されたＴＶ信号もデコーダ１７０４に出力される。

【０２０９】画像入力インターフェース回路１７１１
は、例えばＴＶカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ１７０４に出
力される。

【０２１０】画像メモリーインターフェース回路１７１
０は、ビデオテープレコーダー（以下ＶＴＲと略す）に
記憶されている画像信号を取り込むための回路で、取り
込まれた画像信号はデコーダ１７０４に出力される。

【０２１１】画像メモリーインターフェース回路１７０
９は、ビデオディスクに記憶されている画像信号を取り
込むための回路で、取り込まれた画像信号はデコーダ１
７０４に出力される。

【０２１２】画像メモリーインターフェース回路１７０
８は、静止画ディスクのように、静止画像データを記憶
している装置から画像信号を取り込むための回路で、取
り込まれた静止画像データはデコーダ１７０４に入力さ
れる。

【０２１３】入出力インターフェース回路１７０５は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンターなどの出力装置とを
接続するための回路である。画像データや文字・図形情
報の入出力を行うのは勿論のこと、場合によっては本画
像形成装置の備えるＣＰＵ１７０６と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。

【０２１４】画像生成回路１７０７は、前記入出力イン
ターフェース回路１７０５を介して外部から入力される
画像データや文字・図形情報や、あるいはＣＰＵ１７０
６より出力される画像データや文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば画像データや文字・図形情報を
蓄積するための書き換え可能メモリーや、文字コードに
対応する画像パターンが記憶されている読み出し専用メ
モリーや、画像処理を行うためのプロセッサー等を初め
として、画像の生成に必要な回路が組み込まれている。

【０２１５】本回路により生成された表示用画像データ
は、デコーダ１７０４に出力されるが、場合によっては
前記入出力インターフェース回路１７０５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。

【０２１６】ＣＰＵ１７０６は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。

【０２１７】例えば、マルチプレクサ１７０３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ１
７０２に対して制御信号を発生し、画面表示周波数や走
査方法（例えばインターレースかノンインターレース
か）や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路１７０７に対して画像
データや文字・図形情報を直接出力したり、あるいは前
記入出力インターフェース回路１７０５を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。

【０２１８】尚、ＣＰＵ１７０６は、これ以外の目的の
作業にも関わるものであってよい。例えば、パーソナル
コンピュータやワードプロセッサ等のように、情報を生
成したり処理する機能に直接関わってもよい。あるいは
前述したように、入出力インターフェース回路１７０５
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器と協同して行ってもよ
い。

【０２１９】入力部１７１４は、前記ＣＰＵ１７０６に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置等の多様な入力機器を用いることが可能である。

【０２２０】デコーダ１７０４は、前記１７０７ないし
１７１３より入力される種々の画像信号を３原色信号、
又は輝度信号とＩ信号、Ｑ信号に逆変換するための回路
である。尚、図中に点線で示すように、デコーダ１７０
４は内部に画像メモリーを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式を初めとして、逆変換するに際
して画像メモリーを必要とするようなテレビ信号を扱う
ためである。

【０２２１】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路１７０７
及びＣＰＵ１７０６と協同して、画像の間引き、補間、
拡大、縮小、合成を初めとする画像処理や編集が容易に
なるという利点が得られる。

【０２２２】マルチプレクサ１７０３は、前記ＣＰＵ１
７０６より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ１７０３
はデコーダ１７０４から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路１７０１
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、所謂多画面テレビ
のように、一画面を複数の領域に分けて領域によって異
なる画像を表示することも可能である。

【０２２３】ディスプレイパネルコントローラ１７０２
は、前記ＣＰＵ１７０６より入力される制御信号に基づ
き、駆動回路１７０１の動作を制御するための回路であ
る。

【０２２４】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
（図示せず）の動作シーケンスを制御するための信号を
駆動回路１７０１に対して出力する。ディスプレイパネ
ルの駆動方法に関わるものとして、例えば画面表示周波
数や走査方法（例えばインターレースかノンインターレ
ースか）を制御するための信号を駆動回路１７０１に対
して出力する。また、場合によっては、表示画像の輝度
やコントラストや色調やシャープネスといった画質の調
整に関わる制御信号を駆動回路１７０１に対して出力す
る場合もある。

【０２２５】駆動回路１７０１は、ディスプレイパネル
１７００に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１７０３から入力される画像信
号と、前記ディスプレイパネルコントローラ１７０２よ
り入力される制御信号に基づいて動作するものである。

【０２２６】以上、各部の機能を説明したが、図１７に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル１７００に表示することが可能である。即ち、テレビ
ジョン放送を初めとする各種の画像信号は、デコーダ１
７０４において逆変換された後、マルチプレクサ１７０
３において適宜選択され、駆動回路１７０１に入力され
る。一方、デイスプレイコントローラ１７０２は、表示
する画像信号に応じて駆動回路１７０１の動作を制御す
るための制御信号を発生する。駆動回路１７０１は、上
記画像信号と制御信号に基づいてディスプレイパネル１
７００に駆動信号を印加する。これにより、ディスプレ
イパネル１７００において画像が表示される。これらの
一連の動作は、ＣＰＵ１７０６により統括的に制御され
る。

【０２２７】本画像形成装置においては、前記デコーダ
１７０４に内蔵する画像メモリや、画像生成回路１７０
７及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換等を初めとする画像処理や、合成、消去、接
続、入れ換え、嵌め込み等を初めとする画像編集を行う
ことも可能である。また、本実施例の説明では特に触れ
なかったが、上記画像処理や画像編集と同様に、音声情
報に関しても処理や編集を行なうための専用回路を設け
てもよい。

【０２２８】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。

【０２２９】尚、図１７は、電子放出素子を電子ビーム
源とする表示パネルを用いた画像形成装置とする場合の
構成の一例を示したに過ぎず、本発明の画像形成装置が
これのみに限定されるものでないことは言うまでもな
い。

【０２３０】例えば図１７の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。

【０２３１】本画像形成装置においては、とりわけ電子
放出素子を電子源としているので、デイスプレイパネル
の薄型化が容易なため、画像形成装置の奥行きを小さく
することができる。それに加えて、電子放出素子を電子
ビーム源とする表示パネルは大画面化が容易で輝度が高
く視野角特性にも優れるため、画像形成装置は臨場感に
あふれ、迫力に富んだ画像を視認性良く表示することが
可能である。

【０２３２】

【発明の効果】以上説明したように、本発明によれば、
基体上に一対の素子電極と電子放出部を含む導電性膜が
形成された電子放出素子であって、少なくとも、一対の
素子電極を形成する工程と、電子放出部を含む導電性膜
を形成する工程と、フォーミング工程とからなる電子放
出素子の製造方法において、フォーミング時における導
電性膜の抵抗を制御することが可能となった。

【０２３３】したがって、導電性膜の中心に直線性良く
亀裂を形成することができ、電子放出特性が均一にな
り、複数の電子放出素子を集積した場合にも、輝度むら
が小さくなり、均一性が向上した。

【０２３４】また、本発明の電子放出素子によれば、低
温域における導電性膜の抵抗の不安定性を除去し、フォ
ーミング時における導電性膜の抵抗を安定させたことに
より、電子放出特性の均一化が図られる。

【０２３５】さらに、入力信号に応じて電子を放出する
電子源においては、上記電子放出素子を基体上に複数個
配置した電子源であって、基体に複数の電子放出素子を
並列に配置し、個々の素子の両端を配線に接続した素子
の行を複数もち、更に、変調手段を有している配置法、
或いは基体に互いに電気的に絶縁されたｍ本のＸ方向配
線とｎ本のＹ方向配線とに、該素子の一対の素子電極と
を接続した電子放出素子を複数個配列した配置とするこ
とで、安定かつ歩留り良く作成できるようになった。そ
して、均一性の向上により、周辺回路等の負担も軽減さ
れ、安価な装置を提供することができる。

【０２３６】また、画像形成装置においては、入力信号
に基づいて画像を形成する装置であって、少なくとも、
画像形成部材と前記電子源より構成された画像形成装置
であるため、安定で制御された電子放出特性の向上がな
され、例えば蛍光体を画像形成部材とする画像形成装置
においては、低電流で均一な画像形成装置、例えばカラ
ーフラットテレビを実現することができる。

【図面の簡単な説明】

【図１】本発明の平面型の電子放出素子を示す概略的構
成図である。

【図２】本発明の垂直型の電子放出素子を示す概略的構
成図である。

【図３】本発明の電子放出素子の製造方法を示す図であ
る。

【図４】フォーミング波形の例を示す図である。

【図５】本発明の電子放出素子の測定評価系の一例を示
す概略的構成図である。

【図６】本発明の電子放出素子の放出電流−素子電圧特
性（Ｉ−Ｖ特性）を示す図である。

【図７】単純マトリクス配置の本発明の電子源の概略的
構成図である。

【図８】単純マトリクス配置の電子源を用いた本発明の
画像形成装置に用いる表示パネルの概略的構成図である

【図９】図８の表示パネルにおける蛍光膜を示す図であ
る。

【図１０】図８の表示パネルを駆動する駆動回路の一例
を示す図である。

【図１１】梯型配置の電子源の概略的平面図である。

【図１２】梯型配置の電子源を用いた本発明の画像形成
装置に用いる表示パネルの概略的構成図である。

【図１３】実施例５における電子源を示す概略的平面図
である。

【図１４】図１３におけるＡ−Ａ’断面図である。

【図１５】実施例５における電子源の製造手順を示す図
である。

【図１６】実施例５における電子源の製造手順を示す図
である。

【図１７】実施例６における画像形成装置を示すブロッ
ク図である。

【図１８】本発明の電子放出素子の導電性膜のマスクを
示す平面図である。

【図１９】従来の表面伝導型電子放出素子を示す概略的
構成図である。

【図２０】素子電極間の温度分布を示す模式図である。

【図２１】金属酸化物半導体の温度抵抗特性を示す模式
図である。

【符号の説明】

１基体２，３素子電極４導電性膜５導電性膜の表面の吸着物（被覆材）６電子放出部２１段差形成部材５０素子電流Ｉｆを測定するための電流計５１電源５２放出電流Ｉｅを測定するための電流計５３高圧電源５４アノード電極５５真空装置５６排気ポンプ５７ガス導入管７１基板７２Ｘ方向配線（下配線）７３Ｙ方向配線（上配線）７４電子放出素子７５結線８１リアプレート８２支持枠８３ガラス基板８４蛍光膜８５メタルバック８６フェースプレート８７高圧端子８８外囲器９１黒色導伝材９２蛍光体１４１層間絶縁層１４２コンタクトホール１５１Ｃｒ層１０１表示パネル１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７変調信号発生器１１１電子放出素子１１２共通配線１２０グリッド電極１２１開口１７００ディスプレイパネル１７０１駆動回路１７０２ディスプレイコントローラ１７０３マルチプレクサ１７０４デコーダ１７０５入出力インターフェース回路１７０６ＣＰＵ１７０７画像生成回路１７０８画像メモリーインターフェース回路１７０９画像メモリーインターフェース回路１７１０画像メモリーインターフェース回路１７１１画像入力インターフェース回路１７１２ＴＶ信号受信回路１７１３ＴＶ信号受信回路１７１４入力部

Claims

【特許請求の範囲】

【請求項１】基板上に一対の素子電極を形成する工程
と、素子電極間を連絡するように、ある温度域で負の抵抗温
度特性を示す導電性膜を形成する工程と、導電性膜に電子放出部を形成するフォーミング工程とを
有し、フォーミング工程において、導電性膜の抵抗温度特性を
正にすることを特徴とする電子放出素子の製造方法。
【請求項２】フォーミング工程の前に、導電性膜の表
面に吸着物を吸着させる工程を有することを特徴とする
請求項１の電子放出素子の製造方法。
【請求項３】導電性膜の表面に吸着物を吸着させる工
程において、導電性膜の抵抗を減少させる吸着物を採用
することを特徴とする請求項２の電子放出素子の製造方
法。
【請求項４】導電性膜の表面に吸着物を吸着させる工
程において、導電性膜の還元温度を上昇させる吸着物を
採用することを特徴とする請求項２の電子放出素子の製
造方法。
【請求項５】吸着物が、酸化性のガスであることを特
徴とする請求項４の電子放出素子の製造方法。
【請求項６】フォーミング工程の前に、導電性膜の表
面に抵抗温度特性が正の材料を被覆する工程を有するこ
とを特徴とする請求項１の電子放出素子の製造方法。
【請求項７】被覆材が、金属であることを特徴とする
請求項６の電子放出素子の製造方法。
【請求項８】フォーミング工程の後に、有機物質の存
在下で電子放出素子に電圧を印加する活性化工程を有す
ることを特徴とする請求項１ないし７いずれかの電子放
出素子の製造方法。
【請求項９】活性化工程の後に、フォーミング工程及
び活性化工程より高い真空度下で電子放出素子に電圧を
印加する安定化工程を有することを特徴とする請求項８
の電子放出素子の製造方法。
【請求項１０】請求項１ないし９いずれかの方法で製
造されたことを特徴とする電子放出素子。
【請求項１１】素子電極が同一面上に形成された平面
型であることを特徴とする請求項１０の電子放出素子。
【請求項１２】素子電極が絶縁層を介して上下に位置
し、該絶縁層の側面に電子放出部を含む導電性膜が形成
された垂直型であることを特徴とする請求項１０の電子
放出素子。
【請求項１３】表面伝導型の電子放出素子であること
を特徴とする請求項１０ないし１２いずれかの電子放出
素子。
【請求項１４】複数の電子放出素子を備えた電子源の
製造方法において、基板上に複数対の素子電極を形成する工程と、各対の素子電極間を連絡するように、ある温度域で負の
抵抗温度特性を示す導電性膜を形成する工程と、各導電性膜に電子放出部を形成するフォーミング工程と
を有し、フォーミング工程において、各導電性膜の抵抗温度特性
を正にすることを特徴とする電子源の製造方法。
【請求項１５】フォーミング工程の前に、各導電性膜
の表面に吸着物を吸着させる工程を有することを特徴と
する請求項１４の電子源の製造方法。
【請求項１６】各導電性膜の表面に吸着物を吸着させ
る工程において、各導電性膜の抵抗を減少させる吸着物
を採用することを特徴とする請求項１５の電子源の製造
方法。
【請求項１７】各導電性膜の表面に吸着物を吸着させ
る工程において、各導電性膜の還元温度を上昇させる吸
着物を採用することを特徴とする請求項１５の電子源の
製造方法。
【請求項１８】吸着物が、酸化性のガスであることを
特徴とする請求項１７の電子源の製造方法。
【請求項１９】フォーミング工程の前に、各導電性膜
の表面に抵抗温度特性が正の材料を被覆する工程を有す
ることを特徴とする請求項１４の電子源の製造方法。
【請求項２０】被覆材が、金属であることを特徴とす
る請求項１９の電子源の製造方法。
【請求項２１】フォーミング工程の後に、有機物質の
存在下で各電子放出素子に電圧を印加する活性化工程を
有することを特徴とする請求項１４ないし２０いずれか
の電子源の製造方法。
【請求項２２】活性化工程の後に、フォーミング工程
及び活性化工程より高い真空度下で各電子放出素子に電
圧を印加する安定化工程を有することを特徴とする請求
項２１の電子源の製造方法。
【請求項２３】請求項１４ないし２２いずれかの方法
で製造されたことを特徴とする電子源。
【請求項２４】各電子放出素子が、その素子電極が同
一面上に形成された平面型であることを特徴とする請求
項２３の電子源。
【請求項２５】各電子放出素子が、その素子電極が絶
縁層を介して上下に位置し、該絶縁層の側面に電子放出
部を含む導電性薄膜が形成された垂直型であることを特
徴とする請求項２３の電子源。
【請求項２６】各電子放出素子が表面伝導型の電子放
出素子であることを特徴とする請求項２３ないし２５い
ずれかの電子源。
【請求項２７】複数の電子放出素子を配列した素子列
を少なくとも１列以上有し、各電子放出素子を駆動する
ための配線がマトリクス配置されていることを特徴とす
る請求項２３ないし２６いずれかの電子源。
【請求項２８】複数の電子放出素子を配列した素子列
を少なくとも１列以上有し、各電子放出素子を駆動する
ための配線がはしご状配置されていることを特徴とする
請求項２３ないし２６いずれかの電子源。
【請求項２９】請求項２３ないし２８いずれかの電子
源と、該電子源からの電子線の照射により画像を形成す
る画像形成部材とを有することを特徴とする画像形成装
置。
【請求項３０】請求項２３ないし２８いずれかの電子
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを有することを特徴
とする画像形成装置。
【請求項３１】請求項２３ないし２８いずれかの電子
源と、該電子源からの電子線の照射により画像を形成す
る画像形成部材とを組み合わせることを特徴とする画像
形成装置の製造方法。
【請求項３２】請求項２３ないし２８いずれかの電子
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを組み合わせること
を特徴とする画像形成装置の製造方法。