JPH10117202A - 制御通信システム - Google Patents

制御通信システム

Info

Publication number
JPH10117202A
JPH10117202A JP8269726A JP26972696A JPH10117202A JP H10117202 A JPH10117202 A JP H10117202A JP 8269726 A JP8269726 A JP 8269726A JP 26972696 A JP26972696 A JP 26972696A JP H10117202 A JPH10117202 A JP H10117202A
Authority
JP
Japan
Prior art keywords
station
data
slave
slave station
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8269726A
Other languages
English (en)
Other versions
JP3493449B2 (ja
Inventor
Kuniharu Shibata
国春 柴田
Shinichi Yamamoto
真一 山本
Hiroshi Sekii
宏 関井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP26972696A priority Critical patent/JP3493449B2/ja
Publication of JPH10117202A publication Critical patent/JPH10117202A/ja
Application granted granted Critical
Publication of JP3493449B2 publication Critical patent/JP3493449B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 【課題】 親局2と複数の子局31〜34とを備える省配
線を図った制御通信システムにおいて、子局毎にアドレ
スを設定するといった面倒な作業を不要にするととも
に、伝送制御を簡素化し、さらには、ノイズ等による伝
送異常を迅速に検知できるようにする。 【解決手段】 各子局31〜33は、センサ等の入力機器
1〜43からのオンオフの1ビットのデータを取り込
み、親局2からのシフトクロックに応じて、取り込んだ
データを、親局2側である上流側の局に順次シフトさせ
て親局2に伝送するようにしており、また、最も下流側
のエンド局は、1サイクル毎に、「0」,「1」のデー
タを交互に親局2に伝送するように構成している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば、リミット
スイッチや各種センサなどの入力機器からのオンオフの
状態信号を制御用コントローラなどに伝送したり、ある
いは、制御用コントローラなどからのオンオフの制御信
号を、工作機械等のエアーバルブやアクチュエータなど
の出力機器に伝送するのに好適な制御通信システムに関
する。
【0002】
【従来の技術】このような制御通信システムにおいて、
制御用コントローラと出力機器、あるいは、制御用コン
トローラと入力機器の間を、個別に直接配線したので
は、配線構成が複雑となり、配線作業に手間がかかると
ともに、配線数が増加する分コストも高くつくことにな
る。
【0003】そこで、省配線を図った制御通信システム
として、例えば図9に示されるように、制御用コントロ
ーラ50に接続された親局51と、アクチュエータ等の
出力機器あるいは各種センサ等の入力機器に接続された
複数の子局521〜52nとを備え、親局51から伝送
されるオンオフの制御信号を子局521〜52nを介し
て出力機器に出力したり、あるいは、入力機器からのオ
ンオフの状態信号を子局521〜52nに取り込んで親
局51に伝送するといった構成のものがある。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うな制御通信システムでは、各子局のデータが衝突する
ことがないように、子局毎にアドレスを設定してデータ
の伝送を制御する必要があり、アドレス設定作業などの
面倒な作業が必要になるとともに、伝送制御のための回
路構成が複雑になるといった難点がある。
【0005】本発明は、上述の点に鑑みて為されたもの
であって、親局と複数の子局とを備える省配線を図った
制御通信システムにおいて、子局毎にアドレスを設定す
るといった面倒な作業を不要にするとともに、伝送制御
のための回路構成を簡素化することを目的とする。
【0006】
【課題を解決するための手段】本発明では、上述の目的
を達成するために、次のように構成している。
【0007】すなわち、請求項1の本発明は、親局と複
数の子局とが縦続接続され、各局のデータを、シフトク
ロックに応じて、隣の局に順次シフトさせることによっ
て伝送する制御通信システムであって、前記子局は、該
子局に接続された入力機器のデータを取り込み、下流側
の子局から親局側である上流側の局に、取り込んだ前記
データを、前記シフトクロックに応じて順次シフトさせ
て親局に伝送するものである。
【0008】請求項2の本発明は、請求項1の制御通信
システムにおいて、前記複数の子局の少なくとも一つの
子局は、前記入力機器のデータに代えて周期的なデータ
を、上流側の子局に伝送する終端局とされるものであ
る。
【0009】請求項3の本発明は、請求項2の制御通信
システムにおいて、前記子局は、前記終端局として動作
させるか否かを切り換え選択できるものである。
【0010】請求項4の本発明は、親局と複数の子局と
が縦続接続され、各局のデータを、シフトクロックに応
じて、隣の局に順次シフトさせることによって伝送する
制御通信システムであって、前記親局のデータを、親局
側である上流側の子局から下流側の子局に、前記シフト
クロックに応じて順次シフトさせることよって子局に伝
送し、前記子局は、該子局に接続された出力機器に対し
て、伝送された前記親局のデータを出力するものであ
る。
【0011】請求項5の本発明は、請求項1、3または
4のいずれかの制御通信システムにおいて、前記子局
は、該子局に接続可能な前記入力機器あるいは前記出力
機器の台数を切り換え選択できるものである。
【0012】請求項1の本発明によれば、子局は、該子
局に接続されたセンサ等の入力機器のデータを取り込ん
で、シフトクロックに応じて下流側から親局側である上
流側の局に、順次シフトさせて親局に伝送するので、子
局は、シフトレジスタと同様に機能することになり、何
ビット目のデータであるかによって子局を特定すること
ができることになり、これによって、従来例のように子
局毎にアドレスを設定するといった面倒な作業が不要と
なり、また、従来例の伝送制御に比べて回路構成が簡素
化され、コストの低減およびシステムの小形化を図るこ
とができる。
【0013】請求項2の本発明によれば、少なくとも一
つの子局は、入力機器のデータに代えて周期的なデータ
を、上流側の子局に伝送する終端局とされるので、親局
では、前記終端局から周期的なデータが伝送されている
か否かに基づいて、ノイズ等による伝送異常を検知でき
ることになる。
【0014】請求項3の本発明によれば、前記子局は、
終端局として動作させるか否かを切り換え選択できるの
で、ユーザの多様なシステム構成に容易に対応できると
ともに、メーカとしては、通常の子局と終端局とを個別
に製造管理する必要がなく、その分コストの低減を図る
ことができる。
【0015】請求項4の本発明によれば、親局のデータ
を、上流側の子局から下流側の子局に、シフトクロック
に応じて順次シフトさせることよって子局に伝送し、子
局は、該子局に接続されたアクチュエータ等の出力機器
に対して、伝送された親局のデータを出力するので、子
局は、シフトレジスタと同様に機能することになり、何
ビット目のデータであるかによって子局を特定すること
ができることになり、これによって、従来例のように子
局毎にアドレスを設定するといった面倒な作業が不要と
なり、また、従来例の伝送制御に比べて回路構成が簡素
化され、コストの低減およびシステムの小形化を図るこ
とができる。
【0016】請求項5の本発明によれば、子局は、該子
局に接続可能な入力機器あるいは出力機器の台数を切り
換え選択できるので、ユーザの多様なシステム構成に容
易に対応できるとともに、メーカとしては、機器の接続
台数毎に多種類の子局を個別に製造管理する必要がな
く、その分コストの低減を図ることができる。
【0017】
【発明の実施の形態】以下、図面によって、本発明の実
施の形態について、詳細に説明する。
【0018】(実施の形態1)図1は、本発明の一つの
実施の形態に係る制御通信システムの全体構成図であ
る。
【0019】この実施の形態の制御通信システムは、プ
ログラマブルコントローラなどの制御用コントローラ1
に接続された親局2と、複数(この実施の形態では、4
台)の子局31〜34とを備えており、親局2および4台
の子局31〜34は、縦続接続されており、親局2側が上
流側とされる。
【0020】この実施の形態では、最も下流側の子局で
ある終端局(以下「エンド(END)局」ともいう)3
4を除く各子局31〜33には、各種センサやスイッチ等
の入力機器41〜43がそれぞれ1台ずつ接続されてお
り、子局31〜34を制御する親局2は、子局31〜33
ら伝送される入力機器41〜43のオンオフの状態信号を
制御用コントローラ1に与え、制御用コントローラ1
は、それに基づいて、工作機械等を制御する。
【0021】各入力機器41〜43のオンオフの状態信号
が、各子局31〜34に取り込まれ、この取り込まれた子
局31〜33の1ビットのデータは、シフトクロックに応
じて下流側から上流側へ順次シフトされて親局2に伝送
されるようになっている。
【0022】この実施の形態では、各子局31〜33
は、各種センサ等の入力機器41〜43のみが接続された
入力専用となっており、通常の動作状態においては、後
述のように、入力機器41〜43から各子局31〜33に取
り込まれた1ビットのデータが、親局2側に順次シフト
されて伝送され、親局2は、そのデータを制御用コント
ローラ1に与えるという動作を繰り返すものである。
【0023】最も下流側の子局であるエンド局34は、
入力機器あるいはアクチュエータ等の出力機器は、接続
されず、後述のように、断線やノイズ等の伝送路の異常
を検知できるように、周期的なデータを親局2へ伝送す
るものであり、この実施の形態では、各子局31〜34
入力機器41〜43のデータを取り込むタイミングで1ビ
ットのデータを反転処理し、シフトクロックに応じてそ
のデータを上流側に伝送するものである。
【0024】図2は、図1の親局2の構成を示すブロッ
ク図である。
【0025】親局2は、電源端子5、グランド端子6、
子局31〜34へクロックを出力するクロック出力端子7
および子局31〜34からのデータを入力するデータ入力
端子8を備えるとともに、制御用コントローラ1にデー
タを出力するデータ出力端子9、通常動作モードである
ことを示すRUN出力を与えるRUN出力端子10およ
び異常であることを示すERR出力を与えるERR出力
端子11を備えている。
【0026】また、親局2は、基本クロックを発生する
発振回路12と、この基本クロックに基づいて、各部の
動作タイミング信号を発生するタイミングコントロール
回路13と、前記基本クロックに基づいて、データを順
次シフトさせるためのシフトクロックを含むクロックを
発生するクロック発生回路14と、子局側からの1ビッ
トのデータを保持する複数ビット、この実施の形態で
は、8ビットのシフトレジスタ15と、このシフトレジ
スタ15からの8ビットのパラレルデータを保持する8
ビットのデータレジスタ16と、シフトレジスタ15の
データとデータレジスタ16のデータとを各ビット毎に
比較して等しい場合にのみ、そのデータを有効データで
あるとして8ビットの出力レジスタ17に与える2連送
チェック回路18と、エンド局34を確定するエンド局
チェック回路19と、エンド局34から周期的なデータ
が伝送されているか否かを監視して伝送異常を検知する
エラーチェック回路20と、エンド局34が確定された
後にエンド局34を含むそれより下流側に対応する子局
のデータをマスクして無効とする出力マスクレジスタ2
1とを備えている。
【0027】この実施の形態の親局2は、最大8台の子
局が接続可能であり、各子局の1ビットのデータを保持
できるように、各レジスタ15,16,17は、上述の
ように8ビット構成となっている。
【0028】2連送チェック回路18は、各子局31
4が入力機器41〜43の1ビットのデータを取り込ん
で親局2に伝送するというサイクルの2サイクルに亘っ
て子局31〜34からのデータに変化がなかったときに、
有効なデータであるとして、出力レジスタ17に出力す
るものである。なお、本発明の他の実施の形態として、
2連送に限らず、レジスタの数を増やしてそれ以上のサ
イクルのチェックをしてもよいし、チェックを省略して
もよい。
【0029】エンド局チェック回路19は、エンド局検
知モードにおいて、数サイクルに亘って、シフトレジス
タ15のデータとデータレジスタ16のデータとを各ビ
ット毎に比較し、1サイクル毎に「1」,「0」,
「1」,「0」…を繰り返すビットを確定する、すなわ
ち、エンド局34の接続位置を確定するものである。エ
ンド局34が確定すると、出力マスクレジスタ21は、
エンド局34を含むそれより下流側の子局に対応するデ
ータを無効データであるとしてマスクし、また、エンド
局チェック回路19は、エンド局検知モードから通常動
作モードに移行したことを示すRUN出力を与える。
【0030】図3は、エンド局以外の子局31〜33の構
成を示すブロック図である。
【0031】子局31〜33は、親局2あるいは上流側の
子局の電源ライン、クロックライン、データラインおよ
びグランドラインにそれぞれ接続される電源端子21
u、クロック入力端子22u、データ出力端子23u、
グランド端子24uを備えるとともに、下流側の子局の
電源ライン、クロックライン、データラインおよびグラ
ンドラインにそれぞれ接続される電源端子21d、クロ
ック出力端子22d、データ入力端子23d、グランド
端子24dを備えており、さらに、入力機器41〜43
それぞれ接続されるグランド端子25、入力端子26お
よび電源端子27を備えている。
【0032】また、子局31〜33は、親局2から与えら
れるシフトクロックの周波数よりも高い周波数のクロッ
クを発生する発振器28と、この発振器28の出力をカ
ウントするカウンタ29と、このカウンタ29の出力を
デコードしてリセット信号およびラッチクロックを出力
するデコーダ30と、ラッチクロックに応じて入力機器
1〜43からのオンオフの状態信号をラッチする入力ラ
ッチ回路31と、この入力ラッチ回路31のデータを取
り込むとともに、シフトクロックに応じて、下流側の子
局からのデータを入力回路32を介して取り込むととも
に、上流側の局へ出力回路33を介して出力する1ビッ
トのシフトレジスタ34とを備えている。
【0033】図4は、子局31〜33の動作を説明するた
めのタイミングチャートであり、同図(A)は、親局2
から伝送されるクロック、同図(B)はデコーダ30か
ら出力されるリセット信号、同図(C)はデコーダ30
から出力されるラッチクロック、同図(D)はデータ入
力端子23dに与えられるデータ入力、同図(E)はデ
ータ出力端子23uから出力されるデータ出力をそれぞ
れ示している。
【0034】親局2からは、同図(A)に示されるクロ
ックが、エンド局34を含む各子局31〜34に繰り返し
伝送されており、このクロックの1サイクル(フレー
ム)Sは、入力機器41〜43からデータを読み込むため
のリードという無信号部分S1と、入力機器41〜43
ら読み込んだ各子局31〜33の1ビットのデータを、下
流側から上流側へ順次シフトさせるためのシフトクロッ
ク部分S2とから構成される。
【0035】シフトクロックの数は、接続可能な子局の
台数に対応しており、この実施の形態では、8つであ
る。
【0036】図3および図4を参照して、発振器28の
出力をカウントするカウンタ29は、図4(A)のクロ
ックの立ち下がりでリセットされ、このカウンタ29の
カウント値に基づいて、デコーダ30は、クロックの無
信号状態が一定期間T継続したときに、図4(B)に示
されるリセット信号を出力し、やや遅れて図4(C)に
示されるラッチクロックを出力する。
【0037】リセット信号によって1ビットのシフトレ
ジスタ34がリセットされ、また、ラッチクロックによ
って入力機器41〜43のオンオフの状態信号を入力ラッ
チ回路31にラッチし、この入力ラッチ回路31の出力
が「1」であれば、1ビットのシフトレジスタ34をセ
ットする。
【0038】例えば、図4においては、ラッチクロック
に応答して入力機器41〜43のオン信号がシフトレジス
タ34に取り込まれ、図4(E)に示されるように、デ
ータ出力は、「1」となる。
【0039】次に、図4(A)のシフトクロックに立ち
下がりに応じて、図4(D)に示されるデータ入力が出
力側(上流側)に順次シフトされ、データ出力は、図4
(E)に示されるようになる。
【0040】このようにして、各子局31〜33に読み込
まれた入力機器41〜43のオンオフの1ビットのデータ
が、下流側から上流側へシフトクロックに応じて1ビッ
トずつ順次シフトされて親局2に伝送される。この図4
(E)においては、ラッチクロック後のデータ「1」
が、入力機器41〜43から取り込んだデータであり、そ
れ以降のデータ「01101000」が、下流側の子局
から順次シフトされてきたデータである。
【0041】図5は、エンド局34の構成を示すブロッ
ク図であり、図3に対応する部分には、同一の参照符号
を付す。
【0042】エンド局34は、各種センサ等の入力機器
あるいはアクチュエータ等の出力機器が接続される端子
および入力ラッチ回路31を備えておらず、デコーダ3
0からのラッチクロックによって「0」,「1」のデー
タを交互に出力するトグルレジスタ35を有している。
すなわち、このエンド局34は、周期的なデータとし
て、1サイクル毎に、「1」,「0」のデータを交互に
シフトレジスタ34に取り込み、シフトクロックに応じ
て、上流側の子局にシフトさせるものである。
【0043】その他の構成は、図3の子局31〜33と同
様である。
【0044】次に、この通信制御システムの通常の動作
手順を、図6に基づいて説明する。この図6において、
15,341〜344 は、上述の親局2および各子局3
1〜34の各シフトレジスタをそれぞれ示している。
【0045】この実施の形態では、各子局31〜34は、
親局2からのクロックに基づくリセット信号およびラッ
チクロックに応答して、図6(A)に示されるように、
入力機器41〜43のオンオフの状態信号をシフトレジス
タ341〜343にそれぞれ取り込む。このとき、エンド
局34は、ラッチクロックに応じて反転されるトグルレ
ジスタ35の出力を、シフトレジスタ344に取り込
む。
【0046】次に、8個のシフトクロックに同期して、
取り込んだデータを、図6(B)に示されるように、親
局2のシフトレジスタ15に伝送し、親局2は、伝送さ
れたデータを、制御用コントローラ1に出力する。
【0047】その後は、再び、入力機器41〜43のオン
オフの状態信号を、図6(C)に示されるようにシフト
レジスタ341〜343にそれぞれ取り込む。このとき、
エンド局34は、トグルレジスタ35で反転されたデー
タを取り込むことになる。
【0048】次に、8個のシフトクロックに同期して、
取り込んだデータを、図6(D)に示されるように、親
局2のシフトレジスタ15に伝送し、親局2は、伝送さ
れたデータを、制御用コントローラ1に出力する。
【0049】その後は、再び、上述と同様の動作を繰り
返すのである。
【0050】このように、各子局31〜34は、1ビット
のシフトレジスタと同様に機能するので、何ビット目の
データであるかによってどの子局に接続された入力機器
1〜43からのデータであるかを識別できることにな
り、従来例のように、子局毎にアドレスを設定するとい
った必要がない。
【0051】また、伝送遅延は、クロックの1サイクル
の長さによって規定されるが、この実施の形態では、ク
ロックの1サイクルは、図4(A)に示されるように、
リード部分S1とシフトクロック部分S2との簡単な構
成であるので、高速な伝送が可能となり、また、いわゆ
るビットチェーン方式であるので、従来例の伝送制御に
比べて回路構成が簡素化されることになり、コストの低
減を図ることができるとともに、小形化、低消費電力化
を図ることができる。
【0052】また、低消費電流であるので、電源ライン
の電圧降下を低減できることになり、通信の信頼性を高
めることができるとともに、伝送線路を長くできること
になる。さらに、伝送制御の処理回路が、低消費電流で
あるので、データラインやクロックラインのインピーダ
ンスを低減できることになり、ノイズ等の影響を受けに
くく、通信の信頼性が向上する。
【0053】また、エンド局34は、1サイクル毎に、
「1」,「0」のデータを交互に親局2へ伝送するの
で、親局2では、エラーチェック回路20によって、
「1」,「0」のデータが交互に伝送されていないとき
には、断線あるいはノイズ等による伝送路の異常である
として、エラー(ERR)出力を与えるものである。こ
のエラー出力に基づいて、エラー表示を行ったり、制御
用コントローラ1への出力を無効としてもよい。
【0054】さらに、伝送路の異常が発生した場合に
は、エンド局34の接続位置を上流側に変更し、その接
続位置においても伝送異常が発生するか否かを判定する
ことにより、伝送異常の箇所を特定することもできる。
【0055】(実施の形態2)図7は、本発明の他の実
施の形態に係る制御通信システムの全体構成図であり、
図1に対応する部分には、同一の参照符号を付す。
【0056】この実施の形態の制御通信システムは、プ
ログラマブルコントローラなどの制御用コントローラ1
に接続された親局2と、複数(この実施の形態では、3
台)の子局361〜363とを備えており、親局2および
3台の子局361〜363は、縦続接続されており、親局
2側が上流側とされる。
【0057】上述の実施の形態では、各子局31〜3
3は、入力機器41〜43を1台ずつ接続できるととも
に、入力機器41〜43から1ビットのデータを取り込ん
で伝送し、あるいは、周期的なデータを伝送するエンド
局34として機能したけれども、この実施の形態では、
各子局361〜363は、2台の入力機器を接続して2ビ
ットのデータを取り込んで伝送することができるもので
あって、上述の実施の形態の2台分の子局としての機能
を有するとともに、エンド局付きの子局としても機能さ
せることができるように構成されている。
【0058】このため、各子局361〜363は、1台の
子局あるいは2台分の子局として機能させるか否かを選
択する局数切換スイッチ37を有するとともに、通常の
子局あるいはエンド局付きの子局として機能させるか否
かを選択するエンド局切換スイッチ38を有しており、
局数切換スイッチ37をオフしたときには、上述の実施
の形態と同様に、1台の子局として機能し、局数切換ス
イッチ37をオンしたときには、2台分の子局として機
能し、また、エンド局切換スイッチ38をオフしたとき
には、通常の子局として機能し、エンド局切換スイッチ
38をオンしたときには、エンド局付きの子局として機
能するものである。
【0059】図8は、この子局361〜363の構成を示
すブロック図であり、図3,図5に対応する部分には、
同一の参照符号を付す。
【0060】この実施の形態の子局361〜363は、シ
フトクロックの周波数よりも高い周波数のクロックを発
生する発振器28と、シフトクロックの立ち下がりでリ
セットされるとともに、発振器28の出力をカウントす
るカウンタ29と、このカウンタ29の出力をデコード
してリセット信号およびラッチクロックを出力するデコ
ーダ30と、下流側の子局からのデータが入力される入
力回路32と、上流側の局へデータを出力する出力回路
33と備えており、以上の構成は、図3の子局と同様で
ある。
【0061】この実施の形態では、1台(1ビット)の
子局あるいは2台分(2ビット)の子局さらにはエンド
局付きの子局としても機能させることができるように、
2つの入力機器4,4を接続するためのグランド端子2
5、入力端子26および電源端子27を2つずつ備える
とともに、2つの第1,第2入力ラッチ回路311,3
2およびこれらの入力ラッチ回路311,312の出力
を取り込む2つの第1,第2シフトレジスタ341,3
2を備え、さらに、図5に示されるエンド局34と同様
に、トグルレジスタ35およびこのトグルレジスタ35
の出力を取り込む1ビットの第3シフトレジスタ343
を備えている。
【0062】また、上述の局数切換スイッチ37および
エンド局切換スイッチ38の出力がそれぞれ与えられる
局数切換端子39およびエンド局切換端子40を備えて
おり、各切換端子39,40の出力に応じて、切換選択
を行う第1,第2セレクタ41,42を備えてている。
【0063】第1セレクタ41は、局数切換スイッチ3
7の出力に基づいて、第1,第2シフトレジスタ3
1,342の出力のいずれかを、出力回路33に出力す
るものであり、第2セレクタ42は、エンド局切換スイ
ッチ38の出力に基づいて、入力回路32または第3シ
フトレジスタ343の出力を、第2シフトレジスタ342
に出力するものである。
【0064】例えば、図7において、最も上流側の子局
361では、局数切換スイッチ37がオフされて1台の
子局としての機能が選択されており、エンド局切換スイ
ッチ38がオフされており、通常の子局としての機能が
選択されている。この最も上流側の子局361では、図
8において、第2セレクタ42は、入力回路32の出力
を選択して第2シフトレジスタ342に出力し、エンド
局に対応する第3シフトレジスタ343の出力を選択せ
ず、また、第1セレクタ41は、第2シフトレジスタ3
2の出力を選択して出力回路33に出力し、第1シフ
トレジスタ341の出力を選択しないようになってお
り、これによって、入力機器41が1台接続された1台
の子局として機能することになる。
【0065】また、図7において、上流から2番目の子
局362は、局数切換スイッチ37がオンされて2台の
子局としての機能が選択されており、エンド局切換スイ
ッチ38がオフされており、通常の子局としての機能が
選択されている。この上流から2番目の子局362
は、図8において、第2セレクタ42は、入力回路32
の出力を選択して第2シフトレジスタ342に出力し、
エンド局に対応する第3シフトレジスタ343の出力を
選択せず、また、第1セレクタ41は、第1シフトレジ
スタ341の出力を選択して出力回路33に出力し、第
2シフトレジスタ342の出力を選択しないようになっ
ており、これによって、入力機器41,42が2台接続さ
れた2台分の子局として機能することになる。
【0066】さらに、図7において、最も下流側の子局
363は、局数切換スイッチ37がオフされて1台の子
局としての機能が選択されており、エンド局切換スイッ
チ38がオンされており、エンド局付きの子局としての
機能が選択されている。この最も下流側の子局363
は、図8において、第2セレクタ42は、エンド局に対
応する第3シフトレジスタ343の出力を選択して第2
シフトレジスタ342に出力し、入力回路32の出力を
選択せず、また、第1セレクタ41は、第2シフトレジ
スタ342の出力を選択して出力回路33に出力し、第
1シフトレジスタ341の出力を選択しないようになっ
ており、これによって、入力機器44が1台接続された
エンド局付きの子局として機能することになる。
【0067】このように、各子局361〜363は、1台
あるいは2台分の子局としての機能を切換選択できると
ともに、通常の子局とエンド局付きの子局としての機能
を切換選択できるので、ユーザの多様なシステム構成に
容易に対応できるとともに、メーカにおいては、多種類
の子局を製造管理する必要がなく、その分コストの低減
を図ることができる。
【0068】特に、エンド局付き子局を選択することに
よって、上述の実施の形態1のように、エンド局のみを
別に接続する必要がなくなり、省スペースとコストダウ
ンを図ることができる。
【0069】なお、この実施の形態では、子局は、1台
または2台のいずれかの機能を選択できるようにしたけ
れども、本発明は、1台または2台に限らず、他の任意
の台数の機能を選択できるように構成してもよいのは勿
論であり、また、この実施の形態では、通常の子局とエ
ンド局付きの子局としての機能を選択できるようにした
けれども、本発明の他の実施の形態として、子局または
エンド局のいずれかの機能を選択できるように構成して
もよいのは勿論である。
【0070】また、この実施の形態では、局数の切り換
えとエンド局の切り換えとの両者を行えるように構成し
たけれども、本発明の他の実施の形態として、いずれか
一方のみを切り換えできるようにしてもよい。
【0071】(その他の実施の形態)上述の各実施の形
態では、入力機器からのオンオフの状態信号を取り込ん
で親局2に伝送する入力専用のシステムに適用したけれ
ども、本発明の他の実施の形態として、親局からのオン
オフの制御信号を各子局に伝送し、各子局に接続された
出力機器に出力する出力専用のシステムに適用してもよ
い。
【0072】すなわち、親局は、制御用コントローラか
らオンオフの制御信号を取り込み、シフトクロックに応
じて、子局に順次シフトさせて伝送し、各子局は、伝送
された1ビットのデータを、アクチュエータ等の出力機
器に出力するというサイクルを繰り返すものであり、こ
の場合には、エンド局は、省略される。
【0073】また、本発明の他の実施の形態として、入
出力兼用のシステムに適用してもよい。
【0074】上述の実施の形態では、エンド局は、周期
的なデータとして、1サイクル毎に、「0」,「1」の
データを交互に伝送したけれども、本発明は、これに限
ることなく、規則的に変化する周期的なデータであれば
よい。
【0075】上述の各実施の形態では、子局には、3線
式の入力機器を接続したけれども、本発明の他の実施の
形態として、無電圧接点や直線2線式のセンサ等を接続
できるように構成してもよい。
【0076】上述の各実施の形態では、親局と子局との
間の接続は、電源、クロック、データおよびグランドの
4線としたけれども、本発明の他の実施の形態として、
クロック、データおよびグランドの3線とし、電源は、
クロックを平滑化して供給するようにしてもよい。
【0077】
【発明の効果】以上のように本発明によれば、子局は、
該子局に接続されたセンサ等の入力機器のデータを取り
込んで、シフトクロックに応じて下流側から上流側の局
に、順次シフトさせて親局に伝送し、あるいは、親局の
データを、上流側の子局から下流側の子局に、シフトク
ロックに応じて順次シフトさせることよって子局に伝送
してアクチュエータ等の出力機器に対して、伝送された
親局のデータを出力するので、子局は、シフトレジスタ
と同様に機能することになり、これによって、従来例の
ように子局毎にアドレスを設定するといった面倒な作業
をすることなく、容易に子局を特定できることになる。
また、従来例の伝送制御に比べて回路構成が簡素化さ
れ、通信の信頼性が向上するとともに、コストの低減お
よびシステムの小形化を図ることができる。
【0078】また、終端局は、周期的なデータを親局に
伝送するので、周期的なデータが親局に伝送されている
か否かに基づいて、ノイズ等による伝送異常を迅速に検
知できることになる。
【0079】さらに、本発明によれば、子局は、終端局
として動作させるか否かを切り換え選択でき、あるい
は、子局に接続可能な入力機器あるいは出力機器の台数
を切り換え選択できるので、ユーザの多様なシステム構
成に容易に対応できるとともに、メーカとしては、多種
類の子局を個別に製造管理する必要がなく、その分コス
トの低減を図ることができる。
【図面の簡単な説明】
【図1】本発明の一つの実施の形態の構成図である。
【図2】図1の親局の構成を示すブロック図である。
【図3】図1の子局の構成を示すブロック図である。
【図4】図4の子局の動作説明に供するタイミングチャ
ートである。
【図5】図1のエンド局の構成を示すブロック図であ
る。
【図6】動作説明に供するシフトレジスタのデータを示
す図である。
【図7】本発明の他の実施の形態の構成図である。
【図8】図7の子局の構成を示すブロック図である。
【図9】従来例の構成図である。
【符号の説明】
2 親局 31〜34,361〜363 子局 41〜44 入力機器 15,34 シフトレジスタ 37 局数切換スイッチ 38 エンド局切換スイッチ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 親局と複数の子局とが縦続接続され、各
    局のデータを、シフトクロックに応じて、隣の局に順次
    シフトさせることによって伝送する制御通信システムで
    あって、 前記子局は、該子局に接続された入力機器のデータを取
    り込み、下流側の子局から親局側である上流側の局に、
    取り込んだ前記データを、前記シフトクロックに応じて
    順次シフトさせて親局に伝送することを特徴とする制御
    通信システム。
  2. 【請求項2】 前記複数の子局の少なくとも一つの子局
    は、前記入力機器のデータに代えて周期的なデータを、
    上流側の子局に伝送する終端局である請求項1記載の制
    御通信システム。
  3. 【請求項3】 前記子局は、前記終端局として動作させ
    るか否かを切り換え選択できる請求項2記載の制御通信
    システム。
  4. 【請求項4】 親局と複数の子局とが縦続接続され、各
    局のデータを、シフトクロックに応じて、隣の局に順次
    シフトさせることによって伝送する制御通信システムで
    あって、 前記親局のデータを、親局側である上流側の子局から下
    流側の子局に、前記シフトクロックに応じて順次シフト
    させることよって子局に伝送し、前記子局は、該子局に
    接続された出力機器に対して、伝送された前記親局のデ
    ータを出力することを特徴とする制御通信システム。
  5. 【請求項5】 前記子局は、該子局に接続可能な前記入
    力機器あるいは前記出力機器の台数を切り換え選択でき
    る請求項1、3または4のいずれかに記載の制御通信シ
    ステム。
JP26972696A 1996-10-11 1996-10-11 制御通信システム Expired - Fee Related JP3493449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26972696A JP3493449B2 (ja) 1996-10-11 1996-10-11 制御通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26972696A JP3493449B2 (ja) 1996-10-11 1996-10-11 制御通信システム

Publications (2)

Publication Number Publication Date
JPH10117202A true JPH10117202A (ja) 1998-05-06
JP3493449B2 JP3493449B2 (ja) 2004-02-03

Family

ID=17476317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26972696A Expired - Fee Related JP3493449B2 (ja) 1996-10-11 1996-10-11 制御通信システム

Country Status (1)

Country Link
JP (1) JP3493449B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080810A (ja) * 2007-09-25 2009-04-16 Mettler-Toledo Ag 多モジュール力測定装置における測定値を伝達するための方法、多モジュール力測定装置及び力測定モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080810A (ja) * 2007-09-25 2009-04-16 Mettler-Toledo Ag 多モジュール力測定装置における測定値を伝達するための方法、多モジュール力測定装置及び力測定モジュール

Also Published As

Publication number Publication date
JP3493449B2 (ja) 2004-02-03

Similar Documents

Publication Publication Date Title
US6757777B1 (en) Bus master switching unit
EP1014273A2 (en) Method of start/stop synchronous data transmission
US11868302B2 (en) Status signal output
JPH10117202A (ja) 制御通信システム
US5948073A (en) Multiplexing bus controller with input conditioning
JP2510221B2 (ja) ネットワ―クのノ―ドアドレス設定方式
JP3477983B2 (ja) 制御通信システム
JP2001343425A (ja) 物理層デバイスのテスト方法及びテスト回路付き物理層デバイス
JP3472891B2 (ja) 制御通信システム
KR100279714B1 (ko) 클록 생성기 장치
JP3049955B2 (ja) 切替制御方式
JPH08191319A (ja) データ通信システム
JPH08298513A (ja) 制御通信システム
JPH06291766A (ja) 制御通信システム
JPS61112204A (ja) リモ−トプロセス入出力装置
JPH10243045A (ja) マルチプロトコルインタフェース回路
JPH09270782A (ja) データ通信方法及び制御データ通信装置
JP2754684B2 (ja) 通信回線試験装置
JPH11261615A (ja) 二重ループ型データ伝送装置
JPH05252163A (ja) リモート入出力装置
JPH06315031A (ja) 伝送制御システム
JPH07288564A (ja) 二重化通信制御装置
JPH02288442A (ja) 複数プロトコル制御装置
JPH08163182A (ja) シリアル通信方式及びシリアル通信装置
JPH04242340A (ja) 1対n直列通信システム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees