JPH1011404A - マルチプロセッサ装置を構成するための集積回路装置及びその接続方法及びマルチチップモジュール - Google Patents

Abstract

(57)【要約】 【課題】 集積回路装置を容易に相互接続可能で、か
つ、配線長のばらつきを抑え、安定した高性能のマルチ
プロセッサ装置を構成可能な集積回路装置およびその接
続方法およびマルチチップモジュールを提供する。 【解決手段】 プロセッサエレメント１．１〜１．ｎ
は、プロセッサ間通信バス２．１．１〜２．２ｍ．４ｍ
―１によりＬ字型に接続され、２ｍ個のプロセッサグル
ープを構成する。２ｍ個のプロセッサグループ３．１〜
３．２ｍが、一つのプロセッサチップに配置される。さ
らに、複数の同一のプロセッサチップがそれぞれ方向を
変えてマルチチップモジュールに配置され、隣接するプ
ロセッサチップ間を通信バスによって接続される。両端
は、同一プロセッサチップ上の入出力端子を折り返し接
続する。これにより、全てのプロセッサエレメントをリ
ング状に接続した一方向リングバスマルチプロセッサシ
ステムを構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のプロセッサ
が接続されたマルチプロセッサシステムに関するもので
あり、特に、一方向の通信が可能なプロセッサ間通信バ
スでリング上に接続されたリングバスマルチプロセッサ
システムを構成するための集積回路およびその接続方法
に関するものである。

【０００２】

【従来の技術】複数のプロセッサを用いたマルチプロセ
ッサシステムとして、種々の構成形態が考えられてい
る。その一つとして、複数のプロセッサをリング状に接
続したリングバス方式がある。図６は、リングバス方式
のマルチプロセッサシステムの概念図である。図中、１
１．１〜１１．ｎはプロセッサである。図６に示したマ
ルチプロセッサシステムでは、ｎ個の各プロセッサ１
１．１〜１１．ｎは、一方向の通信が可能なプロセッサ
間通信バスにより、隣接するプロセッサ１１．ｉとプロ
セッサエレメント１１．ｉ＋１間が接続され、さらにプ
ロセッサ１１．ｎとプロセッサ１１．１とが同様に一方
向通信が可能なプロセッサ間通信バスで接続され、リン
グ状の接続がなされている。

【０００３】このようなマルチプロセッサシステムを構
成するにあたって、複数のプロセッサを１枚の十分大き
なボード上に全て配置することが考えられる。しかし、
実装効率の面から好ましくなく、例えば、特開平６−３
２４９９５号公報に記載されているように、複数のプロ
セッサが搭載されたプロセッサボードをプラグイン方式
で接続することが考えられている。これにより実装効率
は向上するが、各プロセッサ間の配線長にばらつきが生
じ、システムクロック等の伝搬遅延のばらつきに敏感な
信号を安定して供給するためには動作周波数を低下させ
るなど、システムの性能を向上させることが難しい。

【０００４】図７は、従来のマルチプロセッサシステム
の一例を示す概略構成図である。図中、１２．ａ．１〜
１２．ａ．ｎ−１はプロセッサ間通信バス、１３，１
３．１〜１３．２ｍはプロセッサグループ、１４，１
４．１〜１４．ｋはプロセッサボードである。図７に
は、例えば、特願平７−１４５９４５号に記載されてい
る構成例を示している。

【０００５】この例では、ｋ枚のプロセッサボード１
４．１〜１４．ｋ上にはそれぞれ２ｍ個のプロセッサグ
ループ１３．１〜１３．２ｍが配置され、各プロセッサ
グループにｎ個ずつのプロセッサ１１．１〜１１．ｎが
配置されて、それぞれ線形にプロセッサ間通信バス１
２．ａ．１〜１２．ａ．ｎ−１で接続されている。それ
ぞれのプロセッサボード上のプロセッサグループ１３．
１〜１３．２ｍでは、Ｕ字状にプロセッサ１１．１〜１
１．ｎを配置し、偶数組のプロセッサグループをプロセ
ッサボード上に実装している。そして、それぞれのプロ
セッサボードをバックプレーンボードにより接続してい
る。これにより、２ｋｍｎ個のプロセッサをリング状に
接続したリングパスマルチプロセッサシステムを構成す
る。

【０００６】この方法によれば、各プロセッサ間の接続
線の長さのばらつきが比較的小さく、システムクロック
等の伝搬遅延のばらつきに敏感な信号も比較的安定して
供給することができ、システムの安定性、性能向上に貢
献することができる。

【０００７】しかしながら、それぞれのプロセッサを１
つのチップとしてチップ間で接続を行なうこの方法で
は、更なるシステムの性能向上、低コスト化の要求には
応えることができない。そこで、近年のＬＳＩ技術、実
装技術の発達に伴って、このプロセッサボード上の各プ
ロセッサを同一のシリコンチップ上に配置し、更にこの
シリコンチップを複数個接続するために、例えばマルチ
チップモジュール技術を用いて集積化することが考えら
れる。マルチチップモジュールの技術は、例えば、特開
平７−１３５２９５号公報に記載されている半導体集積
回路装置等でも用いている。

【０００８】図８は、マルチチップモジュール技術を用
いた従来のマルチプロセッサシステムの一例の説明図で
ある。シリコンチップ上に複数のプロセッサを配置する
際に、まず図８（Ａ）に示すように複数のプロセッサか
らなるプロセッサグループを構成する。そして、各プロ
セッサグループを平行に、且つ逆方向に信号が伝搬する
ように、偶数個のプロセッサグループを図８（Ｂ）に示
すように並べ、１つのプロセッサチップを構成する。図
８（Ｂ）に示した例では、２つのプロセッサグループを
上下に配置し、上段のプロセッサグループでは図中左か
ら右の方向へ信号が伝搬し、下段のプロセッサグループ
では図中右から左の方向へ信号が伝搬するように構成し
ている。

【０００９】さらにこのようなプロセッサチップを基板
上に複数個配置し、図８（Ｃ）に示すようなマルチチッ
プモジュールを構成する。図８（Ｃ）において、ハッチ
ングを施して示した矩形がそれぞれプロセッサチップで
あり、同一の構成のものである。プロセッサチップが図
８（Ｂ）に示すような構成の場合、図８（Ｃ）に矢線で
示したように接続すれば、各プロセッサはリング状に接
続され、リングバスマルチプロセッサシステムを構築す
ることができる。また、この図８（Ｃ）に示した例で
は、各プロセッサグループ間の接続距離もそれほどばら
つきがなく接続できている。

【００１０】このように、マルチチップモジュール技術
を用いることによって、小型のシステムを作成すること
ができ、その際の接続距離を短くし、信号等の安定化を
図り、システムの性能向上、低コスト化を実現すること
ができる。

【００１１】図９は、マルチチップモジュール技術を用
いた従来のマルチプロセッサシステムの別の例の説明図
である。図８に示した例では、４つのプロセッサグルー
プをリング状に接続した例を示したが、さらに多くのプ
ロセッサグループを接続することを考える。特殊な実装
技術が必要無い低コストな２次元実装技術を用いるとす
ると、図８（Ｂ）に示したような２つのプロセッサグル
ープを搭載したプロセッサチップを用いるとき、４つの
プロセッサチップを配置し、接続する場合は例えば図９
に示すようになる。更に多数個のプロセッサチップを接
続し、プロセッサエレメント数を増やしたい場合に、こ
の接続形態では１次元方向にのみモジュールサイズが増
加し、ボード上に実装する際に制約を受ける可能性が大
きくなり、マルチチップモジュールとして有効に面積を
活用できない。

【００１２】図１０は、マルチチップモジュール技術を
用いた従来のマルチプロセッサシステムのさらに別の例
の説明図である。１５．１，１５．２はプロセッサチッ
プ群、１６は配線である。多数個のプロセッサチップを
配置する場合、例えば図１０に示すように並べることも
考えられる。このようなプロセッサチップの配置では、
ボード上に実装する際の制約が少なくなり、有効に面積
を活用できる。しかし、プロセッサチップ群１５．１と
プロセッサチップ群１５．２を接続するための配線１６
がどうしても長くなってしまうという問題がある。この
ような配線長のばらつきは、上述のようにシステムクロ
ック等の伝搬遅延のばらつきに敏感な信号に対する安定
性を低下させることになり、システムの性能の劣化を招
くことになる。

【００１３】また、前述した問題を避けるためにマルチ
チップモジュール内部で３次元実装技術を用いる方法
や、実装場所に応じた複数の種類のシリコンチップを用
意する方法も考えられるが、どちらの方法もコストアッ
プにつながる。

【００１４】一方、特公平７−８６７９１号公報に記載
されているマルチプロセッサボードでは、各チップモジ
ュールが隣接するチップモジュールと接続される端子を
長方形の隣接する２辺に配置し、各チップモジュールを
回転させながら配置して４つのチップモジュールをリン
グ状に接続している。このようなチップモジュールの端
子の配置を用いれば、図１０に示したようなプロセッサ
チップの配置を行なった場合に配線１６を他の配線と同
程度に短縮可能である。また、４つのチップモジュール
とも同一のものでよく、このボードのコストを低減でき
る。

【００１５】しかしこの文献に記載されているチップモ
ジュールには１つのプロセッサグループしか配置できな
いので、４つのプロセッサグループからなるマルチプロ
セッサシステムに限定されてしまう。それ以上のプロセ
ッサの接続を行なうために、上述の文献では、複数のボ
ードを用いて３次元的な接続によって多数のチップモジ
ュールを接続しているが、上述のようにコストアップを
招くとともに、配線長にばらつきが生じてシステムの安
定性及び性能向上に支障を来たすという問題がある。

【００１６】

【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、マルチプロセッサ装置を構
成するにあたり、２次元平面内で同じパターンの任意個
の集積回路装置を容易に相互接続可能であり、かつ、各
集積回路装置間の接続に要する配線長のばらつきを抑
え、安定した高性能のマルチプロセッサ装置を構成可能
な集積回路装置、およびその接続方法、およびマルチチ
ップモジュールを提供することを目的とするものであ
る。

【００１７】

【課題を解決するための手段】請求項１に記載の発明
は、マルチプロセッサ装置を構成するための集積回路装
置において、複数のプロセッサエレメントを一方向のみ
通信可能なプロセッサ間通信バスにより全体として屈曲
した形状となるように接続したプロセッサグループを偶
数個有し、隣接して配置される前記プロセッサグループ
を互いに通信方向が逆向きになるように同一のシリコン
チップ上に配置したことを特徴とするものである。

【００１８】請求項２に記載の発明は、請求項１に記載
のマルチプロセッサ装置を構成するための集積回路装置
において、前記プロセッサグループには、ｉ番目のプロ
セッサグループには２ｉ―１個のプロセッサエレメント
が含まれていることを特徴とするものである。

【００１９】請求項３に記載の発明は、請求項１に記載
のマルチプロセッサ装置を構成するための集積回路装置
において、全体の形状が略四角形であり、隣接する２辺
に前記各プロセッサグループの端部の前記プロセッサエ
レメントの入出力端子が設けられ、前記プロセッサグル
ープは全体として略Ｌ字型であることを特徴とするもの
である。

【００２０】請求項４に記載の発明は、マルチプロセッ
サ装置を構成するための集積回路装置の接続方法におい
て、請求項１ないし３のいずれか１項に記載のマルチプ
ロセッサ装置を構成するための集積回路装置を複数個平
面上に配置する際に、ある集積回路装置の前記プロセッ
サグループの端部の前記プロセッサエレメントの入力端
子または出力端子が、隣接して配置される集積回路装置
の前記プロセッサグループの端部の前記プロセッサエレ
メントの出力端子または入力端子と向き合うように、前
記集積回路装置を９０度単位で回転させて配置し、集積
回路装置間を配線することを特徴とするものである。

【００２１】請求項５に記載の発明は、請求項４に記載
のマルチプロセッサ装置を構成するための集積回路装置
の接続方法において、複数個の前記集積回路装置は、全
て同じマスクパターンを用いて製造されたものであるこ
とを特徴とするものである。

【００２２】請求項６に記載の発明は、請求項４に記載
のマルチプロセッサ装置を構成するための集積回路装置
の接続方法において、初段及び最終段に配置された前記
集積回路装置において、隣接する集積回路装置が存在し
ない側の入力端子と出力端子を相互に接続することを特
徴とするものである。

【００２３】請求項７に記載の発明は、マルチチップモ
ジュールにおいて、請求項１ないし３のいずれか１項に
記載のマルチプロセッサ装置を構成するための集積回路
装置を、請求項４ないし６のいずれか１項に記載のマル
チプロセッサ装置を構成するための集積回路装置の接続
方法に従って、基板上に配置し接続したものであること
を特徴とするものである。

【００２４】

【発明の実施の形態】図１は、本発明の基本的構成を示
す概念図である。図中、１．１〜１．ｎはプロセッサエ
レメント、２．１．１〜２．２ｍ．４ｍはプロセッサ間
通信バス、３．１〜３．２ｍはプロセッサグループ、
４．１〜４．２はプロセッサチップである。ここでは、
図６に示す一方向リングバスマルチプロセッサシステム
を構成する。

【００２５】プロセッサエレメント１．１〜１．ｎは、
図１（Ａ）に示すように、プロセッサチップ上において
プロセッサ間通信バス２．１．１〜２．２ｍ．４ｍによ
りＬ字型に接続され、２ｍ個のプロセッサグループを構
成する。この例では、ｉ番目のプロセッサグループは２
ｉ−１個のプロセッサエレメントにより構成されてい
る。各プロセッサグループを構成するプロセッサエレメ
ントは直列にプロセッサ間通信バスによって接続されて
おり、両端のプロセッサエレメントが他のプロセッサグ
ループと接続される。もちろん、各プロセッサグループ
を構成するプロセッサエレメントの数は任意であり、ｉ
番目のプロセッサグループを構成するプロセッサエレメ
ントの数は２ｉ−１個よりも多くても少なくてもよい。
また、プロセッサグループの形状が略Ｌ字型であればよ
く、図１（Ａ）に示すようにプロセッサグループを構成
するプロセッサエレメントがＬ字をなす２直線上に整列
している必要はない。例えば、複数列にプロセッサエレ
メントが並び、ジグザグにプロセッサ間通信バスにより
接続されていてもよく、複数列のプロセッサエレメント
が全体としてＬ字型をなし、両端に入力端、出力端が配
置されればよい。

【００２６】プロセッサ間通信バス２．１．１〜２．２
ｍ．４ｍは一方向のみの通信が可能であり、通信方向を
矢印で示している。隣接するプロセッサグループにおけ
る通信方向が逆方向となるように、各プロセッサエレメ
ントはプロセッサ間通信バスにより接続されている。

【００２７】このような２ｍ個のプロセッサグループ
３．１〜３．２ｍは、図１（Ｂ）に示すように一つのプ
ロセッサチップに配置される。さらに、複数のプロセッ
サチップがマルチチップモジュールに配置され、通信バ
スによって接続されている。図１（Ｃ）では、マルチチ
ップモジュールの一部のみを示しており、２つのプロセ
ッサチップ４．１，４．２の接続を示している。プロセ
ッサチップ４．１，４．２とも、図１（Ｂ）に示した同
じプロセッサチップであり、プロセッサチップ４．１は
図１（Ｂ）に示したそのままの向きで配置され、プロセ
ッサチップ４．２は時計方向に９０゜回転させて配置し
ている。

【００２８】プロセッサチップ４．１とプロセッサチッ
プ４．２が対向する部分において、プロセッサチップ
４．１の出力端子とプロセッサチップ４．２の入力端
子、プロセッサチップ４．１の入力端子とプロセッサチ
ップ４．２の出力端子がそれぞれ対向するので、対応す
る入出力端子を接続すればよい。両端のプロセッサチッ
プについては、同一プロセッサチップ上の入出力端子を
折り返し接続する。これにより、全てのプロセッサチッ
プのプロセッサグループを通るリングを構成することが
でき、一方向リングバスマルチプロセッサシステムを構
成することができる。

【００２９】図１に示した例では、ｉ番目のプロセッサ
グループを構成するプロセッサエレメントの数を２ｉ−
１個としたので、図１（Ｂ）に示すようにプロセッサチ
ップは略正方形に構成しており、図１（Ｃ）に示すよう
にプロセッサチップを回転させて配置してもレイアウト
的には変わりはない。しかし、プロセッサチップの形状
は略正方形に限らない。例えば、長方形であってもよ
く、各プロセッサグループの入出力端が隣接する２辺に
来るように配置されていればよい。さらに、矩形以外の
多角形であってもよく、各プロセッサグループの入出力
端が対向する２辺にないように配置しておけばよい。プ
ロセッサチップが矩形以外の多角形の場合、各プロセッ
サグループは略Ｌ字型に限らず、その多角形に応じた形
状を取ることができる。

【００３０】図２は、本発明の第１の具体例の説明図で
ある。この具体例では、１６個のプロセッサエレメント
１．１〜１．１６がリング状に接続されている。各プロ
セッサグループ内のプロセッサエレメントはそれぞれ１
個及び３個であり、各プロセッサチップ上には２組のプ
ロセッサグループが配置されており、１個のプロセッサ
チップ上には合計４個のプロセッサエレメントが実装さ
れている。図中、ハッチングを施している部分が各プロ
セッサグループである。

【００３１】更に、４個のプロセッサチップが接続さ
れ、マルチチップモジュールを構成している。各プロセ
ッサチップ４．１〜４．４は同一のチップであり、プロ
セッサチップ４．１を基準としてそれぞれ時計方向に１
８０゜、２７０゜、９０゜回転させて配置している。そ
して、プロセッサチップ４．１とプロセッサチップ４．
２の対向する部分、プロセッサチップ４．２とプロセッ
サチップ４．３の対向する部分、プロセッサチップ４．
３とプロセッサチップ４．４の対向する部分において、
それぞれプロセッサグループ間を接続している。さら
に、プロセッサチップ４．１とプロセッサチップ４．４
の他のプロセッサチップと対向しない側のプロセッサグ
ループの入出力端は、それぞれのプロセッサチップに配
置されているプロセッサグループ間で接続し、リングを
構成している。

【００３２】プロセッサチップ４．２上のプロセッサエ
レメント１．２から送信された信号は、プロセッサチッ
プ４．２上のプロセッサ間通信バス２．２．２を通じて
隣接するプロセッサエレメント１．３によって受信され
る。また、プロセッサエレメント１．３から送信された
信号は、同じくプロセッサチップ４．２上のプロセッサ
間通信バス２．２．３を通じて隣接するプロセッサエレ
メント１．４により受信される。このようにして、プロ
セッサグループ内のプロセッサエレメントは、隣接する
プロセッサエレメントへ一方向にのみ通信を行なうこと
が可能となっている。

【００３３】一方、プロセッサチップ４．１上のプロセ
ッサエレメント１．１から送信された信号は、プロセッ
サチップ間のプロセッサ間通信バス２．１．１を通じ
て、隣接するプロセッサチップ４．２上のプロセッサエ
レメント１．２によって受信される。以下同様にして、
最終端のプロセッサチップ４．４上のプロセッサエレメ
ント１．８から送信された信号はプロセッサ間通信バス
２．４を通じて同じプロセッサチップ４．４上の他方の
プロセッサグループ内のプロセッサエレメント１．９に
より受信される。プロセッサチップ４．１上のプロセッ
サエレメント１．１６から送信された信号はプロセッサ
間通信バス２．８を通じて同じプロセッサチップ４．１
上のプロセッサエレメント１．１によって受信される。
以上の過程により、プロセッサエレメント１．１〜１．
１６全てが互いにデータ交換を行なうことが可能であ
る。

【００３４】図３は、本発明の第２の具体例の説明図で
ある。この具体例では、図２に示した第１の具体例と同
様に、各プロセッサグループ内のプロセッサエレメント
はそれぞれ１個及び３個であり、２組のプロセッサグル
ープが配置されたプロセッサチップを用いており、１個
のプロセッサチップ上には合計４個のプロセッサエレメ
ントが実装されている。第２の具体例では、このような
プロセッサチップを６個実装したマルチチップモジュー
ルを示しており、２４個のプロセッサエレメントがリン
グ状に接続されたリングバスマルチプロセッサシステム
を構成している。なお、図３では各プロセッサチップ内
のプロセッサグループやプロセッサエレメントについて
は図示を省略した。

【００３５】図４は、本発明の第３の具体例の説明図で
ある。この具体例では、図４（Ａ）に示すように、１
個、３個、５個、７個のプロセッサエレメントによりそ
れぞれのプロセッサグループを構成している。そして、
このような４個のプロセッサグループを１つのプロセッ
サチップ上に配置している。

【００３６】図４（Ｂ）では、図４（Ａ）に示した４個
のプロセッサグループを有するプロセッサチップを４
個、マルチチップモジュール内に実装した例である。４
個のプロセッサチップは同一のものであり、図２でも説
明したようにそれぞれ回転させて配置している。そし
て、隣接するプロセッサチップ間の接続は対応するプロ
セッサグループ間の入出力端を接続する。また、プロセ
ッサチップ４．１のプロセッサチップ４．２と対向しな
い入出力端では、プロセッサチップ４．１内の隣接する
プロセッサグループ間で接続を行なう。プロセッサチッ
プ４．４のプロセッサチップ４．３と対向しない入出力
端では、プロセッサチップ４．４内のプロセッサグルー
プのうちの両端の２つと、その間の２つをそれぞれ接続
する。これにより、全てのプロセッサエレメントがリン
グ状に接続され、６４個のプロセッサエレメントを有す
るリングバスマルチプロセッサシステムが構成できる。

【００３７】図５は、本発明の第４の具体例の説明図で
ある。この具体例では、上述の図４（Ａ）に示したよう
に１個、３個、５個、７個のプロセッサエレメントによ
り構成された４つのプロセッサグループを１つのプロセ
ッサチップ上に配置し、このプロセッサチップを６個実
装した例を示している。このようなプロセッサチップを
６個実装したマルチチップモジュールにより、９６個の
プロセッサエレメントがリング状に接続されたリングバ
スマルチプロセッサシステムを構成することができる。

【００３８】上述の各具体例では、１つのプロセッサチ
ップに配置されるプロセッサグループが２個の場合と４
個の場合について示したが、これに限らず、２ｍ個であ
ってよい。また、マルチチップモジュールに実装するプ
ロセッサチップの個数は２個、４個、６個に限らず、任
意の個数であってよい。

【００３９】上述の各具体例を含め、いずれの場合につ
いても配線長は短く、ばらつきは少ない。そのため、シ
ステムクロック等の伝搬遅延のばらつきに敏感な信号も
比較的安定して供給することができ、システムの安定性
を向上させ、性能を向上させることができる。

【００４０】

【発明の効果】以上の説明から明らかなように、本発明
によれば、複数のプロセッサエレメントを１つのシリコ
ンチップ上に集積化し、更に複数のプロセッサチップを
マルチチップモジュール等を用いてベアチップ間で直接
接続するようにしたので、従来のように全てのプロセッ
サエレメントをオフチップにて相互接続した場合に比較
し、より低いコストで高い性能を達成することができ
る。

【００４１】また、プロセッサチップ間の通信バスの接
続を隣接チップとの間のみにすることができる。これに
より、プロセッサエレメント間及びプロセッサチップ間
の信号伝搬遅延時間に格差を生じさせず、よってシステ
ムクロックなど遅延時間のばらつきに敏感な信号の供給
も問題なく行なうことができる。従って、安定した稼働
と高い性能が期待できるマルチプロセッサシステムを構
成することが可能になる。さらに、プロセッサチップ間
の配線長は必要最小限であるため、システムの性能を高
めることができる。

【００４２】さらに、全てのプロセッサチップの構成は
すべて同じであり、かつ、２次元で実装が行なえるの
で、プロセッサチップおよびマルチチップモジュールの
設計、製造コストを抑えることができるなど、本発明に
よれば種々の効果がある。

【図面の簡単な説明】

【図１】 本発明の基本的構成を示す概念図である。

【図２】 本発明の第１の具体例の説明図である。

【図３】 本発明の第２の具体例の説明図である。

【図４】 本発明の第３の具体例の説明図である。

【図５】 本発明の第４の具体例の説明図である。

【図６】 リングバス方式のマルチプロセッサシステム
の概念図である。

【図７】 従来のマルチプロセッサシステムの一例を示
す概略構成図である。

【図８】 マルチチップモジュール技術を用いた従来の
マルチプロセッサシステムの一例の説明図である。

【図９】 マルチチップモジュール技術を用いた従来の
マルチプロセッサシステムの別の例の説明図である。

【図１０】 マルチチップモジュール技術を用いた従来
のマルチプロセッサシステムのさらに別の例の説明図で
ある。

【符号の説明】

１．１〜１．ｎ…プロセッサエレメント、２．１．１〜
２．２ｍ．４ｍ…プロセッサ間通信バス、３．１〜３．
２ｍ…プロセッサグループ、４．１〜４．２…プロセッ
サチップ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮川 宣明 神奈川県足柄上郡中井町境430 グリーン テクなかい富士ゼロックス株式会社内 (72)発明者 相原 玲二 広島県東広島市鏡山１−４−２ 広島大学 内 (72)発明者 小柳 光正 宮城県仙台市青葉区荒巻字青葉（番地な し） 東北大学内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 複数のプロセッサエレメントを一方向の
   み通信可能なプロセッサ間通信バスにより全体として屈
   曲した形状となるように接続したプロセッサグループを
   偶数個有し、隣接して配置される前記プロセッサグルー
   プを互いに通信方向が逆向きになるように同一のシリコ
   ンチップ上に配置したことを特徴とするマルチプロセッ
   サ装置を構成するための集積回路装置。
2. 【請求項２】 前記プロセッサグループにおいて、ｉ番
   目のプロセッサグループには２ｉ―１個のプロセッサエ
   レメントが含まれていることを特徴とする請求項１に記
   載のマルチプロセッサ装置を構成するための集積回路装
   置。
3. 【請求項３】 全体の形状が略四角形であり、隣接する
   ２辺に前記各プロセッサグループの端部の前記プロセッ
   サエレメントの入出力端子が設けられ、前記プロセッサ
   グループは全体として略Ｌ字型であることを特徴とする
   請求項１に記載のマルチプロセッサ装置を構成するため
   の集積回路装置。
4. 【請求項４】 請求項１ないし３のいずれか１項に記載
   のマルチプロセッサ装置を構成するための集積回路装置
   を複数個平面上に配置する際に、ある集積回路装置の前
   記プロセッサグループの端部の前記プロセッサエレメン
   トの入力端子または出力端子が、隣接して配置される集
   積回路装置の前記プロセッサグループの端部の前記プロ
   セッサエレメントの出力端子または入力端子と向き合う
   ように、前記集積回路装置を９０度単位で回転させて配
   置し、集積回路装置間を配線することを特徴とするマル
   チプロセッサ装置を構成するための集積回路装置の接続
   方法。
5. 【請求項５】 複数個の前記集積回路装置は、全て同じ
   マスクパターンを用いて製造されたものであることを特
   徴とする請求項４に記載のマルチプロセッサ装置を構成
   するための集積回路装置の接続方法。
6. 【請求項６】 初段及び最終段に配置された前記集積回
   路装置において、隣接する集積回路装置が存在しない側
   の入力端子と出力端子を相互に接続することを特徴とす
   る請求項４に記載のマルチプロセッサ装置を構成するた
   めの集積回路装置の接続方法。
7. 【請求項７】 請求項１ないし３のいずれか１項に記載
   のマルチプロセッサ装置を構成するための集積回路装置
   を、請求項４ないし６のいずれか１項に記載のマルチプ
   ロセッサ装置を構成するための集積回路装置の接続方法
   に従って、基板上に配置し接続したものであることを特
   徴とするマルチチップモジュール。