JP2012133793A - プロセッサアレイ及びその形成方法 - Google Patents
プロセッサアレイ及びその形成方法 Download PDFInfo
- Publication number
- JP2012133793A JP2012133793A JP2012015924A JP2012015924A JP2012133793A JP 2012133793 A JP2012133793 A JP 2012133793A JP 2012015924 A JP2012015924 A JP 2012015924A JP 2012015924 A JP2012015924 A JP 2012015924A JP 2012133793 A JP2012133793 A JP 2012133793A
- Authority
- JP
- Japan
- Prior art keywords
- cluster
- communication
- pes
- parallel processor
- hypercube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8023—Two dimensional arrays, e.g. mesh, torus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
【解決手段】マニフォルドアレイトポロジは、クラスタ内に配列された処理エレメント、ノード、メモリ等を含む。クラスタは、処理エレメントを物理的に再配列することなく、組織の有利な変更を可能にするクラスタスイッチ配置構成986Aによって接続される。既存アレイ用の相互接続部の一般的な個数をかなり減少させることも達成される。容易なスケーラビリティの追加利益を伴い、高速、効率的、かつコストの点でも効果的な処理および通信が得られる。
【選択図】図9A
Description
,0のSインタフェースの間の循環部接続であり、アレイをトーラス構成に形成する循環インタフェースの1つを表す。この種の構成において、各行は1組のN相互接続部を含み、N行にはN2の水平接続部がある。同様に、それぞれN垂直相互接続部を有するN列にはN2の垂直相互接続部がある。例えば、図1Aの場合、N=4である。従って、例えば、循環接続部を含むN×Nトーラス接続コンピュータの集積回路具体化における金属化ラインのようなワイヤの全個数は2kN2である。ここに、kは各相互接続におけるワイヤの個数である。ビット直列相互接続において数kは1に等しくてもよい。例えば、図1Aに示すように、4×4アレイ10においてk=1の場合、2kN2=32である。
・ レベル0:完全に不能化されたPE。
・ 受け取った全ての命令がNOPとして扱われる。
・ レベル1:部分的にイネーブルにされたPE:PEが制御情報を受け取る:
・ 例えば仮想PEのID、飽和/未飽和モード、等のような制御情報のローディングを可能にする。
・ 例えば読取り状態レジスタのように制御情報の記憶を可能にする。
・ 全ての演算および通信命令がNOPとして扱われる。
・ レベル2:部分的にイネーブルにされたPE;PEが制御情報を受け取る:
・ 例えば、仮想PEのID、飽和/未飽和モード、等のような制御情報のローディングを可能にする。
・ 例えば読取り状態レジスタのように制御情報の記憶を可能にする。
・ 全ての演算命令はNOPとして扱われる。
・ 全ての通信命令が実行される。
・ レベル3:完全にイネーブルにされたPE:
・ 受取られた全ての命令が実行される。
(I4×G)による第1マトリックス乗算後の、4つの平面を次表に示す:ここで×はクロネッカー積を示す。
ここで×はクロネッカー積を示す。
を持つ仮想ノードvに関して、このアドレスの最初のqビットは、仮想アドレスのローカルIDセクションによって区別される2d-q個の仮想ノードのグループをエミュレートする物理ノードのIDを示す。vのあらゆる隣接ノードwは、vのアドレスと単一の数字だけ異なる。この数字は、仮想IDの最初のq個の数字のなかのいずれか1つであり、従って物理ノードの近隣に所属するか、または、wのアドレスは(d−q)個のローカル数字のなかの1つだけ異なり、従って同じ物理ノードによってエミュレートされることを意味する。更に、仮想ノードvの補集合は、仮想アドレスの補数が物理アドレスおよびローカルアドレスの補数の連結に等しいので、vを賄う(host)物理ノードの補集合によってエミュレートされる。相補物理ノードは、マニフォルドアレイ内の同じクラスタに属するので、相補仮想ノードも同様に同一クラスタに属する。
によって表される順列マトリックスとして定義されている。順列マトリックスは、特定マシン組織に対してロード又はストアされるべきデータにアクセスするためのアドレッシングメカニズムを定義すると一般的に解釈される。一般に、順列マトリックスは、その次に意図された計算的オペレーションに関して、データを適切な場所に置くために必要なデータの移動を表す。従って、データの移動、即ち順列マトリックスの目標アーキテクチャへのマッピングを最適化することが重要である。マニフォルドアレイ組織に関する、単一命令多重データ処理(SIMD)超立方体マシンとしての演算、即ち、完全シャッフルは、アレイ内にデータが適切に配置されれば容易に実行され得る。
n=5(P32 16)の完全シャッフル例は、図28〜図33を用いて記述される。図28Aは、完全シャッフルアルゴリズムを記述するために用いられるバス構造および演算ユニットを示す。図28Aには、多重コントローラ、メモリユニット0〜3、および、特殊目的FIFOバッファが含まれる。この組織の好ましい実施形態では、メモリユニット、コントローラ、および、FIFOバッファがPEのアレイと同じチップ上に配置される。ただし、本発明は更に一般的であり、単一チップの実現を越えるものであることを理解されたい。マニフォルドアレイコンセプトは、マイクロプロセッサチップPEのアレイによって、ケーブル付きバス、外部メモリ、および、外部コントローラと共に容易に使用可能である。この検討のために、この種マシンのファミリ全体に亙ってスケーラブルであると定義される単一アーキテクチャ及びマシン組織を可能にする単一チップ高性能アレイプロセッサが記述される。
・東スワップ {0,0 & 0,1}, {0,2 & 0,3}, {1,0 & 1,1}, {1,2 & 1,3},
{2,0 & 2,1}, {2,2 & 2,3}, {3,0 & 3,1}, {3,2 & 3,3},
・南スワップ {0,0 & 1,0}, {2,0 & 3,0}, {0,1 & 1,1}, {2,1 & 3,1},
{0,2 & 1,2}, {2,2 & 3,2}, {0,3 & 1,3}, {2,3 & 3,3},
・西スワップ {0,0 & 0,3}, {0,1 & 0,2}, {1,0 & 1,3}, {1,1 & 1,2},
{2,0 & 2,3}, {2,1 & 2,2}, {3,0 & 3,3}, {3,1 & 3,2},
・北スワップ {0,0 & 3,0}, {1,0 & 2,0}, {0,1 & 3,1}, {1,1 & 2,1},
{0,2 & 3,2}, {1,2 & 2,2}, {0,3 & 3,3}, {1,3 & 2,3},
スワップ演算は、指定されたPE間におけるレジスタデータ値の交換を引き起こす。交換するレジスタ値の選択は、各PEにおいて受信されたディスパッチ命令に定義されている。この例の場合には、一方のPEにおけるレジスタR1は、もう一方のPEにおけるレジスタR2と交換またはスワップされる。図31は完全なシャッフルシーケンスを示し、PEの超立方体番号およびそれらに含まれるレジスタR1及びR2を列形式においてリストする。スワップ(方向)命令によって分離された各列は、スワップ演算の結果を示す。図31に示すように、完全なシャッフルは、対構成されたPEの間におけるただ1回の最隣接データ移動の単一サイクルのみを必要とする各スワップ演算において実施される。
Claims (48)
- N×Mアレイに接続された複数の処理エレメント(PE)用相互接続システムであって、ここにNとMは両方とも1より大きく、各PEはデータ及びコマンドを送受信するための通信ポートを備えPEはクラスタにグループ化された相互接続システムにおいて、
PE間接続経路と、
クラスタの間の排他的なPE間接続経路を相互に組み合わせ、従来型トーラス接続PEアレイの接続性に等価なPE間接続性を提供するために必要な通信経路の個数を実質的に減少させるように前記PEへ接続されたクラスタスイッチとを有し、
前記クラスタスイッチが更に転置PE間および超立方体補足PE間に直接通信を提供するための接続部を有することを特徴とする相互接続システム。 - データ及びコマンドが8つの選択モードのうちの1つにおける前記通信ポートにおいて送受信可能であり、前記選択モードにおいて、
a)通信ポートを介して東PEへデータを送信し、同時に、通信ポートを介して西PEからデータを受信するための1つの送信東/受信西モードと、
b)通信ポートを介して北PEへデータを送信し、同時に、通信ポートを介して南PEからデータを受信するための1つの送信北/受信南モードと、
c)通信ポートを介して南PEへデータを送信し、同時に、通信ポートを介して北PEからデータを受信するための1つの送信南/受信北モードと、
d)通信ポートを介して西PEへデータを送信し、同時に、通信ポートを介して東PEからデータを受信するための1つの送信西/受信東モードと、
e)転置されたPE間の送受信のための転置送信/受信モード、及び、距離1超立方体PE間の送受信のための超立方体送信/受信モードと、
f)選定距離2超立方体PE間の送受信のための超立方体送信/受信モードと、
g)距離d、d次元超立方体補足PE間の送受信のための超立方体補集合送信/受信モードと
を含むことを特徴とする請求項1に記載の相互接続システム。 - 前記モードが前記PE間に直接接続経路が確立されることを可能にすることを特徴とする請求項2に記載の相互接続システム。
- 更に、各PE制御ポートに制御情報を同時に送り、かつ各PEにおいてレジスタにロードするために各PEデータポートにデータを送るように接続されたコントローラ及びメモリシステムを有することを特徴とする請求項3に記載の相互接続システム。
- 各通信ポートがBビット幅の送受信経路を含み、前記Bは1以上の整数であることを特徴とする請求項3に記載の相互接続システム。
- 各PEは、ある通信ポートを経てデータ又はコマンドを選択的に送り、制御ポートを介して受信し各々のPEに存在する制御論理により復号された通信命令に基づいて、同時に、別の通信ポートを経てデータ又はコマンドを受信するように接続されたことを特徴とする請求項3に記載の相互接続システム。
- 前記通信命令は、コントローラから前記制御ポートを経て前記制御論理によって受信されることを特徴とする請求項6に記載の相互接続システム。
- 前記クラスタスイッチがオペレーションをサポートし、前記PEはそれぞれ同時にコマンド又はデータを送り、同時に、コマンド又はデータを受け取ることを特徴とする請求項6に記載の相互接続システム。
- 前記PEはそれぞれ前記通信ポートの送信部分を経てコマンド又はデータを同時に送り、同時に、前記通信ポートの受信部分を経てデータ又はコマンドを受け取るように、前記同時オペレーションが選択的にスイッチされることを特徴とする請求項8に記載の相互接続システム。
- 並列プロセッサであって、
それぞれが1つの単一PE間通信ポートを備える複数の処理エレメント(PE)を有し、
従来型トーラス接続アレイの接続性に等価なPE間接続性を提供するように、かつ、直接転置間および直接超立方体距離1と選定距離2と超立方体間補足PE通信とを提供するように接続されたPE間通信経路を有することを特徴とする並列プロセッサ。 - 並列プロセッサであって、
各処理エレメントが合計B本のワイヤを経てデータを送受信する通信ポートを有するM個の処理エレメントのN個のクラスタと、
前記クラスタ対の間に接続された幅(M)(B)に等しいか、それ以下の個数の通信経路であって、対内の各クラスタメンバが対のもう一方のクラスタ内処理エレメントに対してトーラス最隣接体である処理エレメントを含み、各経路が相互に排他的な2つのトーラス方向、即ち、南と東、又は、南と西、又は、北と東、又は、北と西における前記クラスタ対間通信を可能にする通信経路と、
前記クラスタ対間の幅2(M)(B)のワイヤによる通信を、幅(M)(B)のワイヤ経路数以下に組み合わせるように接続されたマルチプレクサと、
を有することを特徴とする並列プロセッサ。 - 各クラスタの処理エレメントが北および西トーラス方向で一方のクラスタと、南および東トーラス方向でもう一方のクラスタと通信することを特徴とする請求項11に記載の並列プロセッサ。
- 各クラスタの処理エレメントが北および東トーラス方向で一方のクラスタと、南および西トーラス方向でもう一方のクラスタと通信することを特徴とする請求項11に記載の並列プロセッサ。
- 各クラスタの処理エレメントが2つの超立方体方向で一方のクラスタと、2つの超立方体方向でもう一方のクラスタと通信することを特徴とする請求項11に記載の並列プロセッサ。
- 少なくとも1つのクラスタが超立方体補足対を含むことを特徴とする請求項11に記載の並列プロセッサ。
- クラスタスイッチが前記マルチプレクサを有し、相互に排他的な2つのトーラス方向から受信した通信を、1つのクラスタ内の処理エレメントに多重化するように前記クラスタスイッチが接続されることを特徴とする請求項11に記載の並列プロセッサ。
- 前記クラスタスイッチが1つのクラスタ内の処理エレメントからの通信をもう一方のクラスタへ送信するために多重化するように接続されることを特徴とする請求項16に記載の並列プロセッサ。
- 前記クラスタスイッチが、1つのクラスタ内の転置処理エレメント間で通信を多重化するように接続されることを特徴とする請求項17に記載の並列プロセッサ。
- 前記NがM以上であることを特徴とする請求項11に記載の並列プロセッサ。
- 前記NがM未満であることを特徴とする請求項11に記載の並列プロセッサ。
- 並列プロセッサであって、
各処理エレメントが合計B本のワイヤを経てデータを送受信する通信ポートを有し、1つのクラスタ内の各処理エレメントが1つのクラスタ内において前記クラスタの外部の処理エレメントに対するよりも他の処理エレメントに対して物理的に一層近接して形成された、M個の処理エレメントのN個のクラスタと、
前記クラスタ対の間に接続された幅(M)(B)のワイヤの数に等しいかそれ以下の数であって、対内の各クラスタメンバが、対のもう一方のクラスタ内処理エレメントに対してトーラス最隣接体である処理エレメントを含み、各経路が相互に排他的な2つのトーラス方向、即ち、南と東、又は、南と西、又は、北と東、又は、北と西、または、2つの超立方体次元の間における前記クラスタ対間通信を可能にした通信経路と、
、前記クラスタ対間の幅2(M)(B)のワイヤによる通信を幅(M)(B)のワイヤ経路数以下に組み合わせるように接続されたマルチプレクサと、
を有することを特徴とする並列プロセッサ。 - 各クラスタの処理エレメントが北および西トーラス方向で一方のクラスタと、南および東トーラス方向でもう一方のクラスタと通信することを特徴とする請求項21に記載の並列プロセッサ。
- 各クラスタの処理エレメントが北および東トーラス方向で一方のクラスタと、南および西トーラス方向でもう一方のクラスタと通信することを特徴とする請求項21に記載の並列プロセッサ。
- 少なくとも1つのクラスタが超立方体補足対を含むことを特徴とする請求項21に記載の並列プロセッサ。
- クラスタスイッチが前記マルチプレクサを有し、2つの超立方体方向から受信した通信を1つのクラスタ内の処理エレメントに多重化するように前記クラスタスイッチが接続されることを特徴とする請求項21に記載の並列プロセッサ。
- 前記クラスタスイッチが1つのクラスタ内の処理エレメントからの通信を、もう一方のクラスタへ送信するために多重化するように接続されることを特徴とする請求項25に記載の並列プロセッサ。
- 前記クラスタスイッチが1つのクラスタ内の超立方体補足処理エレメント間での通信を多重化するように接続されることを特徴とする請求項26に記載の並列プロセッサ。
- 前記NがMに等しいか、それ以下であることを特徴とする請求項21に記載の並列プロセッサ。
- 前記NがM以上であることを特徴とする請求項21に記載の並列プロセッサ。
- 前記処理エレメント間通信がビット直列であり、各処理エレメントのクラスタが前記通信経路を経て他の2つのクラスタと通信することを特徴とする請求項21に記載の並列プロセッサ。
- 処理エレメント間の通信経路がデータバスを有することを特徴とする請求項21に記載の並列プロセッサ。
- 前記通信経路が双方向性であることを特徴とする請求項21に記載の並列プロセッサ。
- 前記通信経路が単方向性であることを特徴とする請求項21に記載の並列プロセッサ。
- PとQが、トーラス接続アレイと同数のPEを備えるそれぞれ行と列の個数であり、PとQがそれぞれNとMに等しいことを特徴とする請求項21に記載の並列プロセッサ。
- PとQが同数のPEを備えたトーラス接続アレイのそれぞれ行と列の個数であり、QがそれぞれMとNに等しいことを特徴とする請求項21に記載の並列プロセッサ。
- 前記クラスタスイッチは更に、1つのクラスタ内の転置PE対におけるPE間直接通信を提供するように接続されることを特徴とする請求項36に記載の並列アレイプロセッサ。
- 前記クラスタを組み合わせ、同時に、多重化を維持し、或いは前記クラスタスイッチによって、前記クラスタがスケーラブルであることを特徴とする請求項37に記載の並列プロセッサ。
- 前記クラスタスイッチは更に1つのクラスタ内超立方体補足対におけるPE間直接通信を提供するように接続されることを特徴とする請求項38に記載の並列プロセッサ。
- 並列プロセッサを形成する方法であって、
各クラスタが次式によって定義され、
reshape(GNvec(T),N,N)
クラスタが他の少なくとも1つのクラスタの処理エレメントと相互に排他的な方向においてのみ通信する、M個の処理エレメントのN個のクラスタにおいて処理エレメントを配列するステップと、
前記の相互に排他的な方向の通信を多重化するステップと、
を含むことを特徴とする並列プロセッサを形成する方法。 - それぞれがデータ及びコマンドを送受信するための通信ポートを備えるPEがクラスタにグループ化され、共に1より大きいN,MによりN×Mアレイに接続された複数の処理エレメント(PE)のための相互接続システムであって、
PE間接続経路と、
クラスタの間における相互に排他的なPE間接続経路を組み合わせ、それによって、従来型トーラス接続PEアレイの接続性に等価なPE間接続性を提供するために必要な通信経路の個数を実質的に減少させるように前記PEへ接続されたクラスタスイッチとを有し、
前記クラスタスイッチが更に転置PEの間および超立方体補足PEの間および各クラスタ内PEの任意の対の間に直接通信を提供するように各クラスタ内PEに完全に接続するための接続部を有することを特徴とする相互接続システム。 - クラスタ内に配列された複数の処理エレメント(PE)を有する並列プロセッサであって、
PEの対が、クラスタ内、および、1つのクラスタ内の第1PEと前記第1PEを含むクラスタに隣接する2つのクラスタの1つのクラスタ内の第2PEとの間の利用可能な通信経路上で、単一ステップで通信するように前記PEを接続するPE間通信経路を有することを特徴とする並列プロセッサ。 - 1つのクラスタ内の全てのPEが完全に接続されることを特徴とする請求項42に記載の並列プロセッサ。
- 前記PEが分離された送信および受信ポートを備え、第1クラスタ内の任意のPEと隣接する第2クラスタ内の任意のPEとの間の通信が前記第1および第2クラスタ内の全てのPEに関して同時に実施可能であることを特徴とする請求項43に記載の並列プロセッサ。
- 第1クラスタ内の任意のPEが第2の隣接クラスタ内の任意のPEに送信可能であり、第2クラスタ内の前記PEが、第3隣接クラスタ内の任意のPEに送ることが可能であることを特徴とする請求項42に記載の並列プロセッサ。
- それぞれがデータ及びコマンドを送受信するための通信ポートを備え、かつクラスタにグループ化され、共に1より大きいN,Mで規定されるN×Mアレイ内の複数のノードを接続するための相互接続システムであって、
ノード間接続経路と、
クラスタ間の相互に排他的なノード間接続経路を組み合わせ、クラスタ間においてノード間接続経路を提供するために必要な通信経路の個数を実質的に減少させ、それによって従来型トーラス接続ノードアレイの接続性に等価なノード間接続性を提供するために必要な通信経路の個数を実質的に減少させるように前記ノードへ接続されたクラスタスイッチを有し、前記クラスタスイッチが更に転置ノード間および超立方体補足ノード間に直接通信を提供するための接続部を有することを特徴とする相互接続システム。 - 前記ノードが、グレイ符号化アドレスを備え、各最隣接ノードがただ1つの単一ビットだけ異なるアドレスを持つようにクラスタ内において配列されたことを特徴とする請求項46に記載の相互接続システム。
- 各メモリがデータ及びコマンドを送受信するための通信ポートを備え、かつメモリがクラスタにグループ化され、タイル張り様メモリシステムを形成するようにN×Mアレイ内の複数のメモリエレメントを接続するための相互接続システムであって、
メモリ間接続経路と、
クラスタの間の相互に排他的なメモリ間続部経路を組み合わせ、それによって、従来型トーラス接続メモリアレイの接続性に等価なメモリ間接続性を提供するために必要な通信経路の個数を実質的に減少させるように前記メモリへ接続されたクラスタスイッチとを有し、
前記クラスタスイッチが更に転置メモリ間および超立方体補足メモリ間に直接通信を提供するための接続部を有することを特徴とする相互接続システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/949,122 US6167502A (en) | 1997-10-10 | 1997-10-10 | Method and apparatus for manifold array processing |
US08/949,122 | 1997-10-10 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009240821A Division JP4944177B2 (ja) | 1997-10-10 | 2009-10-19 | プロセッサアレイ及びその形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012133793A true JP2012133793A (ja) | 2012-07-12 |
JP5129398B2 JP5129398B2 (ja) | 2013-01-30 |
Family
ID=25488621
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000516291A Expired - Fee Related JP4447770B2 (ja) | 1997-10-10 | 1998-10-09 | 相互接続システム及び並列プロセッサとその形成方法 |
JP2009240821A Expired - Fee Related JP4944177B2 (ja) | 1997-10-10 | 2009-10-19 | プロセッサアレイ及びその形成方法 |
JP2012015924A Expired - Fee Related JP5129398B2 (ja) | 1997-10-10 | 2012-01-27 | プロセッサアレイ及びその形成方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000516291A Expired - Fee Related JP4447770B2 (ja) | 1997-10-10 | 1998-10-09 | 相互接続システム及び並列プロセッサとその形成方法 |
JP2009240821A Expired - Fee Related JP4944177B2 (ja) | 1997-10-10 | 2009-10-19 | プロセッサアレイ及びその形成方法 |
Country Status (8)
Country | Link |
---|---|
US (3) | US6167502A (ja) |
EP (1) | EP1034484A4 (ja) |
JP (3) | JP4447770B2 (ja) |
KR (1) | KR20010015731A (ja) |
CN (1) | CN1326061C (ja) |
CA (1) | CA2305221A1 (ja) |
IL (1) | IL135535A0 (ja) |
WO (1) | WO1999019807A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019003414A (ja) * | 2017-06-15 | 2019-01-10 | 公立大学法人会津大学 | データ処理装置、及びこれにおけるデータ処理方法 |
JP2020526830A (ja) * | 2017-07-07 | 2020-08-31 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 演算アクセラレータ |
Families Citing this family (128)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2348984B (en) * | 1999-04-09 | 2004-05-12 | Pixelfusion Ltd | Parallel data processing systems |
CA2378088A1 (en) * | 1999-06-25 | 2001-01-04 | Massively Parallel Computing, Inc. | Massive collective network processing system and methods |
KR100349671B1 (ko) * | 1999-12-13 | 2002-08-22 | 한국전자통신연구원 | 3-링크 노드 상호연결 장치 및 그 방법과 그를 이용한 병렬처리 시스템 |
US7191310B2 (en) * | 2000-01-19 | 2007-03-13 | Ricoh Company, Ltd. | Parallel processor and image processing apparatus adapted for nonlinear processing through selection via processor element numbers |
WO2001063438A1 (en) * | 2000-02-24 | 2001-08-30 | Bops Incorporated | Methods and apparatus for providing bit-reversal and multicast functions utilizing dma controller |
US7032223B2 (en) | 2000-03-01 | 2006-04-18 | Realtek Semiconductor Corp. | Transport convergence sub-system with shared resources for multiport xDSL system |
US6728905B1 (en) * | 2000-03-03 | 2004-04-27 | International Business Machines Corporation | Apparatus and method for rebuilding a logical device in a cluster computer system |
RU2158319C1 (ru) * | 2000-04-25 | 2000-10-27 | Институт металлургии и материаловедения им. А.А. Байкова РАН | Высокопрочная коррозионно- и износостойкая аустенитная сталь |
US8325761B2 (en) | 2000-06-26 | 2012-12-04 | Massivley Parallel Technologies, Inc. | System and method for establishing sufficient virtual channel performance in a parallel computing network |
US7418470B2 (en) | 2000-06-26 | 2008-08-26 | Massively Parallel Technologies, Inc. | Parallel processing systems and method |
US6853635B1 (en) * | 2000-07-24 | 2005-02-08 | Nortel Networks Limited | Multi-dimensional lattice network |
US6826148B1 (en) | 2000-07-25 | 2004-11-30 | Sun Microsystems, Inc. | System and method for implementing a routing scheme in a computer network using intention packets when fault conditions are detected |
US6741561B1 (en) | 2000-07-25 | 2004-05-25 | Sun Microsystems, Inc. | Routing mechanism using intention packets in a hierarchy or networks |
US6925056B1 (en) | 2000-07-25 | 2005-08-02 | Sun Microsystems, Inc. | System and method for implementing a routing scheme using intention packets in a computer network |
SE522520C2 (sv) * | 2000-11-02 | 2004-02-10 | Ericsson Telefon Ab L M | Signalbearbetningssystem |
US6996504B2 (en) * | 2000-11-14 | 2006-02-07 | Mississippi State University | Fully scalable computer architecture |
US6624056B2 (en) * | 2000-12-04 | 2003-09-23 | Pts Corporation | Methods and apparatus for providing improved physical designs and routing with reduced capacitive power dissipation |
US7401161B2 (en) | 2000-12-18 | 2008-07-15 | Sun Microsystems, Inc. | High performance storage array interconnection fabric using multiple independent paths |
US6718428B2 (en) | 2000-12-18 | 2004-04-06 | Sun Microsystems, Inc. | Storage array interconnection fabric using a torus topology |
GB2370380B (en) | 2000-12-19 | 2003-12-31 | Picochip Designs Ltd | Processor architecture |
US7072976B2 (en) * | 2001-01-04 | 2006-07-04 | Sun Microsystems, Inc. | Scalable routing scheme for a multi-path interconnection fabric |
US7007189B2 (en) * | 2001-05-07 | 2006-02-28 | Sun Microsystems, Inc. | Routing scheme using preferred paths in a multi-path interconnection fabric in a storage network |
US6909695B2 (en) * | 2001-05-07 | 2005-06-21 | Sun Microsystems, Inc. | Fault-tolerant, self-healing routing scheme for a multi-path interconnection fabric in a storage network |
US6883108B2 (en) * | 2001-05-07 | 2005-04-19 | Sun Microsystems, Inc. | Fault-tolerant routing scheme for a multi-path interconnection fabric in a storage network |
US7152151B2 (en) * | 2002-07-18 | 2006-12-19 | Ge Fanuc Embedded Systems, Inc. | Signal processing resource for selective series processing of data in transit on communications paths in multi-processor arrangements |
US6898691B2 (en) * | 2001-06-06 | 2005-05-24 | Intrinsity, Inc. | Rearranging data between vector and matrix forms in a SIMD matrix processor |
KR100401946B1 (ko) * | 2001-08-10 | 2003-10-17 | 박종원 | 주소계산과 자료이동방법 및 이를 이용한 충돌회피 기억 장치 |
US7383421B2 (en) | 2002-12-05 | 2008-06-03 | Brightscale, Inc. | Cellular engine for a data processing system |
JP2003067354A (ja) * | 2001-08-29 | 2003-03-07 | Hitachi Ltd | 並列計算機システム及びプロセッサ間通信処理方法 |
US7000033B2 (en) * | 2001-09-28 | 2006-02-14 | Sun Microsystems, Inc. | Mapping of nodes in an interconnection fabric |
US7027413B2 (en) * | 2001-09-28 | 2006-04-11 | Sun Microsystems, Inc. | Discovery of nodes in an interconnection fabric |
US20030065741A1 (en) * | 2001-09-29 | 2003-04-03 | Hahn Vo | Concurrent bidirectional network communication utilizing send and receive threads |
US7162608B2 (en) * | 2001-10-24 | 2007-01-09 | Cray, Inc. | Translation lookaside buffer-based memory system and method for use in a computer having a plurality of processor element |
US7461234B2 (en) * | 2002-07-01 | 2008-12-02 | Panasonic Corporation | Loosely-biased heterogeneous reconfigurable arrays |
US7263602B2 (en) * | 2002-08-16 | 2007-08-28 | Carnegie Mellon University | Programmable pipeline fabric utilizing partially global configuration buses |
US7395408B2 (en) * | 2002-10-16 | 2008-07-01 | Matsushita Electric Industrial Co., Ltd. | Parallel execution processor and instruction assigning making use of group number in processing elements |
US7673118B2 (en) * | 2003-02-12 | 2010-03-02 | Swarztrauber Paul N | System and method for vector-parallel multiprocessor communication |
US6950905B2 (en) * | 2003-02-20 | 2005-09-27 | Sun Microsystems, Inc. | Write posting memory interface with block-based read-ahead mechanism |
US7324564B2 (en) * | 2003-02-20 | 2008-01-29 | Sun Microsystems, Inc. | Transmitting odd-sized packets over a double data rate link |
US7581081B2 (en) | 2003-03-31 | 2009-08-25 | Stretch, Inc. | Systems and methods for software extensible multi-processing |
GB2400195B (en) * | 2003-03-31 | 2005-06-29 | Micron Technology Inc | Active memory processing array topography and method |
US7613900B2 (en) * | 2003-03-31 | 2009-11-03 | Stretch, Inc. | Systems and methods for selecting input/output configuration in an integrated circuit |
US7590829B2 (en) * | 2003-03-31 | 2009-09-15 | Stretch, Inc. | Extension adapter |
US8001266B1 (en) | 2003-03-31 | 2011-08-16 | Stretch, Inc. | Configuring a multi-processor system |
US7003594B2 (en) * | 2003-05-12 | 2006-02-21 | Sun Microsystems, Inc. | Streaming protocol for storage devices |
US20070186076A1 (en) * | 2003-06-18 | 2007-08-09 | Jones Anthony M | Data pipeline transport system |
US7865637B2 (en) * | 2003-06-18 | 2011-01-04 | Nethra Imaging, Inc. | System of hardware objects |
US7386626B2 (en) * | 2003-06-23 | 2008-06-10 | Newisys, Inc. | Bandwidth, framing and error detection in communications between multi-processor clusters of multi-cluster computer systems |
US7373642B2 (en) * | 2003-07-29 | 2008-05-13 | Stretch, Inc. | Defining instruction extensions in a standard programming language |
US7418575B2 (en) * | 2003-07-29 | 2008-08-26 | Stretch, Inc. | Long instruction word processing with instruction extensions |
US7395347B2 (en) * | 2003-08-05 | 2008-07-01 | Newisys, Inc, | Communication between and within multi-processor clusters of multi-cluster computer systems |
US7237055B1 (en) * | 2003-10-22 | 2007-06-26 | Stretch, Inc. | System, apparatus and method for data path routing configurable to perform dynamic bit permutations |
US7526632B1 (en) | 2003-10-22 | 2009-04-28 | Stretch, Inc. | System, apparatus and method for implementing multifunctional memory in reconfigurable data path processing |
US7904905B2 (en) * | 2003-11-14 | 2011-03-08 | Stmicroelectronics, Inc. | System and method for efficiently executing single program multiple data (SPMD) programs |
US7711977B2 (en) * | 2004-04-15 | 2010-05-04 | Raytheon Company | System and method for detecting and managing HPC node failure |
US8335909B2 (en) | 2004-04-15 | 2012-12-18 | Raytheon Company | Coupling processors to each other for high performance computing (HPC) |
US8190714B2 (en) | 2004-04-15 | 2012-05-29 | Raytheon Company | System and method for computer cluster virtualization using dynamic boot images and virtual disk |
US8336040B2 (en) | 2004-04-15 | 2012-12-18 | Raytheon Company | System and method for topology-aware job scheduling and backfilling in an HPC environment |
US20050235055A1 (en) * | 2004-04-15 | 2005-10-20 | Raytheon Company | Graphical user interface for managing HPC clusters |
US9178784B2 (en) | 2004-04-15 | 2015-11-03 | Raytheon Company | System and method for cluster management based on HPC architecture |
WO2005109232A1 (en) * | 2004-05-12 | 2005-11-17 | Building 31 Clustering Ab | Cluster switch |
US7475274B2 (en) * | 2004-11-17 | 2009-01-06 | Raytheon Company | Fault tolerance and recovery in a high-performance computing (HPC) system |
US7433931B2 (en) * | 2004-11-17 | 2008-10-07 | Raytheon Company | Scheduling in a high-performance computing (HPC) system |
US8244882B2 (en) | 2004-11-17 | 2012-08-14 | Raytheon Company | On-demand instantiation in a high-performance computing (HPC) system |
US7581079B2 (en) * | 2005-03-28 | 2009-08-25 | Gerald George Pechanek | Processor composed of memory nodes that execute memory access instructions and cooperate with execution nodes to execute function instructions |
JP2009523292A (ja) * | 2006-01-10 | 2009-06-18 | ブライトスケール インコーポレイテッド | 並列処理システムにおけるマルチメディア・データ処理をスケジューリングするための方法及び装置 |
US8108512B2 (en) | 2006-09-01 | 2012-01-31 | Massively Parallel Technologies, Inc. | System and method for accessing and using a supercomputer |
US20080059763A1 (en) * | 2006-09-01 | 2008-03-06 | Lazar Bivolarski | System and method for fine-grain instruction parallelism for increased efficiency of processing compressed multimedia data |
US20080244238A1 (en) * | 2006-09-01 | 2008-10-02 | Bogdan Mitu | Stream processing accelerator |
US20080059764A1 (en) * | 2006-09-01 | 2008-03-06 | Gheorghe Stefan | Integral parallel machine |
US8122078B2 (en) * | 2006-10-06 | 2012-02-21 | Calos Fund, LLC | Processor with enhanced combined-arithmetic capability |
US20080133879A1 (en) * | 2006-12-05 | 2008-06-05 | Electronics And Telecommunications Research Institute | SIMD parallel processor with SIMD/SISD/row/column operation modes |
US9330230B2 (en) * | 2007-04-19 | 2016-05-03 | International Business Machines Corporation | Validating a cabling topology in a distributed computing system |
US7673120B2 (en) * | 2007-06-27 | 2010-03-02 | Texas Instruments Incorporated | Inter-cluster communication network and heirarchical register files for clustered VLIW processors |
US8051338B2 (en) * | 2007-07-19 | 2011-11-01 | Cray Inc. | Inter-asic data transport using link control block manager |
US8151031B2 (en) * | 2007-10-31 | 2012-04-03 | Texas Instruments Incorporated | Local memories with permutation functionality for digital signal processors |
GB2454865B (en) | 2007-11-05 | 2012-06-13 | Picochip Designs Ltd | Power control |
US8028150B2 (en) * | 2007-11-16 | 2011-09-27 | Shlomo Selim Rakib | Runtime instruction decoding modification in a multi-processing array |
GB2457310B (en) * | 2008-02-11 | 2012-03-21 | Picochip Designs Ltd | Signal routing in processor arrays |
US8122228B2 (en) * | 2008-03-24 | 2012-02-21 | International Business Machines Corporation | Broadcasting collective operation contributions throughout a parallel computer |
US8484440B2 (en) | 2008-05-21 | 2013-07-09 | International Business Machines Corporation | Performing an allreduce operation on a plurality of compute nodes of a parallel computer |
US8145880B1 (en) | 2008-07-07 | 2012-03-27 | Ovics | Matrix processor data switch routing systems and methods |
US8131975B1 (en) | 2008-07-07 | 2012-03-06 | Ovics | Matrix processor initialization systems and methods |
US8327114B1 (en) * | 2008-07-07 | 2012-12-04 | Ovics | Matrix processor proxy systems and methods |
US7958341B1 (en) | 2008-07-07 | 2011-06-07 | Ovics | Processing stream instruction in IC of mesh connected matrix of processors containing pipeline coupled switch transferring messages over consecutive cycles from one link to another link or memory |
US7870365B1 (en) | 2008-07-07 | 2011-01-11 | Ovics | Matrix of processors with data stream instruction execution pipeline coupled to data switch linking to neighbor units by non-contentious command channel / data channel |
US8281053B2 (en) | 2008-07-21 | 2012-10-02 | International Business Machines Corporation | Performing an all-to-all data exchange on a plurality of data buffers by performing swap operations |
JP2010039625A (ja) * | 2008-08-01 | 2010-02-18 | Renesas Technology Corp | 並列演算装置 |
US8952976B2 (en) * | 2008-08-06 | 2015-02-10 | Nxp B.V. | SIMD parallel processor architecture |
US7958194B2 (en) | 2008-08-25 | 2011-06-07 | Massively Parallel Technologies, Inc. | System and method for parallel processing using a Type I Howard Cascade |
US8755515B1 (en) | 2008-09-29 | 2014-06-17 | Wai Wu | Parallel signal processing system and method |
US8302076B2 (en) * | 2008-11-12 | 2012-10-30 | Landmark Graphics Corporation | Systems and methods for improved parallel ILU factorization in distributed sparse linear systems |
GB2470037B (en) | 2009-05-07 | 2013-07-10 | Picochip Designs Ltd | Methods and devices for reducing interference in an uplink |
GB2470891B (en) | 2009-06-05 | 2013-11-27 | Picochip Designs Ltd | A method and device in a communication network |
GB2470771B (en) | 2009-06-05 | 2012-07-18 | Picochip Designs Ltd | A method and device in a communication network |
US10216692B2 (en) | 2009-06-17 | 2019-02-26 | Massively Parallel Technologies, Inc. | Multi-core parallel processing system |
GB2474071B (en) | 2009-10-05 | 2013-08-07 | Picochip Designs Ltd | Femtocell base station |
GB2482869B (en) | 2010-08-16 | 2013-11-06 | Picochip Designs Ltd | Femtocell access control |
US8762655B2 (en) * | 2010-12-06 | 2014-06-24 | International Business Machines Corporation | Optimizing output vector data generation using a formatted matrix data structure |
US8676874B2 (en) | 2010-12-06 | 2014-03-18 | International Business Machines Corporation | Data structure for tiling and packetizing a sparse matrix |
CN103155420B (zh) * | 2011-01-07 | 2017-10-27 | 马维尔国际贸易有限公司 | 用于并联布置的多个迭代解码器的低延时simd架构 |
GB2489919B (en) | 2011-04-05 | 2018-02-14 | Intel Corp | Filter |
GB2489716B (en) | 2011-04-05 | 2015-06-24 | Intel Corp | Multimode base system |
JP5678782B2 (ja) * | 2011-04-07 | 2015-03-04 | 富士通セミコンダクター株式会社 | リコンフィグ可能な集積回路装置 |
GB2491098B (en) | 2011-05-16 | 2015-05-20 | Intel Corp | Accessing a base station |
US8910178B2 (en) | 2011-08-10 | 2014-12-09 | International Business Machines Corporation | Performing a global barrier operation in a parallel computer |
CN103891214B (zh) * | 2011-10-26 | 2016-08-24 | 国际商业机器公司 | 优化超立方体网络中的数据传输的方法和系统 |
CN103646204A (zh) * | 2011-10-26 | 2014-03-19 | 潘铁军 | 一种用于移动信息安全保护的安全设备 |
CN103139110B (zh) * | 2011-11-30 | 2016-08-03 | 上海贝尔股份有限公司 | 一种用于基带处理的装置和方法 |
US9495135B2 (en) | 2012-02-09 | 2016-11-15 | International Business Machines Corporation | Developing collective operations for a parallel computer |
US9152595B2 (en) * | 2012-10-18 | 2015-10-06 | Qualcomm Incorporated | Processor-based system hybrid ring bus interconnects, and related devices, processor-based systems, and methods |
US9507603B2 (en) * | 2013-03-09 | 2016-11-29 | Gerald George Pechanek | Methods and apparatus for signal flow graph pipelining that reduce storage of temporary variables |
EP3079071B1 (en) * | 2015-04-10 | 2018-08-01 | Politechnika Lodzka | A panel with electronic circuits and a set of panels |
US10116557B2 (en) | 2015-05-22 | 2018-10-30 | Gray Research LLC | Directional two-dimensional router and interconnection network for field programmable gate arrays, and other circuits and applications of the router and network |
WO2017120270A1 (en) * | 2016-01-04 | 2017-07-13 | Gray Research LLC | Massively parallel computer, accelerated computing clusters, and two dimensional router and interconnection network for field programmable gate arrays, and applications |
US10587534B2 (en) | 2017-04-04 | 2020-03-10 | Gray Research LLC | Composing cores and FPGAS at massive scale with directional, two dimensional routers and interconnection networks |
US10534652B1 (en) * | 2017-06-29 | 2020-01-14 | Amazon Technologies, Inc. | Efficient movement of virtual nodes during reconfiguration of computing cluster |
JP7386542B2 (ja) * | 2018-03-08 | 2023-11-27 | クアドリック.アイオー,インコーポレイテッド | 機械知覚および高密度アルゴリズム集積回路 |
US10956536B2 (en) * | 2018-10-31 | 2021-03-23 | Advanced Micro Devices, Inc. | Device and method for accelerating matrix multiply operations |
CN109523019B (zh) * | 2018-12-29 | 2024-05-21 | 百度在线网络技术(北京)有限公司 | 加速器、基于fpga的加速系统及控制方法、cnn网络系统 |
CN109902064A (zh) * | 2019-02-01 | 2019-06-18 | 京微齐力(北京)科技有限公司 | 一种二维脉动阵列的芯片电路 |
US10884707B1 (en) | 2019-06-27 | 2021-01-05 | Amazon Technologies, Inc. | Transpose operations using processing element array |
CN110519058B (zh) * | 2019-07-10 | 2020-09-29 | 中国科学院信息工程研究所 | 一种对于基于格的公钥加密算法的加速方法 |
KR20220003621A (ko) * | 2020-03-26 | 2022-01-10 | 그래프코어 리미티드 | 2개의 내장된 링을 구비한 네트워크 컴퓨터 |
CN112328512B (zh) * | 2020-09-22 | 2023-07-28 | 北京计算机技术及应用研究所 | 一种应用于多控存储系统的缓存同步系统及方法 |
CN112269757B (zh) * | 2020-09-30 | 2023-10-27 | 北京清微智能科技有限公司 | 粗粒度可重构处理器中的计算阵列和可重构处理器 |
US12013809B2 (en) * | 2020-09-30 | 2024-06-18 | Beijing Tsingmicro Intelligent Technology Co., Ltd. | Computing array and processor having the same |
US11516087B2 (en) * | 2020-11-30 | 2022-11-29 | Google Llc | Connecting processors using twisted torus configurations |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6359651A (ja) * | 1986-08-02 | 1988-03-15 | アクティヴ メモリー テクノロジー リミテッド | デ−タ処理装置 |
JPH03186963A (ja) * | 1989-12-15 | 1991-08-14 | Nippon Telegr & Teleph Corp <Ntt> | 計算機の結合方法 |
JPH07152722A (ja) * | 1993-08-12 | 1995-06-16 | Hughes Aircraft Co | Simdマルチプロセッサ用動的再構成可能スイッチ装置 |
JPH0830571A (ja) * | 1995-07-24 | 1996-02-02 | Hitachi Ltd | データ転送ネットワーク |
JPH0954762A (ja) * | 1995-08-18 | 1997-02-25 | Hitachi Ltd | ネットワーク構成 |
JPH1011404A (ja) * | 1996-06-27 | 1998-01-16 | Fuji Xerox Co Ltd | マルチプロセッサ装置を構成するための集積回路装置及びその接続方法及びマルチチップモジュール |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6041398A (en) * | 1992-06-26 | 2000-03-21 | International Business Machines Corporation | Massively parallel multiple-folded clustered processor mesh array |
US5065339A (en) * | 1990-05-22 | 1991-11-12 | International Business Machines Corporation | Orthogonal row-column neural processor |
US5148515A (en) * | 1990-05-22 | 1992-09-15 | International Business Machines Corp. | Scalable neural array processor and method |
US5577262A (en) * | 1990-05-22 | 1996-11-19 | International Business Machines Corporation | Parallel array processor interconnections |
US5146543A (en) * | 1990-05-22 | 1992-09-08 | International Business Machines Corp. | Scalable neural array processor |
EP0486684A1 (en) * | 1990-05-22 | 1992-05-27 | International Business Machines Corporation | Virtual neurocomputer architectures for neural networks |
US5146420A (en) * | 1990-05-22 | 1992-09-08 | International Business Machines Corp. | Communicating adder tree system for neural array processor |
US5794059A (en) * | 1990-11-13 | 1998-08-11 | International Business Machines Corporation | N-dimensional modified hypercube |
US5590345A (en) * | 1990-11-13 | 1996-12-31 | International Business Machines Corporation | Advanced parallel array processor(APAP) |
US5495474A (en) * | 1991-03-29 | 1996-02-27 | International Business Machines Corp. | Switch-based microchannel planar apparatus |
CA2073516A1 (en) * | 1991-11-27 | 1993-05-28 | Peter Michael Kogge | Dynamic multi-mode parallel processor array architecture computer system |
JP2647327B2 (ja) * | 1992-04-06 | 1997-08-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 大規模並列コンピューティング・システム装置 |
JP2572522B2 (ja) * | 1992-05-12 | 1997-01-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピューティング装置 |
DE4426620A1 (de) * | 1993-07-28 | 1995-02-02 | Fuji Photo Film Co Ltd | Papierträger für den photographischen Druck |
US5566342A (en) * | 1994-08-31 | 1996-10-15 | International Business Machines Corporation | Scalable switch wiring technique for large arrays of processors |
US5682491A (en) * | 1994-12-29 | 1997-10-28 | International Business Machines Corporation | Selective processing and routing of results among processors controlled by decoding instructions using mask value derived from instruction tag and processor identifier |
US5546336A (en) * | 1995-01-19 | 1996-08-13 | International Business Machine Corporation | Processor using folded array structures for transposition memory and fast cosine transform computation |
US5659785A (en) * | 1995-02-10 | 1997-08-19 | International Business Machines Corporation | Array processor communication architecture with broadcast processor instructions |
US6023753A (en) * | 1997-06-30 | 2000-02-08 | Billion Of Operations Per Second, Inc. | Manifold array processor |
-
1997
- 1997-10-10 US US08/949,122 patent/US6167502A/en not_active Expired - Lifetime
-
1998
- 1998-10-09 CA CA002305221A patent/CA2305221A1/en not_active Abandoned
- 1998-10-09 KR KR1020007003864A patent/KR20010015731A/ko not_active Application Discontinuation
- 1998-10-09 EP EP98954956A patent/EP1034484A4/en not_active Withdrawn
- 1998-10-09 CN CNB988094460A patent/CN1326061C/zh not_active Expired - Fee Related
- 1998-10-09 JP JP2000516291A patent/JP4447770B2/ja not_active Expired - Fee Related
- 1998-10-09 WO PCT/US1998/021478 patent/WO1999019807A1/en not_active Application Discontinuation
- 1998-10-09 IL IL13553598A patent/IL135535A0/xx unknown
-
2000
- 2000-11-06 US US09/707,209 patent/US6470441B1/en not_active Expired - Lifetime
-
2002
- 2002-09-24 US US10/254,049 patent/US6769056B2/en not_active Expired - Lifetime
-
2009
- 2009-10-19 JP JP2009240821A patent/JP4944177B2/ja not_active Expired - Fee Related
-
2012
- 2012-01-27 JP JP2012015924A patent/JP5129398B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6359651A (ja) * | 1986-08-02 | 1988-03-15 | アクティヴ メモリー テクノロジー リミテッド | デ−タ処理装置 |
JPH03186963A (ja) * | 1989-12-15 | 1991-08-14 | Nippon Telegr & Teleph Corp <Ntt> | 計算機の結合方法 |
JPH07152722A (ja) * | 1993-08-12 | 1995-06-16 | Hughes Aircraft Co | Simdマルチプロセッサ用動的再構成可能スイッチ装置 |
JPH0830571A (ja) * | 1995-07-24 | 1996-02-02 | Hitachi Ltd | データ転送ネットワーク |
JPH0954762A (ja) * | 1995-08-18 | 1997-02-25 | Hitachi Ltd | ネットワーク構成 |
JPH1011404A (ja) * | 1996-06-27 | 1998-01-16 | Fuji Xerox Co Ltd | マルチプロセッサ装置を構成するための集積回路装置及びその接続方法及びマルチチップモジュール |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019003414A (ja) * | 2017-06-15 | 2019-01-10 | 公立大学法人会津大学 | データ処理装置、及びこれにおけるデータ処理方法 |
JP7014393B2 (ja) | 2017-06-15 | 2022-02-01 | 公立大学法人会津大学 | データ処理装置、及びこれにおけるデータ処理方法 |
JP2020526830A (ja) * | 2017-07-07 | 2020-08-31 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 演算アクセラレータ |
JP7016942B2 (ja) | 2017-07-07 | 2022-02-07 | 華為技術有限公司 | 演算アクセラレータ |
US11321423B2 (en) | 2017-07-07 | 2022-05-03 | Huawei Technologies Co., Ltd. | Operation accelerator |
US11720646B2 (en) | 2017-07-07 | 2023-08-08 | Huawei Technologies Co., Ltd. | Operation accelerator |
Also Published As
Publication number | Publication date |
---|---|
KR20010015731A (ko) | 2001-02-26 |
US6769056B2 (en) | 2004-07-27 |
IL135535A0 (en) | 2001-05-20 |
US6470441B1 (en) | 2002-10-22 |
JP2001520418A (ja) | 2001-10-30 |
CN1271437A (zh) | 2000-10-25 |
CN1326061C (zh) | 2007-07-11 |
JP5129398B2 (ja) | 2013-01-30 |
JP2010079912A (ja) | 2010-04-08 |
JP4447770B2 (ja) | 2010-04-07 |
US6167502A (en) | 2000-12-26 |
JP4944177B2 (ja) | 2012-05-30 |
CA2305221A1 (en) | 1999-04-22 |
EP1034484A4 (en) | 2005-12-28 |
WO1999019807A1 (en) | 1999-04-22 |
EP1034484A1 (en) | 2000-09-13 |
US20030088754A1 (en) | 2003-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5129398B2 (ja) | プロセッサアレイ及びその形成方法 | |
JP4118963B2 (ja) | マニホールドアレイプロセッサ | |
US5682491A (en) | Selective processing and routing of results among processors controlled by decoding instructions using mask value derived from instruction tag and processor identifier | |
EP0085520B1 (en) | An array processor architecture utilizing modular elemental processors | |
EP0086052B1 (en) | Segregator functional plane for use in a modular array processor | |
JPH0922404A (ja) | 同報通信プロセッサ命令を備えたアレイ・プロセッサ通信アーキテクチャ | |
Barry | Methods and apparatus for manifold array processing | |
Pechanek et al. | ManArray processor interconnection network: an introduction | |
MXPA00003003A (es) | Metodos y aparatos para el procesamiento de una matriz de distribucion | |
Albanesi et al. | A VLSI 128-processor chip for multiresolution image processing | |
JPH03102561A (ja) | マルチプロセッサシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121101 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |