JPH10107444A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JPH10107444A
JPH10107444A JP8258260A JP25826096A JPH10107444A JP H10107444 A JPH10107444 A JP H10107444A JP 8258260 A JP8258260 A JP 8258260A JP 25826096 A JP25826096 A JP 25826096A JP H10107444 A JPH10107444 A JP H10107444A
Authority
JP
Japan
Prior art keywords
copper
hole
resin
polyimide resin
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8258260A
Other languages
English (en)
Other versions
JP2881135B2 (ja
Inventor
Yosuke Ozaki
陽介 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
O K PRINT KK
Original Assignee
O K PRINT KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by O K PRINT KK filed Critical O K PRINT KK
Priority to JP8258260A priority Critical patent/JP2881135B2/ja
Priority to US08/936,017 priority patent/US6249964B1/en
Publication of JPH10107444A publication Critical patent/JPH10107444A/ja
Application granted granted Critical
Publication of JP2881135B2 publication Critical patent/JP2881135B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759—Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 回路基板が反るのを防止する。 【解決手段】 銅板２１に貫通穴２２を設け、貫通穴２
２内にエポキシ樹脂２３を充填し、銅板２１に溶剤に解
けたポリイミド系樹脂２４ａを介して銅箔２５を張り、
銅箔２５を選択的にエッチングし、両面に溶剤に解けた
ポリイミド系樹脂２４ｂを介して銅箔２６を張り、銅箔
２６の一部をウエットエッチングしたのち、それにより
露出したポリイミド系樹脂層２４にレーザ光を照射し
て、銅箔２６、ポリイミド系樹脂層２４に接続用穴２７
を設け、無電解銅メッキを行なったのちに電解銅メッキ
を行なって、両面に銅メッキ層を形成したのち、銅箔２
６、銅メッキ層を選択的にエッチングする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は回路基板の製造方法
に関するものである。
【０００２】
【従来の技術】従来の回路基板の製造方法を図６、図７
により説明する。まず、図６(ａ)に示すように、銅板１
に貫通穴２を設け、貫通穴２内にエポキシ樹脂３を充填
し、また２枚の樹脂板４の両面に配線層５を形成し、さ
らに２枚の樹脂板６の一方の面に配線層５を形成すると
ともに他方の面に銅箔７を張り、銅板１、２枚の樹脂板
４、６をプリプレーグ８、９で接着する。つぎに、図６
(ｂ)に示すように、銅板１、樹脂板４、６に貫通穴２の
中心線とほぼ一致した中心線を有するスルホール用穴１
０を設ける。つぎに、図７に示すように、無電解銅メッ
キを行なったのちに電解銅メッキを行なって銅メッキ層
１１を形成し、銅メッキ層１１、銅箔７を選択的にエッ
チングすることにより、スルホール１２を形成する。
【０００３】
【発明が解決しようとする課題】しかし、このような回
路基板の製造方法においては、絶縁層である樹脂板４、
６とプリプレーグ８、９との間に界面が存在するから、
回路基板が反ってしまうことがある。
【０００４】本発明は上述の課題を解決するためになさ
れたもので、回路基板が反ることがない回路基板の製造
方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】この目的を達成するた
め、本発明においては、金属板の両面に溶剤に解けた第
１の樹脂を介して第１の金属箔を張り、上記第１の金属
箔を選択的にエッチングし、両面に溶剤に解けた上記第
１の樹脂を介して第２の金属箔を張り、上記第２の金属
箔、上記第１の樹脂からなる樹脂層に接続用穴を設け、
両面にメッキ層を形成し、上記第２の金属箔、上記メッ
キ層を選択的にエッチングする。
【０００６】この場合、上記金属板に貫通穴を設け、上
記貫通穴内に第２の樹脂を充填したのち、上記金属板の
両面に溶剤に解けた上記第１の樹脂を介して上記第１の
金属箔を張り、上記第２の金属箔、上記メッキ層を選択
的にエッチングしたのち、上記貫通穴の中心線とほぼ一
致する中心線を有するスルホール用穴を設け、上記スル
ホール用穴の内面にメッキ層を形成する。
【０００７】
【発明の実施の形態】図１〜図５により本発明に係る回
路基板の製造方法を説明する。まず、図１(ａ)に示すよ
うに、銅板２１に貫通穴２２を設け、貫通穴２２内にエ
ポキシ樹脂２３を充填する。つぎに、図１(ｂ)に示すよ
うに、銅板２１の両面すなわち図１紙面上下面に溶剤に
解けたポリイミド系樹脂２４ａを介して第１の銅箔２５
を張る。つぎに、図１(ｃ)に示すように、銅箔２５を選
択的にエッチングして配線層４０を形成し、両面すなわ
ち図１紙面上下面に溶剤に解けたポリイミド系樹脂２４
ｂを介して第２の銅箔２６を張る。この場合、ポリイミ
ド系樹脂２４ａ、２４ｂが一体となって、ポリイミド系
樹脂層２４となる。つぎに、図１(ｄ)に示すように、銅
箔２６の一部をウエットエッチングしたのち、それによ
り露出したポリイミド系樹脂層２４にレーザ光を照射し
て、銅箔２６、ポリイミド系樹脂層２４に接続用穴２７
を設け、銅箔２５の一部を露出させる。つぎに、図２
(ａ)に示すように、無電解銅メッキを行なったのちに電
解銅メッキを行なって、両面に銅メッキ層２８を形成す
る。この場合、接続用穴２７の内面にも銅メッキ層２８
が形成される。つぎに、銅箔２６、銅メッキ層２８を選
択的にエッチングして配線層４０を形成する。つぎに、
図２(ｂ)に示すように、両面に溶剤に解けたポリイミド
系樹脂２４ｃを介して第３の銅箔２９を張る。この場
合、ポリイミド系樹脂２４ｃはポリイミド系樹脂層２４
と一体となる。つぎに、図２(ｃ)に示すように、銅箔２
９の一部をウエットエッチングしたのち、それにより露
出したポリイミド系樹脂層２４にレーザ光を照射して、
銅箔２９、ポリイミド系樹脂層２４に接続用穴３０を設
け、銅メッキ層２８の一部を露出させる。この場合、接
続用穴２７内のポリイミド系樹脂層２４を残す。つぎ
に、図３(ａ)に示すように、無電解銅メッキを行なった
のちに電解銅メッキを行なって、両面に銅メッキ層３１
を形成する。この場合、接続用穴３０の内面にも銅メッ
キ層３１が形成される。つぎに、図３(ｂ)に示すよう
に、銅箔２９、銅メッキ層３１を選択的にエッチングし
て配線層４０を形成したのち、両面に溶剤に解けたポリ
イミド系樹脂２４ｄを介して第４の銅箔３２を張る。こ
の場合、ポリイミド系樹脂２４ｄはポリイミド系樹脂層
２４と一体となる。つぎに、図４(ａ)に示すように、銅
箔３２の一部をウエットエッチングしたのち、それによ
り露出したポリイミド系樹脂層２４にレーザ光を照射し
て、銅箔３２、ポリイミド系樹脂層２４に接続用穴３３
を設け、銅メッキ層３１の一部を露出させる。この場
合、接続用穴３０内のポリイミド系樹脂層２４を残す。
つぎに、無電解銅メッキを行なったのちに電解銅メッキ
を行なって、両面に銅メッキ層３４を形成する。この場
合、接続用穴３３の内面にも銅メッキ層３４が形成され
る。つぎに、銅箔３２、銅メッキ層３４を選択的にエッ
チングしたのち、両面に溶剤に解けたポリイミド系樹脂
２４ｅを塗布する。この場合、ポリイミド系樹脂２４ｅ
はポリイミド系樹脂層２４と一体となる。つぎに、図４
(ｂ)に示すように、プラズマエッチングにより表面のポ
リイミド系樹脂層２４を除去して、銅メッキ層３４を露
出させたのち、銅板２１の貫通穴２２に充填されたエポ
キシ樹脂２３、ポリイミド系樹脂層２４に貫通穴２２の
中心線とほぼ一致した中心線を有するスルホール用穴３
５ａを設け、金属板２１、ポリイミド系樹脂層２４にス
ルホール用穴３５ｂを設ける。つぎに、図５に示すよう
に、無電解銅メッキを行なったのちに電解銅メッキを行
なって、両面およびスルホール用穴３５ａ、３５ｂの内
面に銅メッキ層３６を形成し、銅メッキ層３６を選択的
にエッチングすることにより、スルホール３７ａ、３７
ｂ、接続用パッド３８を形成する。
【０００８】この回路基板の製造方法においては、絶縁
層であるポリイミド系樹脂層２４に界面が存在しないか
ら、回路基板が反ってしまうことがない。また、スルホ
ール３７ａにより銅板２１の両側に形成された配線層４
０を接続することができ、またスルホール３７ｂにより
銅板２１と配線層４０とを導通することができる。ま
た、銅メッキ層３４、銅箔３２、銅メッキ層３１、銅箔
２９、銅メッキ層２８、銅箔２６、銅箔２５により接続
用パッド３８と配線層４０とを接続することができる。
【０００９】なお、上述実施の形態においては、金属板
が銅板２１である場合について説明したが、他の金属板
を用いてもよい。また、上述実施の形態においては、第
１の樹脂がポリイミド系樹脂である場合について説明し
たが、第１の樹脂として他の樹脂を用いてもよい。ま
た、上述実施の形態においては、第２の樹脂がエポキシ
樹脂２３である場合について説明したが、第２の樹脂と
して他の樹脂を用いてもよい。また、上述実施の形態に
おいては、第１、第２の金属箔が第１、第２の銅箔２
５、２６の場合について説明したが、他の第１、第２の
金属箔を用いてもよい。また、上述実施の形態において
は、メッキ層が銅メッキ層２８の場合について説明した
が、他のメッキ層を用いてもよい。また、上述実施の形
態においては、露出したポリイミド系樹脂層２４にレー
ザ光を照射して、ポリイミド系樹脂層２４に接続用穴２
７、３０、３３を設けたが、露出したポリイミド系樹脂
層２４をプラズマエッチングして、ポリイミド系樹脂層
２４に接続用穴２７、３０、３３を設けてもよい。
【００１０】
【発明の効果】本発明に係る回路基板の製造方法におい
ては、絶縁層である樹脂層に界面が存在しないから、回
路基板が反ってしまうことがない。
【００１１】また、金属板に貫通穴を設け、貫通穴内に
第２の樹脂を充填し、また貫通穴の中心線とほぼ一致す
る中心線を有するスルホール用穴を設け、スルホール用
穴の内面にメッキ層を形成したときには、金属板の両側
に形成された配線層を接続することができる。
【図面の簡単な説明】
【図１】本発明に係る回路基板の製造方法の説明図であ
る。
【図２】本発明に係る回路基板の製造方法の説明図であ
る。
【図３】本発明に係る回路基板の製造方法の説明図であ
る。
【図４】本発明に係る回路基板の製造方法の説明図であ
る。
【図５】本発明に係る回路基板の製造方法の説明図であ
る。
【図６】従来の回路基板の製造方法の説明図である。
【図７】従来の回路基板の製造方法の説明図である。
【符号の説明】
２１…銅板 ２４…ポリイミド系樹脂層 ２４ａ…ポリイミド系樹脂 ２４ｂ…ポリイミド系樹脂 ２５…第１の銅箔 ２６…第２の銅箔 ２７…接続用穴 ２８…銅メッキ層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】金属板の両面に溶剤に解けた第１の樹脂を
    介して第１の金属箔を張り、上記第１の金属箔を選択的
    にエッチングし、両面に溶剤に解けた上記第１の樹脂を
    介して第２の金属箔を張り、上記第２の金属箔、上記第
    １の樹脂からなる樹脂層に接続用穴を設け、両面にメッ
    キ層を形成し、上記第２の金属箔、上記メッキ層を選択
    的にエッチングすることを特徴とする回路基板の製造方
    法。
  2. 【請求項２】上記金属板に貫通穴を設け、上記貫通穴内
    に第２の樹脂を充填したのち、上記金属板の両面に溶剤
    に解けた上記第１の樹脂を介して上記第１の金属箔を張
    り、上記第２の金属箔、上記メッキ層を選択的にエッチ
    ングしたのち、上記貫通穴の中心線とほぼ一致する中心
    線を有するスルホール用穴を設け、上記スルホール用穴
    の内面にメッキ層を形成することを特徴とする請求項１
    に記載の回路基板の製造方法。
JP8258260A 1996-09-30 1996-09-30 回路基板の製造方法 Expired - Fee Related JP2881135B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8258260A JP2881135B2 (ja) 1996-09-30 1996-09-30 回路基板の製造方法
US08/936,017 US6249964B1 (en) 1996-09-30 1997-09-23 Method for manufacturing a printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8258260A JP2881135B2 (ja) 1996-09-30 1996-09-30 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH10107444A true JPH10107444A (ja) 1998-04-24
JP2881135B2 JP2881135B2 (ja) 1999-04-12

Family

ID=17317768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8258260A Expired - Fee Related JP2881135B2 (ja) 1996-09-30 1996-09-30 回路基板の製造方法

Country Status (2)

Country Link
US (1) US6249964B1 (ja)
JP (1) JP2881135B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108770243A (zh) * 2018-06-29 2018-11-06 沪士电子股份有限公司 一种用于在铜箔上电镀精细线路后半埋嵌线路方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110075392A1 (en) 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
DE102011101805B4 (de) * 2011-05-17 2016-08-25 Fela Holding Gmbh Schaltungsträger

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377393A (ja) 1989-08-21 1991-04-02 Ok Print:Kk 配線基板装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108770243A (zh) * 2018-06-29 2018-11-06 沪士电子股份有限公司 一种用于在铜箔上电镀精细线路后半埋嵌线路方法

Also Published As

Publication number Publication date
US6249964B1 (en) 2001-06-26
JP2881135B2 (ja) 1999-04-12

Similar Documents

Publication Publication Date Title
US9060459B2 (en) Printed wiring board and method for manufacturing same
JPH1174651A (ja) プリント配線板及びその製造方法
JPH10308576A (ja) プリント配線板及びその製造方法
KR100751984B1 (ko) 전자 부품의 제조 방법 및 전자 부품
JP2006100789A (ja) 電気配線構造の製作方法
KR100315588B1 (ko) 다층배선기판의제조방법
JP2019047063A (ja) プリント配線板およびその製造方法
JP2010278067A (ja) 多層フレキシブルプリント配線板の製造方法および多層回路基材
JP2008270633A (ja) 半導体素子内蔵基板
JP2020057767A (ja) プリント配線基板
JPH10107444A (ja) 回路基板の製造方法
KR20010024616A (ko) 다층 프린트배선판과 그의 제조 방법
JP4319917B2 (ja) 部品内蔵配線板の製造方法
JP2019197853A (ja) 配線板およびその製造方法
JP2019121766A (ja) プリント配線板およびその製造方法
JPH06101627B2 (ja) 多層プリント配線板及びその製造方法
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JPH10261854A (ja) プリント配線板及びその製造方法
JP2017073533A (ja) プリント回路基板及びその製造方法
JP4491159B2 (ja) 多層配線基板の製造方法
JP2733209B2 (ja) 回路基板の製造方法
JP2002198650A (ja) 多層配線基板とその製造方法
JP2005108941A (ja) 多層配線板及びその製造方法
JP2003283135A (ja) 配線基板
CN115226304A (zh) 电路板及其制造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120129

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140129

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees