JPH10107025A - 素子分離形成方法 - Google Patents

素子分離形成方法

Info

Publication number
JPH10107025A
JPH10107025A JP25880396A JP25880396A JPH10107025A JP H10107025 A JPH10107025 A JP H10107025A JP 25880396 A JP25880396 A JP 25880396A JP 25880396 A JP25880396 A JP 25880396A JP H10107025 A JPH10107025 A JP H10107025A
Authority
JP
Japan
Prior art keywords
film
silicon
silicon nitride
oxide film
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25880396A
Other languages
English (en)
Inventor
Toshio Hagi
敏夫 萩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP25880396A priority Critical patent/JPH10107025A/ja
Publication of JPH10107025A publication Critical patent/JPH10107025A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 下地膜厚の微小変動に伴うレジストパターン
の線幅変動を抑制する。 【解決手段】 シリコン基板1上にシリコン酸化膜2、
その上にシリコン窒化膜3、さらにその上にポリシリコ
ン膜10を堆積する。堆積したポリシリコン膜10上でフォ
トリソグラフィーを用いフォトレジスト4のレジストパ
ターンを形成する。ドライエッチングにてポリシリコン
膜10およびシリコン窒化膜3のエッチングを行い、パイ
ロ酸化により成長したシリコン酸化膜2′を形成して酸
化膜分離する。ポリシリコン膜10上ではフォトリソグラ
フィーを行うg線(436nm),i線(365nm),KrF(248n
m),ArF(193nm)等の波長の露光光による多重干渉を起
こす反射率の変化はないため、下地膜のシリコン酸化膜
2,シリコン窒化膜3,ポリシリコン膜10の膜厚変動の
影響を受けないレジストパターンが形成できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイスの
素子分離形成方法に関するものである。
【0002】
【従来の技術】近年、半導体デバイスの活性領域を分離
形成する方法としては、成長したシリコン酸化膜を形成
するLOCOS(酸化膜分離)による分離が主に用いられ
ている。
【0003】従来のこの種の素子分離形成方法は、図6
のプロセスフローに示すような工程によりなされてい
る。図6において、1はシリコン基板、2はシリコン基
板1上に形成されたシリコン酸化膜、2′は成長したシ
リコン酸化膜、3はシリコン窒化膜、4はレジストパタ
ーンを形成するためのフォトレジストである。
【0004】前記従来例の素子分離形成方法は、まず初
めにシリコン基板1上にシリコン酸化膜2を堆積する。
そのシリコン酸化膜2上にシリコン窒化膜3を堆積す
る。さらに、シリコン窒化膜3上に素子分離パターン
(レジストパターン)であるフォトレジスト4をフォトリ
ソグラフィーにて形成する。次に、そのフォトレジスト
4をマスクとして、フォトレジスト4に覆われていない
部分のシリコン窒化膜3をドライエッチングにより除去
する。そして、フォトレジスト4を剥離後、パイロ酸化
によりシリコン酸化膜2を成長させてシリコン酸化膜
2′を形成し、シリコン窒化膜3を剥離することによっ
て活性領域と素子分離領域が形成される。
【0005】
【発明が解決しようとする課題】しかしながら、このよ
うな工程から成る素子分離形成方法は、シリコン窒化膜
が、g線(436nm),i線(365nm),KrF(248nm),ArF
(193nm)等の波長の紫外露光光に対して透明膜であるが
故に、シリコン酸化膜,シリコン窒化膜,フォトレジス
トの3つの膜の間で多重干渉を引き起こし、シリコン窒
化膜厚の微小変動に対してシリコン基板の反射率が変動
し、形成されたレジストパターンの線幅も変動するとい
う問題があった。
【0006】本発明は、前記従来技術の問題を解決する
ものであり、シリコン窒化膜等の下地膜厚の微小変動に
伴うレジストパターンの線幅変動を抑制する素子分離形
成方法を提供することを目的とする。
【0007】
【課題を解決するための手段】この目的を達成するため
に、本発明に係る素子分離形成方法は、シリコン基板上
にシリコン酸化膜を堆積する工程と、シリコン酸化膜上
にシリコン窒化膜を堆積する工程と、シリコン窒化膜上
にポリシリコン膜を堆積する工程と、ポリシリコン膜上
でフォトリソグラフィーを用いて、素子分離のレジスト
パターンを形成する工程と、ドライエッチングにてポリ
シリコン膜およびシリコン窒化膜をエッチングする工程
と、パイロ酸化にて成長したシリコン酸化膜を形成し、
酸化膜分離する工程とから成ることを特徴とするもので
ある。
【0008】前記方法によれば、ポリシリコン膜上での
フォトリソグラフィーの露光光による多重干渉を起こす
反射率の変化はないため、下地膜厚の微小変動による影
響を受けないレジストパターンが形成できる。
【0009】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態を詳細に説明する。図1は本発明の一実施の
形態における素子分離形成方法のプロセスフローを示す
図である。図1において、1はシリコン基板、2はシリ
コン酸化膜、2′は成長したシリコン酸化膜、3はシリ
コン窒化膜、4はフォトレジスト、10はポリシリコン膜
である。以上のような本実施の形態における素子分離形
成方法について、その工程を説明する。
【0010】まず、従来例における一例として、図2は
シリコン窒化膜上での光の波長と反射率の関係を示す図
である。図2の例において、シリコン基板上にシリコン
酸化膜を20nm、シリコン窒化膜厚を155nm,160nm,165n
m堆積したシリコン基板のそれぞれの反射率を各波長ご
とに示している。通常フォトリソグラフィーの露光光と
して用いられるg線(436nm),i線(365nm),KrF(248n
m),ArF(193nm)等の紫外線領域ではシリコン窒化膜厚
が±5nm変動すると、その反射率は多重干渉により大き
く変動する。このため、これらの露光光でフォトレジス
トを露光する場合、同一の露光量でもレジストパターン
の線幅は大きく変動する。
【0011】図3は前記シリコン基板のシリコン窒化膜
上に1.0μm厚のフォトレジストを形成し、i線(365nm)
で露光し、現像したときのマスクされた0.5μmラインの
レジストパターンの線幅の変化を示している。図3に示
すように、同一の露光量で露光しているにもかかわら
ず、下地膜であるシリコン窒化膜厚が微小に異なると、
レジストパターンの線幅が大きく変動することがわか
る。
【0012】次に、本実施の形態における一例として、
図4はポリシリコン膜上での光の波長と反射率の関係を
示す図である。図4の例では、シリコン基板上にシリコ
ン酸化膜を20nm、シリコン窒化膜を160nm,ポリシリコ
ン膜厚を340nm,350nm,360nm堆積したときのそれぞれ
の反射率を各波長ごとに示している。図4に示すよう
に、500nm以上の長い波長の領域では、ポリシリコン膜
上においても多重干渉を引き起こし、そのポリシリコン
膜の微小変動に伴いその反射率が大きく変動する。しか
し、500nm以下の波長の領域ではほとんど干渉波が認め
られずポリシリコン膜表面で反射しているため、ポリシ
リコン膜厚が異なっても反射率はほとんど変化しないこ
とがわかる。
【0013】図5は前記シリコン基板のポリシリコン膜
上に1.0μm厚のフォトレジストを形成し、i線(365nm)
で露光し、現像したときのマスクされた0.5μmラインの
レジストパターンの線幅の変化を示している。図5に示
すように、下地膜であるポリシリコン膜厚が微小に異な
るにもかかわらずレジストパターンの線幅はほとんど変
化しないことがわかる。
【0014】このように、シリコン基板のポリシリコン
膜上でのフォトリソグラフィーによるレジストパターン
形成は、下地膜厚の変動を受けにくい。そこで本実施の
形態を示す図1のように、シリコン窒化膜3を堆積後、
さらにポリシリコン膜10を堆積しフォトリソグラフィー
によるレジストパターン形成を実施することによって下
地膜厚の変動に影響されずにレジストパターンの線幅の
寸法を安定化することが可能となる。
【0015】
【発明の効果】以上説明したように、本発明によれば、
シリコン基板上にシリコン酸化膜、そのシリコン酸化膜
上にシリコン窒化膜、そのシリコン窒化膜上にポリシリ
コン膜を堆積する各工程と、堆積したポリシリコン膜上
でフォトリソグラフィーを用いてレジストパターンを形
成する工程と、ドライエッチングにてポリシリコン膜お
よびシリコン窒化膜をエッチングする工程と、パイロ酸
化により成長したシリコン酸化膜を形成し、酸化膜分離
する工程によって、シリコン酸化膜,シリコン窒化膜,
ポリシリコン膜等の下地膜の膜厚が微小変動しても、フ
ォトリソグラフィーの工程で形成されるレジストパター
ンの線幅はほとんど変動せず、素子分離するレジストパ
ターンの線幅の寸法を安定化することが可能となる。本
発明を半導体デバイスの量産に適用することによって、
半導体デバイスの品質を安定に維持することができると
いう効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施の形態における素子分離形成方
法のプロセスフローを示す図である。
【図2】シリコン窒化膜上での光の波長と反射率の関係
を示す図である。
【図3】シリコン基板のシリコン窒化膜上に1.0μm厚の
フォトレジストを形成し、i線(365nm)で露光し、現像
したときのマスク上の0.5μmラインのレジストパターン
の線幅の変化を示す図である。
【図4】ポリシリコン膜上での光の波長と反射率の関係
を示す図である。
【図5】シリコン基板のポリシリコン膜上に1.0μm厚の
フォトレジストを形成し、i線(365nm)で露光し、現像
したときのマスク上の0.5μmラインのレジストパターン
の線幅の変化を示す図である。
【図6】従来の素子分離形成方法のプロセスフローを示
す図である。
【符号の説明】
1…シリコン基板、 2,2′…シリコン酸化膜、 3
…シリコン窒化膜、 4…フォトレジスト、 10…ポリ
シリコン膜。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板上にシリコン酸化膜を堆積
    する工程と、該シリコン酸化膜上にシリコン窒化膜を堆
    積する工程と、該シリコン窒化膜上にポリシリコン膜を
    堆積する工程と、該ポリシリコン膜上でフォトリソグラ
    フィーを用いて、素子分離のレジストパターンを形成す
    る工程と、ドライエッチングにて前記ポリシリコン膜お
    よび前記シリコン窒化膜をエッチングする工程と、パイ
    ロ酸化にて成長したシリコン酸化膜を形成し、酸化膜を
    分離する工程とから成ることを特徴とする素子分離形成
    方法。
JP25880396A 1996-09-30 1996-09-30 素子分離形成方法 Pending JPH10107025A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25880396A JPH10107025A (ja) 1996-09-30 1996-09-30 素子分離形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25880396A JPH10107025A (ja) 1996-09-30 1996-09-30 素子分離形成方法

Publications (1)

Publication Number Publication Date
JPH10107025A true JPH10107025A (ja) 1998-04-24

Family

ID=17325278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25880396A Pending JPH10107025A (ja) 1996-09-30 1996-09-30 素子分離形成方法

Country Status (1)

Country Link
JP (1) JPH10107025A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015277A (ja) * 2013-07-03 2015-01-22 セイコーエプソン株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015277A (ja) * 2013-07-03 2015-01-22 セイコーエプソン株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
EP0601887B1 (en) Method for forming pattern
JP2924791B2 (ja) フォトマスク及びフォトマスクの製造方法
TW434681B (en) Method for forming resist pattern
JP3912949B2 (ja) フォトマスクの形成方法及び半導体装置の製造方法
JPH10186632A (ja) ハーフトーン型位相シフトマスク用ブランク及びハーフトーン型位相シフトマスク
US7745842B2 (en) Graytone mask and method thereof
JP2002287326A (ja) 半導体素子製造のための位相反転マスク及びその製造方法
JPH05291210A (ja) 半導体素子の微細パターンの形成方法
JPH10107025A (ja) 素子分離形成方法
US5362583A (en) Reticle mask exposure method comprising blank to remove incomplete circuits
JPH10256149A (ja) レジストパターンの形成方法
JPH0468352A (ja) 位相シフト層を有するフォトマスク及びその製造方法
JP2000066367A (ja) フォトマスクおよびレジストパターン形成方法
JPH09288346A (ja) フォトマスク
JP4300622B2 (ja) ハーフトーン型位相シフトマスク用ブランクス及びハーフトーン型位相シフトマスク
US6348288B1 (en) Resolution enhancement method for deep quarter micron technology
JP3409924B2 (ja) フォトマスクおよびその製造方法ならびにそれを用いた半導体集積回路装置の製造方法
US5294506A (en) Photomask
US6350547B1 (en) Oxide structure having a finely calibrated thickness
KR100274149B1 (ko) 금속막 패턴닝 방법
Massetti et al. Evaluation of deep-UV proximity mode printing
JPH10333318A (ja) 位相シフトフォトマスク及びその製造方法
JPH05142750A (ja) フオトマスクおよびその製造方法
KR100223324B1 (ko) 반도체 장치의 미세패턴 제조방법
JP3066967B2 (ja) 半導体装置の製造方法