JPH0993269A - 共通線式通信装置 - Google Patents
共通線式通信装置Info
- Publication number
- JPH0993269A JPH0993269A JP24590995A JP24590995A JPH0993269A JP H0993269 A JPH0993269 A JP H0993269A JP 24590995 A JP24590995 A JP 24590995A JP 24590995 A JP24590995 A JP 24590995A JP H0993269 A JPH0993269 A JP H0993269A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- terminal
- phase modulation
- circuit
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】制御機が端末へ優先送信できるようにする。
【解決手段】制御機ＭＡは、端末へ送信される下りデー
タｆ0を発生するための信号源１２、下りデータを変調
した位相変調信号ｆを生成する制御機位相変調回路２、
端末幹線インターフェース９から、端末からの変調され
た上りデータｆ1〜ｆ16を復調する制御機復調回路１１
を介して接続され上りデータを受信して上りデータに応
じた処理を行なう制御機ＣＰＵ１を有し、制御機位相変
調回路と制御機幹線インターフェース３の間に制御機位
相変調回路からの出力レベルを制御機ＣＰＵにより送信
時毎に可変できる出力レベル可変回路１０を介在させ、
端末は、上りデータを変調した位相変調信号ｆ'を生成
する端末位相変調回路８、制御機からの位相変調信号を
復調する端末復調回路７を介して接続され下りデータを
受信して下りデータに応じた処理を行なう端末ＣＰＵ６
を有する。
タｆ0を発生するための信号源１２、下りデータを変調
した位相変調信号ｆを生成する制御機位相変調回路２、
端末幹線インターフェース９から、端末からの変調され
た上りデータｆ1〜ｆ16を復調する制御機復調回路１１
を介して接続され上りデータを受信して上りデータに応
じた処理を行なう制御機ＣＰＵ１を有し、制御機位相変
調回路と制御機幹線インターフェース３の間に制御機位
相変調回路からの出力レベルを制御機ＣＰＵにより送信
時毎に可変できる出力レベル可変回路１０を介在させ、
端末は、上りデータを変調した位相変調信号ｆ'を生成
する端末位相変調回路８、制御機からの位相変調信号を
復調する端末復調回路７を介して接続され下りデータを
受信して下りデータに応じた処理を行なう端末ＣＰＵ６
を有する。
Description
【０００１】
【発明の属する技術分野】この発明は共通線式通信装置
に係り、特に制御機が端末へ優先送信できるようにした
共通線式通信装置に関する。
に係り、特に制御機が端末へ優先送信できるようにした
共通線式通信装置に関する。
【０００２】
【従来の技術】従来より、図３に示すような共通線式通
信装置が提案されている。このような共通線式通信装置
において、制御機ＭＡ'は共通線幹線Ｌ'を介して複数の
端末ＳＭ1'〜ＳＭ16'に接続されている（ここでは、端
末が１６個接続されていると想定する）。
信装置が提案されている。このような共通線式通信装置
において、制御機ＭＡ'は共通線幹線Ｌ'を介して複数の
端末ＳＭ1'〜ＳＭ16'に接続されている（ここでは、端
末が１６個接続されていると想定する）。
【０００３】制御機ＭＡ'は、端子Ｔ100を介し共通線幹
線Ｌ'に接続された制御機幹線インターフェース３３
と、リセットスイッチ３５とリセット検出回路３４で構
成された信号源４２と、信号源４２のリセット検出回路
３４と接続された制御機ＣＰＵ３１と、制御機幹線イン
ターフェース３３と制御機ＣＰＵ３１の間に接続された
リセットデータを位相変調する制御機位相変調回路３２
および端末から受信した上り位相変調信号ｆ101を復調
する制御機復調回路４１とが備えられている。
線Ｌ'に接続された制御機幹線インターフェース３３
と、リセットスイッチ３５とリセット検出回路３４で構
成された信号源４２と、信号源４２のリセット検出回路
３４と接続された制御機ＣＰＵ３１と、制御機幹線イン
ターフェース３３と制御機ＣＰＵ３１の間に接続された
リセットデータを位相変調する制御機位相変調回路３２
および端末から受信した上り位相変調信号ｆ101を復調
する制御機復調回路４１とが備えられている。
【０００４】端末ＳＭ1'は、端子Ｔ101を介し共通線幹
線Ｌ'に接続された端末幹線インターフェース３９と、
端末幹線インターフェース３９と接続要求信号を送信す
る端末ＣＰＵ３６の間に接続され、制御機ＭＡ'から受
信した下り位相変調信号ｆ100を復調する端末復調回路
３７および接続要求信号を位相変調する端末位相変調回
路３８とが備えられている。
線Ｌ'に接続された端末幹線インターフェース３９と、
端末幹線インターフェース３９と接続要求信号を送信す
る端末ＣＰＵ３６の間に接続され、制御機ＭＡ'から受
信した下り位相変調信号ｆ100を復調する端末復調回路
３７および接続要求信号を位相変調する端末位相変調回
路３８とが備えられている。
【０００５】なお、以上の説明は端末ＳＭ1'の構成につ
いて説明したが、その他の端末ＳＭ2'〜ＳＭ16'の構成
についても同様であるので、その他の端末ＳＭ2'〜ＳＭ
16'の説明は省略する。このように構成された共通線式
通信装置において、制御機ＭＡ'からシステムリセット
をかける場合、リセットスイッチ３５を押下することで
リセット検出回路３４がリセット検出し、これにより制
御機ＣＰＵ３１は制御機幹線インターフェース３３、制
御機復調回路４１を介し共通線幹線Ｌ'に信号が無いか
キャリアセンスをする。もし共通線幹線Ｌ'が空いてい
るならば、制御機ＣＰＵ３１から出力されるリセットデ
ータを制御機位相変調回路３２で位相変調して制御機イ
ンターフェース３３、端子Ｔ100を介して下り位相変調
信号ｆ100として端末ＳＭ1'〜ＳＭ16'に出力する。例え
ば端末ＳＭ1'では、この下り位相変調信号ｆ100を端子
Ｔ101、端末幹線インターフェース３９を介して受信
し、端末復調回路３７で復調し、端末ＣＰＵ３６に伝送
される。端末ＣＰＵ３６では、受信したデータがリセッ
トデータの場合は端末ＳＭ1'をリセットする。
いて説明したが、その他の端末ＳＭ2'〜ＳＭ16'の構成
についても同様であるので、その他の端末ＳＭ2'〜ＳＭ
16'の説明は省略する。このように構成された共通線式
通信装置において、制御機ＭＡ'からシステムリセット
をかける場合、リセットスイッチ３５を押下することで
リセット検出回路３４がリセット検出し、これにより制
御機ＣＰＵ３１は制御機幹線インターフェース３３、制
御機復調回路４１を介し共通線幹線Ｌ'に信号が無いか
キャリアセンスをする。もし共通線幹線Ｌ'が空いてい
るならば、制御機ＣＰＵ３１から出力されるリセットデ
ータを制御機位相変調回路３２で位相変調して制御機イ
ンターフェース３３、端子Ｔ100を介して下り位相変調
信号ｆ100として端末ＳＭ1'〜ＳＭ16'に出力する。例え
ば端末ＳＭ1'では、この下り位相変調信号ｆ100を端子
Ｔ101、端末幹線インターフェース３９を介して受信
し、端末復調回路３７で復調し、端末ＣＰＵ３６に伝送
される。端末ＣＰＵ３６では、受信したデータがリセッ
トデータの場合は端末ＳＭ1'をリセットする。
【０００６】また、端末ＳＭ1から出力される上り位相
変調信号ｆ101は、他の端末と通信するために端末ＣＰ
Ｕ３６からの接続要求信号を端末位相変調回路３８で位
相変調して端末幹線インターフェース３９、端子Ｔ100
を介して共通線幹線Ｌ'に出力される。
変調信号ｆ101は、他の端末と通信するために端末ＣＰ
Ｕ３６からの接続要求信号を端末位相変調回路３８で位
相変調して端末幹線インターフェース３９、端子Ｔ100
を介して共通線幹線Ｌ'に出力される。
【０００７】
【発明が解決しようとする課題】このような共通線式通
信装置では、制御機が端末のリセットを行うためにリセ
ットデータを下り位相変調信号として出力する場合、複
数の端末が信号を送信しようとしている時などでは信号
が衝突し易く、キャリアセンスしていると制御機からの
出力を送信するのに時間がかかる事がある。特に動作状
態に異常があった場合は、すぐにシステムをリセットす
る必要があるが、共通線幹線が空くまで送信をすること
ができない。また、キャリアセンス等の処理を行い衝突
回避を図っても、同様にキャリアセンスしている端末が
有ると結局衝突してしまい、信号を送信できないという
難点があった。
信装置では、制御機が端末のリセットを行うためにリセ
ットデータを下り位相変調信号として出力する場合、複
数の端末が信号を送信しようとしている時などでは信号
が衝突し易く、キャリアセンスしていると制御機からの
出力を送信するのに時間がかかる事がある。特に動作状
態に異常があった場合は、すぐにシステムをリセットす
る必要があるが、共通線幹線が空くまで送信をすること
ができない。また、キャリアセンス等の処理を行い衝突
回避を図っても、同様にキャリアセンスしている端末が
有ると結局衝突してしまい、信号を送信できないという
難点があった。
【０００８】本発明はこのような難点を解決するために
制御機の送信出力レベルを端末の送信出力レベルより大
きくすることにより、優先的に端末へ送信することがで
きる共通線式通信装置を提供することを目的としてい
る。
制御機の送信出力レベルを端末の送信出力レベルより大
きくすることにより、優先的に端末へ送信することがで
きる共通線式通信装置を提供することを目的としてい
る。
【０００９】
【課題を解決するための手段】前述した目的を達成する
ため、本発明による共通線式通信装置は、制御機、複数
の端末をそれぞれの制御機幹線インターフェース、端末
幹線インターフェースを介し共通線幹線を経由して接続
し、制御機は、端末へ送信される下りデータを発生する
ための信号源と、制御機幹線インターフェースに、下り
データを変調した位相変調信号を生成する制御機位相変
調回路を介して接続され、端末幹線インターフェースか
ら、端末からの変調された上りデータを復調する制御機
復調回路を介して接続され上りデータを受信して上りデ
ータに応じた処理を行なう制御機ＣＰＵとを有し、制御
機位相変調回路と制御機幹線インターフェースとの間に
制御機位相変調回路からの出力レベルを制御機ＣＰＵに
より送信時毎に可変できる出力レベル可変回路を介在さ
せ、端末のそれぞれは、端末幹線インターフェースに、
上りデータを変調した位相変調信号を生成する端末位相
変調回路を介して接続され、端末幹線インターフェース
から、制御機からの位相変調信号を復調する端末復調回
路を介して接続され下りデータを受信して下りデータに
応じた処理を行なう端末ＣＰＵを有する。
ため、本発明による共通線式通信装置は、制御機、複数
の端末をそれぞれの制御機幹線インターフェース、端末
幹線インターフェースを介し共通線幹線を経由して接続
し、制御機は、端末へ送信される下りデータを発生する
ための信号源と、制御機幹線インターフェースに、下り
データを変調した位相変調信号を生成する制御機位相変
調回路を介して接続され、端末幹線インターフェースか
ら、端末からの変調された上りデータを復調する制御機
復調回路を介して接続され上りデータを受信して上りデ
ータに応じた処理を行なう制御機ＣＰＵとを有し、制御
機位相変調回路と制御機幹線インターフェースとの間に
制御機位相変調回路からの出力レベルを制御機ＣＰＵに
より送信時毎に可変できる出力レベル可変回路を介在さ
せ、端末のそれぞれは、端末幹線インターフェースに、
上りデータを変調した位相変調信号を生成する端末位相
変調回路を介して接続され、端末幹線インターフェース
から、制御機からの位相変調信号を復調する端末復調回
路を介して接続され下りデータを受信して下りデータに
応じた処理を行なう端末ＣＰＵを有する。
【００１０】制御機位相変調回路と制御機幹線インター
フェースとの間に出力レベル可変回路を介在させること
により、制御機の送信出力レベルを端末の送信出力レベ
ルより大きくし、優先的に端末へ送信させることができ
る。
フェースとの間に出力レベル可変回路を介在させること
により、制御機の送信出力レベルを端末の送信出力レベ
ルより大きくし、優先的に端末へ送信させることができ
る。
【００１１】
【発明の実施の形態】以下、本発明による共通線式通信
装置の好ましい一実施例に示す図面を参照して詳述す
る。図１に示すように本発明による共通線式通信装置
は、制御機ＭＡ、複数の端末ＳＭ1〜ＳＭ16がそれぞれ
の制御機幹線インターフェース３、端末幹線インターフ
ェース９を介し共通線幹線Ｌを経由して接続されている
（ここでは、端末が１６個接続されていると想定す
る）。
装置の好ましい一実施例に示す図面を参照して詳述す
る。図１に示すように本発明による共通線式通信装置
は、制御機ＭＡ、複数の端末ＳＭ1〜ＳＭ16がそれぞれ
の制御機幹線インターフェース３、端末幹線インターフ
ェース９を介し共通線幹線Ｌを経由して接続されている
（ここでは、端末が１６個接続されていると想定す
る）。
【００１２】制御機ＭＡは、端末ＳＭ1〜ＳＭ16へ送信
される下りリセットデータｆ0を発生するためのリセッ
ト検出回路４およびリセットスイッチ５で構成された信
号源１２と、制御機幹線インターフェース３に、下りリ
セットデータｆ0を変調した位相変調信号ｆを生成する
制御機位相変調回路２を介して接続され、端末幹線イン
ターフェース９から、端末ＳＭ1〜ＳＭ16からの変調さ
れた上りデータｆ1〜ｆ16を復調する制御機復調回路１
１を介して接続され、上りデータｆ1〜ｆ16を受信して
上りデータｆ1〜ｆ16に応じた処理を行なう制御機ＣＰ
Ｕ１とを有し、制御機位相変調回路２と制御機幹線イン
ターフェース３との間に制御機位相変調回路２からの出
力レベルを制御機ＣＰＵ１により送信時毎に可変できる
出力レベル可変回路１０を介在させた。
される下りリセットデータｆ0を発生するためのリセッ
ト検出回路４およびリセットスイッチ５で構成された信
号源１２と、制御機幹線インターフェース３に、下りリ
セットデータｆ0を変調した位相変調信号ｆを生成する
制御機位相変調回路２を介して接続され、端末幹線イン
ターフェース９から、端末ＳＭ1〜ＳＭ16からの変調さ
れた上りデータｆ1〜ｆ16を復調する制御機復調回路１
１を介して接続され、上りデータｆ1〜ｆ16を受信して
上りデータｆ1〜ｆ16に応じた処理を行なう制御機ＣＰ
Ｕ１とを有し、制御機位相変調回路２と制御機幹線イン
ターフェース３との間に制御機位相変調回路２からの出
力レベルを制御機ＣＰＵ１により送信時毎に可変できる
出力レベル可変回路１０を介在させた。
【００１３】端末ＳＭ1は、端末幹線インターフェース
９に、上りデータｆ1を変調した位相変調信号ｆ'を生成
する端末位相変調回路８を介して接続され、端末幹線イ
ンターフェース９から、制御機ＭＡからの位相変調信号
を復調する端末復調回路７を介して接続され、下りリセ
ットデータｆ0を受信して下りリセットデータｆ0に応じ
た処理を行なう端末ＣＰＵ６を有する。
９に、上りデータｆ1を変調した位相変調信号ｆ'を生成
する端末位相変調回路８を介して接続され、端末幹線イ
ンターフェース９から、制御機ＭＡからの位相変調信号
を復調する端末復調回路７を介して接続され、下りリセ
ットデータｆ0を受信して下りリセットデータｆ0に応じ
た処理を行なう端末ＣＰＵ６を有する。
【００１４】なお、以上の説明は端末ＳＭ1の構成につ
いて説明したが、その他の端末ＳＭ2〜ＳＭ16の構成に
ついても同様であるので、その他の端末ＳＭ2〜ＳＭ16
の説明は省略する。このように構成された共通線式通信
装置において、制御機ＭＡからシステムリセットをかけ
る場合、リセットスイッチ５を押下することでリセット
検出回路４がリセット検出し、これにより制御機ＣＰＵ
１は制御機幹線インターフェース３、制御機復調回路１
１を介し共通線幹線Ｌに信号が無いかキャリアセンスす
る。もし共通線幹線Ｌが空いているならば、制御機ＣＰ
Ｕ１はリセットデータを制御機位相変調回路２で位相変
調し、出力レベル可変回路１０で送信レベルを上げて制
御機幹線インターフェース３、端子Ｔ0、共通線幹線Ｌ
を介してある下り位相変調信号ｆとして端末ＳＭ1〜Ｓ
Ｍ16に出力する。この時、制御機ＭＡに上りデータｆ1
を出力するために端末ＳＭ1も同様にキャリアセンスし
ていたとすると、端末ＳＭ1は端末ＣＰＵ６からの上り
データｆ1を端末位相変調回路８で位相変調し、端末幹
線インターフェース９より上り位相変調信号ｆ'を共通
線幹線Ｌに出力するので、各端末ＳＭ1〜ＳＭ16は制御
機ＭＡの下り位相変調信号ｆと端末ＳＭ1の上り位相変
調信号ｆ'の合成信号を受信することになる。この受信
信号のキャリアは、振幅レベルの大きい方の周波数にな
る。ここでは振幅レベルがｆ＞ｆ'なので端末ＳＭ1〜Ｓ
Ｍ16の端末復調回路７では下り位相変調信号ｆを復調す
ることができる。
いて説明したが、その他の端末ＳＭ2〜ＳＭ16の構成に
ついても同様であるので、その他の端末ＳＭ2〜ＳＭ16
の説明は省略する。このように構成された共通線式通信
装置において、制御機ＭＡからシステムリセットをかけ
る場合、リセットスイッチ５を押下することでリセット
検出回路４がリセット検出し、これにより制御機ＣＰＵ
１は制御機幹線インターフェース３、制御機復調回路１
１を介し共通線幹線Ｌに信号が無いかキャリアセンスす
る。もし共通線幹線Ｌが空いているならば、制御機ＣＰ
Ｕ１はリセットデータを制御機位相変調回路２で位相変
調し、出力レベル可変回路１０で送信レベルを上げて制
御機幹線インターフェース３、端子Ｔ0、共通線幹線Ｌ
を介してある下り位相変調信号ｆとして端末ＳＭ1〜Ｓ
Ｍ16に出力する。この時、制御機ＭＡに上りデータｆ1
を出力するために端末ＳＭ1も同様にキャリアセンスし
ていたとすると、端末ＳＭ1は端末ＣＰＵ６からの上り
データｆ1を端末位相変調回路８で位相変調し、端末幹
線インターフェース９より上り位相変調信号ｆ'を共通
線幹線Ｌに出力するので、各端末ＳＭ1〜ＳＭ16は制御
機ＭＡの下り位相変調信号ｆと端末ＳＭ1の上り位相変
調信号ｆ'の合成信号を受信することになる。この受信
信号のキャリアは、振幅レベルの大きい方の周波数にな
る。ここでは振幅レベルがｆ＞ｆ'なので端末ＳＭ1〜Ｓ
Ｍ16の端末復調回路７では下り位相変調信号ｆを復調す
ることができる。
【００１５】この復調原理を図２に示す合成波のベクト
ル図を用いて説明する。 今２つの位相変調信号ｆ、ｆ'
が衝突した場合、衝突した位相変調信号は合成波Ｖ
（ｔ）となり、位相は振幅レベルの大きい下り位相変調
信号ｆに従うことになる。下り位相変調信号ｆ＝Ａ0ｃ
ｏｓω0ｔ、上り位相変調信号ｆ'＝Ａ1ｃｏｓω1ｔにお
いて、Ａ0＞Ａ1、ω0≫（ω1−ω0）のとき合成波Ｖ
（ｔ）は、 Ｖ（ｔ）＝Ａ0ｃｏｓω0ｔ＋Ａ1ｃｏｓω1ｔ ＝｛Ａ0 2＋Ａ1 2＋２Ａ0Ａ1ｃｏｓ（ω1−ω0）ｔ｝1/2 ×ｃｏｓ（ω0ｔ＋ｔａｎ-1ψ） ＝Ａｃｏｓ（ωｔ＋ｔａｎ-1ψ） （但し、Ａ＝｛Ａ0 2＋Ａ1 2＋２Ａ0Ａ1ｃｏｓ（ω1−
ω0）ｔ｝1/2、ω＝ω0）と表わせる。位相変調信号は
二値信号なので、上り位相変調信号ｆ'の位相成分をω
ＨとωＬで表わすことができる。この時の合成波をそれ
ぞれＶH（ｔ）、ＶL（ｔ）とすると、ＶH（ｔ）はωＨ
の同心円周上にあり、ＶL（ｔ）も同様にωＬの同心円
周上にあるので、ＶH（ｔ）とＶL（ｔ）が共に交差する
ことの無い位相ωＭを考えた時、このωＭよりも位相が
進んでいるか遅れているかでＶH（ｔ）かＶL（ｔ）かを
判別することができる。この判別した結果により復調が
できる。従って端末ＳＭ1〜ＳＭ16の端末ＣＰＵは、受
信したデータがリセットデータの場合はリセットする。
ル図を用いて説明する。 今２つの位相変調信号ｆ、ｆ'
が衝突した場合、衝突した位相変調信号は合成波Ｖ
（ｔ）となり、位相は振幅レベルの大きい下り位相変調
信号ｆに従うことになる。下り位相変調信号ｆ＝Ａ0ｃ
ｏｓω0ｔ、上り位相変調信号ｆ'＝Ａ1ｃｏｓω1ｔにお
いて、Ａ0＞Ａ1、ω0≫（ω1−ω0）のとき合成波Ｖ
（ｔ）は、 Ｖ（ｔ）＝Ａ0ｃｏｓω0ｔ＋Ａ1ｃｏｓω1ｔ ＝｛Ａ0 2＋Ａ1 2＋２Ａ0Ａ1ｃｏｓ（ω1−ω0）ｔ｝1/2 ×ｃｏｓ（ω0ｔ＋ｔａｎ-1ψ） ＝Ａｃｏｓ（ωｔ＋ｔａｎ-1ψ） （但し、Ａ＝｛Ａ0 2＋Ａ1 2＋２Ａ0Ａ1ｃｏｓ（ω1−
ω0）ｔ｝1/2、ω＝ω0）と表わせる。位相変調信号は
二値信号なので、上り位相変調信号ｆ'の位相成分をω
ＨとωＬで表わすことができる。この時の合成波をそれ
ぞれＶH（ｔ）、ＶL（ｔ）とすると、ＶH（ｔ）はωＨ
の同心円周上にあり、ＶL（ｔ）も同様にωＬの同心円
周上にあるので、ＶH（ｔ）とＶL（ｔ）が共に交差する
ことの無い位相ωＭを考えた時、このωＭよりも位相が
進んでいるか遅れているかでＶH（ｔ）かＶL（ｔ）かを
判別することができる。この判別した結果により復調が
できる。従って端末ＳＭ1〜ＳＭ16の端末ＣＰＵは、受
信したデータがリセットデータの場合はリセットする。
【００１６】以上の実施例に用いた端末は各種センサも
しくはインターホン子機等としても同様の効果を奏す
る。また、上記実施例の端末に設けた出力レベル可変増
幅回路はＣＰＵで制御されるが、この制御にＣＰＵに代
えて制御回路を設けても同様の効果を奏する。
しくはインターホン子機等としても同様の効果を奏す
る。また、上記実施例の端末に設けた出力レベル可変増
幅回路はＣＰＵで制御されるが、この制御にＣＰＵに代
えて制御回路を設けても同様の効果を奏する。
【００１７】
【発明の効果】以上の説明から明らかなように本発明の
共通線式通信装置によれば、制御機の送信出力レベルを
端末の送信出力レベルより大きくすることにより、優先
的に端末へ送信することができ、送信に再送等で時間が
かからなくなる。またリセットデータに依らず、優先的
な信号送信手段となる。
共通線式通信装置によれば、制御機の送信出力レベルを
端末の送信出力レベルより大きくすることにより、優先
的に端末へ送信することができ、送信に再送等で時間が
かからなくなる。またリセットデータに依らず、優先的
な信号送信手段となる。
【図１】本発明による共通線式通信装置の一実施例を示
すシステム図。
すシステム図。
【図２】本発明における合成波のベクトル図。
【図３】従来の共通線式通信装置のシステム図。
ＭＡ・・・・・・制御機 ＳＭ1〜ＳＭ16・・・・・・複数の端末 １・・・・・・制御機ＣＰＵ ２・・・・・・制御機位相変調回路 ３・・・・・・制御機幹線インターフェース ６・・・・・・端末ＣＰＵ ７・・・・・・端末復調回路 ８・・・・・・端末位相変調回路 ９・・・・・・端末幹線インターフェース １０・・・・・・出力レベル可変回路 １１・・・・・・制御機復調回路 １２・・・・・・信号源 Ｌ・・・・・・共通線幹線 ｆ0・・・・・・下りデータ（下りリセットデータ） ｆ・・・・・・位相変調信号（下り位相変調信号） ｆ1〜ｆ16・・・・・・上りデータ ｆ'・・・・・・位相変調信号（上り位相変調信号）
Claims (1)
- 【請求項１】制御機（ＭＡ）、複数の端末（ＳＭ1〜Ｓ
Ｍ16）をそれぞれの制御機幹線インターフェース
（３）、端末幹線インターフェース（９）を介し共通線
幹線（Ｌ）を経由して接続し、 前記制御機は、前記端末へ送信される下りデータ
（ｆ0）を発生するための信号源（１２）と、前記制御
機幹線インターフェースに、前記下りデータを変調した
位相変調信号（ｆ）を生成する制御機位相変調回路
（２）を介して接続され、前記端末幹線インターフェー
スから、前記端末からの変調された上りデータ（ｆ1〜
ｆ16）を復調する制御機復調回路（１１）を介して接続
され前記上りデータを受信して前記上りデータに応じた
処理を行なう制御機ＣＰＵ（１）とを有し、 前記制御機位相変調回路と前記制御機幹線インターフェ
ースとの間に前記制御機位相変調回路からの出力レベル
を前記制御機ＣＰＵにより送信時毎に可変できる出力レ
ベル可変回路（１０）を介在させ、 前記端末のそれぞれは、前記端末幹線インターフェース
に、前記上りデータを変調した位相変調信号（ｆ'）を
生成する端末位相変調回路（８）を介して接続され、前
記端末幹線インターフェースから、前記制御機からの前
記位相変調信号を復調する端末復調回路（７）を介して
接続され前記下りデータを受信して前記下りデータに応
じた処理を行なう端末ＣＰＵ（６）を有することを特徴
とする共通線式通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24590995A JPH0993269A (ja) | 1995-09-25 | 1995-09-25 | 共通線式通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24590995A JPH0993269A (ja) | 1995-09-25 | 1995-09-25 | 共通線式通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0993269A true JPH0993269A (ja) | 1997-04-04 |
Family
ID=17140641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24590995A Withdrawn JPH0993269A (ja) | 1995-09-25 | 1995-09-25 | 共通線式通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0993269A (ja) |
-
1995
- 1995-09-25 JP JP24590995A patent/JPH0993269A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3876984A (en) | Apparatus for utilizing an a.c. power line to couple a remote terminal to a central computer in a communication system | |
| JPH08274742A (ja) | 時分割多重伝送システム | |
| JPH0993269A (ja) | 共通線式通信装置 | |
| JPH0754937B2 (ja) | 送受信装置 | |
| JP2904261B2 (ja) | ディジタル無線中継方式 | |
| JP2557372B2 (ja) | 変復調装置 | |
| JP2800545B2 (ja) | 送信周波数制御装置 | |
| JP2579025B2 (ja) | リモートループバックテスト方式及びそれに使用されるデータ変復調装置 | |
| JPS645785B2 (ja) | ||
| JPH0399542A (ja) | 端末間データ伝送方式 | |
| JPS5997250A (ja) | デ−タ通信装置 | |
| JP2501439B2 (ja) | 防犯システム | |
| JP3776836B2 (ja) | 赤外線通信装置 | |
| JPH0322642A (ja) | 光信号送信装置 | |
| JPH0775341B2 (ja) | デジタル無線通信システム | |
| JPH02157925A (ja) | プリンタ装置上位装置間の印字データ伝送方式 | |
| JPH07147588A (ja) | ハブ間の簡易管理情報伝送システム | |
| JPH07162397A (ja) | 二重化回線切替方法および情報処理システム | |
| JPH0616639B2 (ja) | ハンドシェイク方式 | |
| JPH01160139A (ja) | データの折返し試験方式 | |
| JPS63151139A (ja) | 伝送制御方式 | |
| JPS63193743A (ja) | デ−タ変復調装置 | |
| JPS5879354A (ja) | 同期化方式 | |
| JPH0993273A (ja) | 共通線式通信装置 | |
| JPH0149222B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |