JPH0992766A - リードフレームおよびこれを用いた半導体装置の製造方法 - Google Patents
リードフレームおよびこれを用いた半導体装置の製造方法Info
- Publication number
- JPH0992766A JPH0992766A JP24785095A JP24785095A JPH0992766A JP H0992766 A JPH0992766 A JP H0992766A JP 24785095 A JP24785095 A JP 24785095A JP 24785095 A JP24785095 A JP 24785095A JP H0992766 A JPH0992766 A JP H0992766A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- lead frame
- chip mounting
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
レームを提供する。 【解決手段】 本発明の第1の特徴は、半導体チップ搭
載領域を取り囲むように放射状に配置された複数のイン
ナ−リ−ド12と、インナ−リ−ドそれぞれに連続した
複数のアウタ−リ−ド13とを備えたリードフレ−ム本
体と、前記リードフレーム本体の表面側の前記半導体チ
ップ搭載領域および前記インナーリード先端のボンディ
ング領域を除くインナーリード、および前記インナーリ
ード裏面側を封止するパッケージング樹脂15a(,1
5b)とを具備したリードフレームにある。
Description
これを用いた半導体装置の製造方法に関する。
ームは、リードフレームメーカーにおいてスタンピング
法あるいはエッチング法で所定形状に加工され、その
後、半導体装置メーカーにおいて半導体チップの搭載や
ワイヤボンディングがなされ、インナーリードやボンデ
ィングワイヤ、半導体チップの樹脂封止工程を経て製造
される。
れるリードフレームのリード特にインナーリードの幅は
極めて細くなっており、リードフレームメーカーからの
出荷時点までは、変形がない状態であっても、輸送中の
振動などの影響で変形を生じてしまうという問題があっ
た。
スの原因になり、製造歩留まりの低下の大きな原因とな
っている。
ードフレームでは、リードの微細化にともない、輸送中
の振動などの影響でインナーリードに変形が生じやすい
という問題があった。
で、変形が少なく高精度で信頼性の高いリードフレーム
を提供することを目的とする。
徴は、半導体チップ搭載領域を取り囲むように放射状に
配置された複数のインナ−リ−ドと、インナ−リ−ドそ
れぞれに連続した複数のアウタ−リ−ドとを備えたリー
ドフレ−ム本体と、前記リードフレーム本体の表面側の
前記半導体チップ搭載領域および前記インナーリード先
端のボンディング領域を除くインナーリード、および前
記インナーリード裏面側をそれぞれ一体的に封止するパ
ッケージング樹脂とより構成されたリードフレームにあ
る。
領域を取り囲むように放射状に配置された複数のインナ
−リ−ドと、インナ−リ−ドそれぞれに連続した複数の
アウタ−リ−ドとを備えたリードフレ−ム本体と、前記
リードフレーム本体の表面側の前記半導体チップ搭載領
域および前記インナーリード先端のボンディング領域を
除くインナーリード、および半導体チップ搭載領域裏面
を除く前記インナーリード裏面側をそれぞれ一体的に封
止するパッケージング樹脂とより構成されたリードフレ
ームにある。
領域を取り囲むように放射状に配置された複数のインナ
−リ−ドと、インナ−リ−ドそれぞれに連続した複数の
アウタ−リ−ドとを備えたリードフレ−ム本体を準備す
る工程と、前記リードフレーム本体表面側の前記半導体
チップ搭載領域および前記インナーリード先端のボンデ
ィング領域を除くインナーリード、および前記インナー
リード裏面側をパッケージング樹脂により封止する第1
の封止工程と、前記半導体チップ搭載領域に半導体チッ
プを固着し、半導体チップとインナーリード先端を電気
的に接続する半導体チップ搭載工程と、パッケージング
樹脂によりインナーリード先端および半導体チップを封
止する第2の封止工程とからなる半導体装置の製造方法
にある。本発明の第4の特徴は、半導体チップ搭載領域
を取り囲むように放射状に配置された複数のインナ−リ
−ドと、インナ−リ−ドそれぞれに連続した複数のアウ
タ−リ−ドとを備えたリードフレ−ム本体を準備する工
程と、前記リードフレーム本体表面側の前記半導体チッ
プ搭載領域および前記インナーリード先端のボンディン
グ領域を除くインナーリード、および半導体チップ搭載
領域裏面を除く前記インナーリード裏面側をパッケージ
ング樹脂により封止する第1の封止工程と、半導体チッ
プ搭載領域に半導体チップを固着し、前記半導体チップ
とインナーリード先端を電気的に接続する半導体チップ
搭載工程と、パッケージング樹脂により、インナーリー
ド先端および半導体チップを封止する第2の封止工程と
からなる半導体装置の製造方法にある。
がパッケージング樹脂で固定されている状態でリードフ
レームメーカーから出荷されるため、輸送中の振動や温
度変化によって変形を起こすことがない。
ップを搭載するパッドの裏面がパッケージング樹脂から
露呈するように開口部を設けておくことで、ダイボンデ
ィングの際の加熱も容易に行うことができ、また半導体
装置使用時の放熱効果も十分に得ることができる。
より、パッケージの枠が形成された状態で半導体装置メ
ーカーに供給されることになりメーカーではダイボンデ
ィング工程およびワイヤボンディング工程の後は、半導
体チップを覆うようにポッティング方式により、パッケ
ージングするだけでよいため高額なモールド金型を必要
とせず、半導体装置の製造が極めて容易となる。
つつ詳細に説明する。
上面図、図2は断面図である。このリードフレーム1
は、半導体チップ搭載領域を除いてあらかじめ封止樹脂
で封止しておくようにしたことを特徴とするものであ
る。すなわち、ダイパッド11のまわりに放射状に配列
された複数のインナーリード12と、このインナーリー
ドそれぞれに接続されたアウターリード13とダムバー
14とを具備したリードフレーム本体と、この半導体チ
ップ搭載領域および前記インナーリード先端のボンディ
ング領域を除くインナーリード領域を覆うように枠状に
形成された第1のパッケージング樹脂15aと、前記イ
ンナーリード12の裏面側を第2のパッケージング樹脂
15bにより封止したことを特徴とするものである。こ
こで16はサイドバーである。
様に形成されており、アロイ42と指称されている帯状
材料を用い、順送り金型を用いて形状加工がなされ、ま
たインナーリード先端およびダイパッドにはAgなどの
貴金属めっき層が形成されている。
て説明する。まず、図3(a) に示すように、アロイ42
と指称されている帯状材料からプレス法により、リード
フレーム本体1を成型加工する。
ド金型に装着し、エポキシ樹脂を充填して、表面側にダ
イパッド11、インナーリード先端部を残すように枠状
の第1のパッケージング樹脂15aを形成するととも
に、裏面側にインナーリードおよびダイパッド11裏面
全体を覆うように第2のパッケージング樹脂15bを形
成する(図3(b) )。
しめられ、半導体メーカーなどに供給される。搬送に際
しても、第1および第2のパッケージング樹脂によっ
て、インナーリードは強固に固定されているため、変形
のおそれもなく、高精度にリード間隔が維持され、信頼
性の高いものとなる。
装置を形成する方法について説明する。まずこのリード
フレーム1のダイパッド11に図4に斜視図を示すよう
に半導体チップ2を搭載し、ワイヤボンディング法によ
りボンディングワイヤ3を介してインナーリード12先
端と半導体チップのボンディングパッドとを接続する。
図5(a) はこの状態を示す断面図である。
によりエポキシ樹脂17をリードフレーム表面側に枠状
をなすように形成されている第1のパッケージング樹脂
15a内に充填することにより、半導体装置が完成す
る。
が、インナーリード先端はパッケージング樹脂によって
支持固定されているため、変形などにより位置ずれを生
じることもなく、良好に維持されている。
ルド金型が不要となる上、ポッティングのみによって樹
脂封止がなされるため、粘度の低い樹脂を用いることが
でき、ボンディングワイヤのだれなどを生じることな
く、良好に封止がなされる。
をプレス法によって成形したが、エッチングにより形成
してもよい。また、例えばインナーリード先端およびダ
イパッドを除く領域をプレス法あるいはエッチング法に
より形状加工しておき、さらにインナーリード先端およ
びダイパッド形成のためのレジストパターンを形成した
状態で、第1および第2のパッケージング樹脂でパッケ
ージングを行い、この後インナーリード先端およびダイ
パッド形成のためのエッチングを行うようにしてもよ
い。このような方法によれば、微細パターンは、自由に
なることなく支持された状態でパターン形成がなされる
ため、変形の余地はなく、極めて高精度を維持すること
ができる。
ジング樹脂のみを形成し、この後エッチングによりリー
ドフレーム本体のパターニングを行うようにしてもよ
い。
のために再度樹脂封止を行わなければならないが、変形
のない良好なリードフレームを得ることができる。
る。
ように第1の実施例のリードフレームの裏面側に位置す
る第2のパッケージング樹脂の半導体素子搭載領域に開
口Hを設け、実装後の放熱性を高めるようにしたことを
特徴とするものである。他の部分については前記実施例
と同様に形成される。
レームと同様になされる。
て、ダイレクトボンディング用のリードフレームについ
て説明する。このリードフレームは、図7に示すよう
に、ダイパッドなしで構成されており、前記第1の実施
例と同様、インナーリードの裏面側に第2のパッケージ
ング樹脂を形成するとともに表面側にはインナーリード
の先端部を残してインナーリード全体を覆うように第1
のパッケージング樹脂が形成されている。
ウターリードおよびインナーリードのアウターリード側
の一部をパターニングしたのち、図7(a) に示すように
インナーリード先端部のパターニングのためのレジスト
パターンRを形成した状態で図7(b) に示すように第1
および第2のパッケージング樹脂15a,15bを形成
し、最後に図7(c) に示すようにエッチングを行いイン
ナーリード先端部のパターニングを行う。
を用いて半導体チップ2の実装を行うが、フェースダウ
ンでインナーリード12の先端に位置決めを行い、接続
を行う。この後、図8に示すように、そのままポッテイ
ングにより第1のパッケージング樹脂15a内にエポキ
シ樹脂17を充填する。
歩留まりの半導体装置が容易に形成される。
導体チップ2を実装した後、ポッティングに先立ち、放
熱フィン18を半導体チップ2の裏面に固着するように
してもよい。
グに際し、インナーリード先端部に相当する領域を、サ
イドバーなどの外側領域の肉厚の1/2程度に薄くした
のちパターニングしてもよい。
フレームの製造に際して、パターニング精度を高めるた
めの方法について説明する。図10に製造工程図を示す
ように、金属条材の裏面側に第2のパッケージング樹脂
15bを固着したのち、フォトリソ法により形成したレ
ジストパターンをマスクとしてエッチングを行い、イン
ナーリード先端部を除くインナーリードおよびアウター
リード形成領域のパターニングを行う(図10(a) )。
そして図10(b) に示すように第1のパッケージング樹
脂15aを形成した後、この第1のパッケージング樹脂
15aをマスクとして、全面エッチングを行い第1のパ
ッケージングの内方に位置する条材をエッチングして肉
厚を1/2程度にする(図10(c) )。この後、表面に
PdまたはPd−Niめっきを施しめっき層(図示せ
ず)を形成し、図10(d) に示すように、さらにレジス
トパターンを形成してインナーリード先端領域のパター
ニングを行う。これにより、先端部は高精度でかつ位置
ずれのないものとなる。
ダイパッドを具備したリードフレームについて説明した
が、ヒートスプレッダーを用いたものにも適用可能であ
ることはいうまでもない。
ランジスタチップともにワイヤボンディングを用いて接
続する例について説明したが、ダイレクトボンディング
を用いる場合にも適用可能であることはいうまでもな
い。
ば、インナーリードがパッケージング樹脂で固定されて
いる状態でリードフレームメーカーから出荷されるた
め、輸送中の振動や温度変化によって変形を起こすこと
がない。
より、パッケージの枠が形成された状態で半導体装置メ
ーカーに供給されることになりメーカーではダイボンデ
ィング工程およびワイヤボンディング工程の後は、半導
体チップを覆うようにポッティング方式により、パッケ
ージングするだけでよいため高額なモールド金型を必要
とせず、半導体装置の製造が極めて容易となる。
図
図
工程図
た半導体装置の製造工程説明図
図
図
図
て形成した半導体装置を示す図
示す図
Claims (4)
- 【請求項1】 半導体チップ搭載領域を取り囲むように
放射状に配置された複数のインナ−リ−ドと、インナ−
リ−ドそれぞれに連続した複数のアウタ−リ−ドとを備
えたリードフレ−ム本体と、 前記リードフレーム本体の表面側の前記半導体チップ搭
載領域および前記インナーリード先端のボンディング領
域を除くインナーリード、および前記インナーリード裏
面側を、それぞれ一体的に封止するパッケージング樹脂
とより構成したことを特徴とするリードフレーム。 - 【請求項2】 半導体チップ搭載領域を取り囲むように
放射状に配置された複数のインナ−リ−ドと、インナ−
リ−ドそれぞれに連続した複数のアウタ−リ−ドとを備
えたリードフレ−ム本体と、 前記リードフレーム本体表面側の前記半導体チップ搭載
領域および前記インナーリード先端のボンディング領域
を除くインナーリード、および半導体チップ搭載領域裏
面を除く前記インナーリード裏面側を、それぞれ一体的
に封止するパッケージング樹脂とより構成したことを特
徴とするリードフレーム。 - 【請求項3】 半導体チップ搭載領域を取り囲むように
放射状に配置された複数のインナ−リ−ドと、インナ−
リ−ドそれぞれに連続した複数のアウタ−リ−ドとを備
えたリードフレ−ム本体を準備する工程と、 前記リードフレーム本体表面側の前記半導体チップ搭載
領域および前記インナーリード先端のボンディング領域
を除くインナーリード、および前記インナーリード裏面
側をパッケージング樹脂により封止する第1の封止工程
と、 前記半導体チップ搭載領域に半導体チップを固着し、半
導体チップとインナーリード先端を電気的に接続する半
導体チップ搭載工程と、 パッケージング樹脂により、インナーリード先端および
半導体チップを封止する第2の封止工程とからなる半導
体装置の製造方法。 - 【請求項4】 半導体チップ搭載領域を取り囲むように
放射状に配置された複数のインナ−リ−ドと、インナ−
リ−ドそれぞれに連続した複数のアウタ−リ−ドとを備
えたリードフレ−ム本体を準備する工程と、 前記リードフレーム本体表面側の前記半導体チップ搭載
領域および前記インナーリード先端のボンディング領域
を除くインナーリード、および半導体チップ搭載領域裏
面を除く前記インナーリード裏面側をパッケージング樹
脂により封止する第1の封止工程と、 半導体チップ搭載領域に半導体チップを固着し、前記半
導体チップとインナーリード先端を電気的に接続する半
導体チップ搭載工程と、 パッケージング樹脂により、インナーリード先端および
半導体チップを封止する第2の封止工程とからなる半導
体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7247850A JP3069632B2 (ja) | 1995-09-26 | 1995-09-26 | リードフレームの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7247850A JP3069632B2 (ja) | 1995-09-26 | 1995-09-26 | リードフレームの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0992766A true JPH0992766A (ja) | 1997-04-04 |
JP3069632B2 JP3069632B2 (ja) | 2000-07-24 |
Family
ID=17169591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7247850A Expired - Fee Related JP3069632B2 (ja) | 1995-09-26 | 1995-09-26 | リードフレームの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3069632B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021533574A (ja) * | 2018-09-25 | 2021-12-02 | ▲蘇▼州▲ユン▼冢▲電▼子科技股▲フン▼有限公司 | 電気素子を有するベース及びボイスコイルモータ |
-
1995
- 1995-09-26 JP JP7247850A patent/JP3069632B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021533574A (ja) * | 2018-09-25 | 2021-12-02 | ▲蘇▼州▲ユン▼冢▲電▼子科技股▲フン▼有限公司 | 電気素子を有するベース及びボイスコイルモータ |
Also Published As
Publication number | Publication date |
---|---|
JP3069632B2 (ja) | 2000-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5564392B2 (ja) | 半導体装置 | |
KR101131353B1 (ko) | 반도체 장치 | |
JPH05114669A (ja) | 半導体装置及びその製造方法 | |
JPH06132453A (ja) | 半導体装置及びその製造方法 | |
WO2004004005A1 (ja) | 半導体装置およびその製造方法 | |
JPH11260987A (ja) | ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ | |
JPH1168006A (ja) | リードフレーム及びこれを用いた半導体装置及びこれらの製造方法 | |
JP4525277B2 (ja) | 半導体装置 | |
KR0141952B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JPH0992766A (ja) | リードフレームおよびこれを用いた半導体装置の製造方法 | |
JP4764608B2 (ja) | 半導体装置 | |
JP3013810B2 (ja) | 半導体装置の製造方法 | |
JPH09172126A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP3499655B2 (ja) | 半導体装置 | |
JPH0637126A (ja) | レジンモールド型半導体装置及びその製法 | |
JPH03102859A (ja) | 半導体装置の製造方法 | |
JP2515882B2 (ja) | リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法 | |
JPH08162596A (ja) | リードフレーム及び半導体装置 | |
JP2010050491A (ja) | 半導体装置の製造方法 | |
JPH06216294A (ja) | リードフレーム | |
JPH09134929A (ja) | 半導体集積回路装置の製造方法およびそれに用いるモールド装置ならびにリードフレームおよびそれを用いた半導体集積回路装置 | |
JPH10242366A (ja) | 半導体装置 | |
JPH0621314A (ja) | リードフレームおよびその製造方法 | |
JPH09162344A (ja) | リードフレーム | |
JPH10335361A (ja) | 樹脂封止用金型並びに半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090526 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090526 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20110526 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20120526 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20130526 |
|
LAPS | Cancellation because of no payment of annual fees |