JP3069632B2 - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JP3069632B2
JP3069632B2 JP7247850A JP24785095A JP3069632B2 JP 3069632 B2 JP3069632 B2 JP 3069632B2 JP 7247850 A JP7247850 A JP 7247850A JP 24785095 A JP24785095 A JP 24785095A JP 3069632 B2 JP3069632 B2 JP 3069632B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
main body
tip
frame main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7247850A
Other languages
English (en)
Other versions
JPH0992766A (ja
Inventor
恵一 刀根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP7247850A priority Critical patent/JP3069632B2/ja
Publication of JPH0992766A publication Critical patent/JPH0992766A/ja
Application granted granted Critical
Publication of JP3069632B2 publication Critical patent/JP3069632B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードフレームの製造
方法に関するものである。
【0002】
【従来技術】半導体装置の組立に用いられるリードフレ
ームは、リードフレームメーカーにおいてスタンピング
法あるいはエッチング法で所定形状に加工され、その
後、半導体装置メーカーにおいて半導体チップの搭載や
ワイヤボンディングがなされ、インナーリードやボンデ
ィングワイヤ、半導体チップの樹脂封止工程を経て製造
される。
【0003】近年半導体装置の高集積化に伴い、使用さ
れるリードフレームのリード特にインナーリードの幅は
極めて細くなっており、リードフレームメーカーからの
出荷時点までは、変形がない状態であっても、輸送中の
振動などの影響で変形を生じてしまうという問題があっ
た。
【0004】インナーリードの変形は、ボンディングミ
スの原因になり、製造歩留まりの低下の大きな原因とな
っている。
【0005】
【発明が解決しようとする課題】このように、従来のリ
ードフレームでは、リードの微細化にともない、輸送中
の振動などの影響でインナーリードに変形が生じやすい
という問題があった。
【0006】本発明は上記実状に鑑みて為されたもの
で、リードの不用意な変形を抑えて高精度で信頼性の高
いリードフレームを得ることの可能なリードフレームの
製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】請求項1の発明に関わる
リードフレームの製造方法は、ダイパッドを取り囲むよ
うに放射状に配置された複数のインナーリード、および
該インナーリードに各々連続した複数のアウターリード
を有するリードフレーム本体を備え、リードフレーム本
体の表面側におけるダイパッドとインナーリード先端の
ボンディング領域とを除いて、リードフレーム本体の表
面側および裏面側をパッケージング樹脂により封止して
成るリードフレームの製造方法であって、リードフレー
ム本体におけるインナーリード先端およびダイパッドを
除いた領域を形状加工する工程と、リードフレーム本体
の表面にインナーリード先端およびダイパッドを形成す
るためのレジストパターンを形成する工程と、リードフ
レーム本体の表面側におけるインナーリード先端および
ダイパッドを除いてリードフレーム本体の表面側および
裏面側をパッケージング樹脂によって封止する工程と、
リードフレーム本体にエッチングによってインナーリー
ド先端およびダイパッドを形成する工程とを含むことを
特徴としている。
【0008】請求項2の発明に関わるリードフレームの
製造方法は、ダイパッドを取り囲むように放射状に配置
された複数のインナーリード、および該インナーリード
に各々連続した複数のアウターリードを有するリードフ
レーム本体を備え、リードフレーム本体の表面側におけ
るダイパッドとインナーリード先端のボンディング領域
とを除いて、リードフレーム本体の表面側および裏面側
をパッケージング樹脂により封止して成るリードフレー
ムの製造方法であって、リードフレーム母材の裏面側を
パッケージング樹脂により封止する工程と、エッチング
によってリードフレーム本体を形状加工する工程と、リ
ードフレーム本体の表面側におけるインナーリード先端
およびダイパッドを除いた領域をパッケージング樹脂に
よって封止する工程とを含むことを特徴としている。
【0009】請求項3の発明に関わるリードフレームの
製造方法は、半導体チップ搭載領域を取り囲むように放
射状に配置された複数のインナーリード、および該イン
ナーリードに各々連続した複数のアウターリードを有す
るリードフレーム本体を備え、リードフレーム本体の表
面側における半導体チップ搭載領域とインナーリード先
端のボンディング領域とを除いて、リードフレーム本体
の表面側および裏面側をパッケージング樹脂により封止
して成るリードフレームの製造方法であって、リードフ
レーム母材の裏面側をパッケージング樹脂により封止す
る工程と、エッチングによってリードフレーム本体にお
けるインナーリード先端を除いた領域を形状加工する工
程と、リードフレーム本体の表面側におけるインナーリ
ード先端を除いた領域をパッケージング樹脂によって封
止する工程と、リードフレーム本体におけるインナーリ
ード先端の板厚をエッチングによって減少させる工程
と、リードフレーム本体の表面にインナーリード先端を
形成するためのレジストパターンを形成する工程と、リ
ードフレーム本体にエッチングによってインナーリード
先端を形成する工程とを含むことを特徴としている。
【0010】本発明によれば、インナーリードがパッケ
ージング樹脂により固定された状態のリードフレームが
製造されるので、インナーリードの変形を未然に防止す
ることができるとともに、インナーリードの形状を高精
度に維持することができ、もって極めて信頼性の高いリ
ードフレームを提供することが可能となる。
【0011】また、本発明に基づいて製造されたリード
フレームは、インナーリードがパッケージング樹脂で固
定されている状態でメーカーから出荷されるため、輸送
中の振動や温度変化によってインナーリードが不用意に
変形を起こすことがない。
【0012】また、このリードフレームを用いることに
より、パッケージの枠が形成された状態で半導体装置メ
ーカーに供給されることになりメーカーではダイボンデ
ィング工程およびワイヤボンディング工程の後は、半導
体チップを覆うようにポッティング方式により、パッケ
ージングするだけでよいため高額なモールド金型を必要
とせず、半導体装置の製造が極めて容易となる。
【0013】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
【0014】図1は、本発明実施例のリードフレームの
上面図、図2は断面図である。このリードフレーム1
は、半導体チップ搭載領域を除いてあらかじめ封止樹脂
で封止しておくようにしたことを特徴とするものであ
る。すなわち、ダイパッド11のまわりに放射状に配列
された複数のインナーリード12と、このインナーリー
ドそれぞれに接続されたアウターリード13とダムバー
14とを具備したリードフレーム本体と、この半導体チ
ップ搭載領域および前記インナーリード先端のボンディ
ング領域を除くインナーリード領域を覆うように枠状に
形成された第1のパッケージング樹脂15aと、前記イ
ンナーリード12の裏面側を第2のパッケージング樹脂
15bにより封止したことを特徴とするものである。こ
こで16はサイドバーである。
【0015】他の部分は通常のリードフレームと全く同
様に形成されており、アロイ42と指称されている帯状
材料を用い、順送り金型を用いて形状加工がなされ、ま
たインナーリード先端およびダイパッドにはAgなどの
貴金属めっき層が形成されている。
【0016】次に、このリードフレームの製造方法につ
いて説明する。先ず、図3(a)に示すように、アロイ4
2と指称されている金属条材(リードフレーム母材)か
ら、プレス法によってリードフレーム本体1を成型加工
する。
【0017】次いで、このリードフレーム本体をモール
ド金型に装着し、エポキシ樹脂を充填して、表面側にダ
イパッド11、インナーリード先端部を残すように枠状
の第1のパッケージング樹脂15aを形成するととも
に、裏面側にインナーリードおよびダイパッド11裏面
全体を覆うように第2のパッケージング樹脂15bを形
成する(図3(b) )。
【0018】このようにして、リードフレームが完成せ
しめられ、半導体メーカーなどに供給される。搬送に際
しても、第1および第2のパッケージング樹脂によっ
て、インナーリードは強固に固定されているため、変形
のおそれもなく、高精度にリード間隔が維持され、信頼
性の高いものとなる。
【0019】次に、このリードフレームを用いて半導体
装置を形成する方法について説明する。まずこのリード
フレーム1のダイパッド11に図4に斜視図を示すよう
に半導体チップ2を搭載し、ワイヤボンディング法によ
りボンディングワイヤ3を介してインナーリード12先
端と半導体チップのボンディングパッドとを接続する。
図5(a) はこの状態を示す断面図である。
【0020】次いで図5(b) に示すようにポッティング
によりエポキシ樹脂17をリードフレーム表面側に枠状
をなすように形成されている第1のパッケージング樹脂
15a内に充填することにより、半導体装置が完成す
る。
【0021】このようにして半導体装置が形成される
が、インナーリード先端はパッケージング樹脂によって
支持固定されているため、変形などにより位置ずれを生
じることもなく、良好に維持されている。
【0022】また、半導体装置の実装に際しては、モー
ルド金型が不要となる上、ポッティングのみによって樹
脂封止がなされるため、粘度の低い樹脂を用いることが
でき、ボンディングワイヤのだれなどを生じることな
く、良好に封止がなされる。
【0023】なお、前記実施例ではリードフレーム本体
をプレス法によって成形したが、エッチングにより形成
してもよい。また、例えばインナーリード先端およびダ
イパッドを除く領域をプレス法あるいはエッチング法に
より形状加工しておき、さらにインナーリード先端およ
びダイパッド形成のためのレジストパターンを形成した
状態で、第1および第2のパッケージング樹脂でパッケ
ージングを行い、この後インナーリード先端およびダイ
パッド形成のためのエッチングを行うようにしてもよ
い。このような方法によれば、微細パターンは、自由に
なることなく支持された状態でパターン形成がなされる
ため、変形の余地はなく、極めて高精度を維持すること
ができる。
【0024】また、条材のまま裏面側の第2のパッケー
ジング樹脂のみを形成し、この後エッチングによりリー
ドフレーム本体のパターニングを行うようにしてもよ
い。
【0025】この場合は第1のパッケージング樹脂形成
のために再度樹脂封止を行わなければならないが、変形
のない良好なリードフレームを得ることができる。
【0026】
【0027】図6に断面図を示したリードフレームは、
上述した実施例におけるリードフレームの裏面側に位置
する第2のパッケージング樹脂の半導体素子搭載領域に
開口Hを設け、実装後の放熱性を高めるようにしたこと
を特徴とするものである。他の部分については、上述し
た実施例と同様に形成される。また、製造についても、
上述した実施例と同様に為される。
【0028】図6に示したリードフレームによれば、半
導体チップを搭載するパッドの裏面がパッケージング樹
脂から露呈するように開口部を設けておくことで、ダイ
ボンディングの際の加熱も容易に行うことができ、また
半導体装置使用時の放熱効果も十分に得ることができ
る。
【0029】以下では、ダイレクトボンディング用のリ
ードフレームについて説明する。このリードフレーム
は、図7に示すようにダイパッドなしで構成されてお
り、上述した実施例と同様、インナーリードの裏面側に
第2のパッケージング樹脂を形成するとともに、表面側
にはインナーリードの先端部を残してインナーリード全
体を覆うように第1のパッケージング樹脂が形成されて
いる。
【0030】ここでもパターン精度を上げるために、ア
ウターリードおよびインナーリードのアウターリード側
の一部をパターニングしたのち、図7(a) に示すように
インナーリード先端部のパターニングのためのレジスト
パターンRを形成した状態で図7(b) に示すように第1
および第2のパッケージング樹脂15a,15bを形成
し、最後に図7(c) に示すようにエッチングを行いイン
ナーリード先端部のパターニングを行う。
【0031】このようにして形成されたリードフレーム
を用いて半導体チップ2の実装を行うが、フェースダウ
ンでインナーリード12の先端に位置決めを行い、接続
を行う。この後、図8に示すように、そのままポッテイ
ングにより第1のパッケージング樹脂15a内にエポキ
シ樹脂17を充填する。
【0032】このようにしてボンディングミスがなく高
歩留まりの半導体装置が容易に形成される。
【0033】また必要に応じて、図9に示すように、半
導体チップ2を実装した後、ポッティングに先立ち、放
熱フィン18を半導体チップ2の裏面に固着するように
してもよい。
【0034】さらにまた、リードフレームのパターニン
グに際し、インナーリード先端部に相当する領域を、サ
イドバーなどの外側領域の肉厚の1/2程度に薄くした
のちパターニングしてもよい。
【0035】また、ダイレクトボンディング用のリード
フレームの製造に際して、パターニング精度を高めるた
めの方法について説明する。図10に製造工程図を示す
ように、金属条材の裏面側に第2のパッケージング樹脂
15bを固着したのち、フォトリソ法により形成したレ
ジストパターンをマスクとしてエッチングを行い、イン
ナーリード先端部を除くインナーリードおよびアウター
リード形成領域のパターニングを行う(図10(a) )。
そして図10(b) に示すように第1のパッケージング樹
脂15aを形成した後、この第1のパッケージング樹脂
15aをマスクとして、全面エッチングを行い第1のパ
ッケージングの内方に位置する条材をエッチングして肉
厚を1/2程度にする(図10(c) )。この後、表面に
PdまたはPd−Niめっきを施しめっき層(図示せ
ず)を形成し、図10(d) に示すように、さらにレジス
トパターンを形成してインナーリード先端領域のパター
ニングを行う。これにより、先端部は高精度でかつ位置
ずれのないものとなる。
【0036】なお、図1〜図5、および図6に示した実
施例においては、ダイパッドを具備したリードフレーム
について説明したが、ヒートスプレッダーを用いたもの
にも適用可能であることは言うまでもない。
【0037】さらに、前記実施例では、ICチップ、ト
ランジスタチップともにワイヤボンディングを用いて接
続する例について説明したが、ダイレクトボンディング
を用いる場合にも適用可能であることはいうまでもな
い。
【0038】
【発明の効果】以上、説明した如く、本発明に関わるリ
ードフレームの製造方法によれば、インナーリードがパ
ッケージング樹脂により固定された状態のリードフレー
ムが製造されるので、インナーリードの変形を未然に防
止することができるとともに、インナーリードの形状を
高精度に維持することができ、もって極めて信頼性の高
いリードフレームを提供することが可能となる。また、
本発明に基づいて製造されたリードフレームは、インナ
ーリードがパッケージング樹脂で固定されている状態で
メーカーから出荷されるため、輸送中の振動や温度変化
によってインナーリードが不用意に変形を起こすことが
ない。
【0039】また、このリードフレームを用いることに
より、パッケージの枠が形成された状態で半導体装置メ
ーカーに供給されることになりメーカーではダイボンデ
ィング工程およびワイヤボンディング工程の後は、半導
体チップを覆うようにポッティング方式により、パッケ
ージングするだけでよいため高額なモールド金型を必要
とせず、半導体装置の製造が極めて容易となる。
【図面の簡単な説明】
【図1】本発明の第1の実施例のリードフレームを示す
【図2】本発明の第1の実施例のリードフレームの断面
【図3】本発明の第1の実施例のリードフレームの製造
工程図
【図4】本発明の第1の実施例のリードフレームを用い
た半導体装置の製造工程説明図
【図5】本発明の第1の実施例の半導体装置の製造工程
【図6】本発明の第2の実施例のリードフレームを示す
【図7】本発明の第3の実施例のリードフレームを示す
【図8】本発明の第3の実施例のリードフレームを用い
て形成した半導体装置を示す図
【図9】本発明の第3の実施例の半導体装置の変形例を
示す図
【図10】本発明のリードフレームの製造工程を示す図
【符号の説明】
1 リードフレーム 2 半導体チップ 3 ボンディングワイヤ 11 ダイパッド 12 インナーリード 13 アウターリード 14 タイバー 15a 第1のパッケージング樹脂 15b 第2のパッケージング樹脂 16 サイドバー 17 ポッティング樹脂(エポキシ樹脂) 18 放熱フィン

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 ダイパッドを取り囲むように放射状に配
    置された複数のインナーリード、および該インナーリー
    ドに各々連続した複数のアウターリードを有するリード
    フレーム本体を備え、前記リードフレーム本体の表面側
    におけるダイパッドとインナーリード先端のボンディン
    グ領域とを除いて、前記リードフレーム本体の表面側お
    よび裏面側をパッケージング樹脂により封止して成るリ
    ードフレームの製造方法であって、 前記リードフレーム本体におけるインナーリード先端お
    よびダイパッドを除いた領域を形状加工する工程と、 前記リードフレーム本体の表面に、前記インナーリード
    先端およびダイパッドを形成するためのレジストパター
    ンを形成する工程と、 前記リードフレーム本体の表面側におけるインナーリー
    ド先端およびダイパッドを除いて、前記リードフレーム
    本体の表面側および裏面側をパッケージング樹脂によっ
    て封止する工程と、 前記リードフレーム本体に、エッチングによって前記イ
    ンナーリード先端およびダイパッドを形成する工程と、 を含んで成ることを特徴とするリードフレームの製造方
    法。
  2. 【請求項2】 ダイパッドを取り囲むように放射状に配
    置された複数のインナーリード、および該インナーリー
    ドに各々連続した複数のアウターリードを有するリード
    フレーム本体を備え、前記リードフレーム本体の表面側
    におけるダイパッドとインナーリード先端のボンディン
    グ領域とを除いて、前記リードフレーム本体の表面側お
    よび裏面側をパッケージング樹脂により封止して成るリ
    ードフレームの製造方法であって、 リードフレーム母材の裏面側をパッケージング樹脂によ
    り封止する工程と、 エッチングによってリードフレーム本体を形状加工する
    工程と、 前記リードフレーム本体の表面側におけるインナーリー
    ド先端およびダイパッドを除いた領域をパッケージング
    樹脂によって封止する工程と、 を含んで成ることを特徴とするリードフレームの製造方
    法。
  3. 【請求項3】 半導体チップ搭載領域を取り囲むように
    放射状に配置された複数のインナーリード、および該イ
    ンナーリードに各々連続した複数のアウターリードを有
    するリードフレーム本体を備え、前記リードフレーム本
    体の表面側における半導体チップ搭載領域とインナーリ
    ード先端のボンディング領域とを除いて、前記リードフ
    レーム本体の表面側および裏面側をパッケージング樹脂
    により封止して成るリードフレームの製造方法であっ
    て、 リードフレーム母材の裏面側をパッケージング樹脂によ
    り封止する工程と、 エッチングによってリードフレーム本体におけるインナ
    ーリード先端を除いた領域を形状加工する工程と、 前記リードフレーム本体の表面側における、インナーリ
    ード先端を除いた領域をパッケージング樹脂によって封
    止する工程と、 前記リードフレーム本体におけるインナーリード先端の
    板厚を、エッチングによって減少させる工程と、 前記リードフレーム本体の表面に、前記インナーリード
    先端を形成するためのレジストパターンを形成する工程
    と、 前記リードフレーム本体に、エッチングによって前記イ
    ンナーリード先端を形成する工程と、 を含んで成ることを特徴とするリードフレームの製造方
    法。
JP7247850A 1995-09-26 1995-09-26 リードフレームの製造方法 Expired - Fee Related JP3069632B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7247850A JP3069632B2 (ja) 1995-09-26 1995-09-26 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7247850A JP3069632B2 (ja) 1995-09-26 1995-09-26 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH0992766A JPH0992766A (ja) 1997-04-04
JP3069632B2 true JP3069632B2 (ja) 2000-07-24

Family

ID=17169591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7247850A Expired - Fee Related JP3069632B2 (ja) 1995-09-26 1995-09-26 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP3069632B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108989511B (zh) * 2018-09-25 2023-05-12 苏州昀冢电子科技股份有限公司 一种具有电子元件的基座及音圈马达

Also Published As

Publication number Publication date
JPH0992766A (ja) 1997-04-04

Similar Documents

Publication Publication Date Title
JP5564392B2 (ja) 半導体装置
KR970011649B1 (ko) 반도체 장치의 제조방법
US5633528A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
JPH05114669A (ja) 半導体装置及びその製造方法
JPH06132453A (ja) 半導体装置及びその製造方法
KR0141952B1 (ko) 반도체 패키지 및 그 제조방법
KR100568225B1 (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
US20040262752A1 (en) Semiconductor device
JP3069632B2 (ja) リードフレームの製造方法
US20040053447A1 (en) Leadframe having fine pitch bond fingers formed using laser cutting method
JP2006269719A (ja) 電子装置
JP4764608B2 (ja) 半導体装置
JP3499655B2 (ja) 半導体装置
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JP2755719B2 (ja) 樹脂封止型半導体装置の製造方法
JP2667901B2 (ja) 半導体装置の製造方法
JPH04211142A (ja) 半導体装置の製造方法
JP2707153B2 (ja) リードフレームの製造方法
JPH05136320A (ja) リードフレームの製造方法
JP2552139Y2 (ja) リードフレーム
JP3805733B2 (ja) 半導体装置の製造方法
JPH11191608A (ja) 半導体装置およびその製造方法
JPH0837265A (ja) 樹脂封止型半導体装置の製法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120526

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130526

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees