JPH0990912A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0990912A JPH0990912A JP24967895A JP24967895A JPH0990912A JP H0990912 A JPH0990912 A JP H0990912A JP 24967895 A JP24967895 A JP 24967895A JP 24967895 A JP24967895 A JP 24967895A JP H0990912 A JPH0990912 A JP H0990912A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- circuit
- liquid crystal
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 ビデオグラフィックモードの自動判別を行な
う液晶表示装置を提供。 【解決手段】 画像データ１が波形整形回路２で波形整
形され、分周器３で必要な分周数に分周され、分周され
た画像データＤ３３，Ｄ３４が検出回路４に入力されて
サンプリング期間を設定する画像データＤ４３，Ｄ４４
に変換されてから、検出回路６に入力される。この検出
回路６は、画像データＤ４３，Ｄ４４をクロックパルス
５でサンプリングし、サンプリングした結果から、モー
ド３の検出信号Ｄ６３とモード４の検出信号６４を制御
回路７に出力する。その後、制御回路７が制御信号Ｄ７
をクロック発生回路８に送出し、モード３の検出信号６
３とモード４の検出信号６４とに基づき、ドットクロッ
クＤＣＬＫを設定させ、画像データ１を液晶パネル９に
表示するよう制御する。
う液晶表示装置を提供。 【解決手段】 画像データ１が波形整形回路２で波形整
形され、分周器３で必要な分周数に分周され、分周され
た画像データＤ３３，Ｄ３４が検出回路４に入力されて
サンプリング期間を設定する画像データＤ４３，Ｄ４４
に変換されてから、検出回路６に入力される。この検出
回路６は、画像データＤ４３，Ｄ４４をクロックパルス
５でサンプリングし、サンプリングした結果から、モー
ド３の検出信号Ｄ６３とモード４の検出信号６４を制御
回路７に出力する。その後、制御回路７が制御信号Ｄ７
をクロック発生回路８に送出し、モード３の検出信号６
３とモード４の検出信号６４とに基づき、ドットクロッ
クＤＣＬＫを設定させ、画像データ１を液晶パネル９に
表示するよう制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に、水平同期信号及び垂直同期信号が同じ画像デ
ータのビデオグラフィックモードを判別する手段を有す
る液晶表示装置に関する。
り、特に、水平同期信号及び垂直同期信号が同じ画像デ
ータのビデオグラフィックモードを判別する手段を有す
る液晶表示装置に関する。
【０００２】
【従来の技術】従来（図示せず）の液晶表示装置は、入
力される画像データのビデオグラフィックモードを自動
的に判別して表示切り替えを行なう場合、入力される画
像データをサンプリングするドットクロックを選択する
ために、画像データの水平同期信号及び垂直同期信号の
位相と周波数を判別してドットクロックを自動的に選択
していた。
力される画像データのビデオグラフィックモードを自動
的に判別して表示切り替えを行なう場合、入力される画
像データをサンプリングするドットクロックを選択する
ために、画像データの水平同期信号及び垂直同期信号の
位相と周波数を判別してドットクロックを自動的に選択
していた。
【０００３】従って、従来の液晶表示装置は、図３に示
すように、ビデオグラフィックモード３やビデオグラフ
ィックモード４の場合、水平同期信号及び垂直同期信号
の周期が同じで、画像データの１キャラクタ当たりのド
ット数が違う、いわゆる解像度の違う画像データは、画
像データに同期したドットクロックを自動的に選択して
発生させる手段がなかったため、この表示切り替えを自
動で行なうことは不可能なので、ユーザが手動で切り替
えていた。
すように、ビデオグラフィックモード３やビデオグラフ
ィックモード４の場合、水平同期信号及び垂直同期信号
の周期が同じで、画像データの１キャラクタ当たりのド
ット数が違う、いわゆる解像度の違う画像データは、画
像データに同期したドットクロックを自動的に選択して
発生させる手段がなかったため、この表示切り替えを自
動で行なうことは不可能なので、ユーザが手動で切り替
えていた。
【０００４】
【発明が解決しようとする課題】上述のように、従来の
ビデオグラフィックモードを自動的に切り替える手段を
備えた液晶表示装置は、水平同期信号及び垂直同期信号
の位相と周波数の違いを検出して表示切り替えを行なっ
ていたため、水平同期信号及び垂直同期信号の位相と周
波数がまったく同じビデオグラフィックモードの判別が
不可能で、ユーザが手動で切り替えなければならないと
いう課題があった。
ビデオグラフィックモードを自動的に切り替える手段を
備えた液晶表示装置は、水平同期信号及び垂直同期信号
の位相と周波数の違いを検出して表示切り替えを行なっ
ていたため、水平同期信号及び垂直同期信号の位相と周
波数がまったく同じビデオグラフィックモードの判別が
不可能で、ユーザが手動で切り替えなければならないと
いう課題があった。
【０００５】従って、本発明の目的は、水平同期信号及
び垂直同期信号の位相と周波数が同じビデオグラフィッ
クモードの画像データを自動判別して表示切り替えを行
なう液晶表示装置を提供することである。
び垂直同期信号の位相と周波数が同じビデオグラフィッ
クモードの画像データを自動判別して表示切り替えを行
なう液晶表示装置を提供することである。
【０００６】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明の液晶表示装置は、水平同期信号及び垂直
同期信号で同期するビデオグラフィックモードで設定さ
れた画像データと、この画像データを表示する液晶パネ
ルと、上記水平同期信号及び垂直同期信号で同期され、
上記ビデオグラフィックモードに応じてドットクロック
を発生するクロック発生回路と、上記画像データを波形
整形する波形整形回路と、この波形整形回路で波形整形
された画像データを分周する分周器と、この分周器で分
周された画像データの変化点間から画像データ長を検出
する検出回路と、この検出回路で検出された画像データ
長と予め設定された画像データ長を計数するクロックパ
ルスとを比較して上記ビデオグラフィックモードを判別
する判別回路と、この判別回路で判別された結果に基づ
き、上記ビデオグラフィックモードに応じたドットクロ
ックにより、上記画像データを上記液晶パネルに表示す
るよう制御する制御回路とで構成されたことを特徴とす
る。
めに、本発明の液晶表示装置は、水平同期信号及び垂直
同期信号で同期するビデオグラフィックモードで設定さ
れた画像データと、この画像データを表示する液晶パネ
ルと、上記水平同期信号及び垂直同期信号で同期され、
上記ビデオグラフィックモードに応じてドットクロック
を発生するクロック発生回路と、上記画像データを波形
整形する波形整形回路と、この波形整形回路で波形整形
された画像データを分周する分周器と、この分周器で分
周された画像データの変化点間から画像データ長を検出
する検出回路と、この検出回路で検出された画像データ
長と予め設定された画像データ長を計数するクロックパ
ルスとを比較して上記ビデオグラフィックモードを判別
する判別回路と、この判別回路で判別された結果に基づ
き、上記ビデオグラフィックモードに応じたドットクロ
ックにより、上記画像データを上記液晶パネルに表示す
るよう制御する制御回路とで構成されたことを特徴とす
る。
【０００７】また、上述の課題を解決するために、本発
明の液晶表示装置は、上記検出回路で検出された画像デ
ータ長の画像データの同期と上記液晶パネルに表示され
る画像データのドットクロックの同期とが不一致の時の
み、再度判別を行なう上記判別回路で構成されたことを
特徴とする。
明の液晶表示装置は、上記検出回路で検出された画像デ
ータ長の画像データの同期と上記液晶パネルに表示され
る画像データのドットクロックの同期とが不一致の時の
み、再度判別を行なう上記判別回路で構成されたことを
特徴とする。
【０００８】さらに、上述の課題を解決するために、本
発明の液晶表示装置は、フェーズロックドループ回路に
よって上記ビデオグラフィックモードに応じたドットク
ロックを発生する上記クロック発生回路で構成されたこ
とを特徴とする。
発明の液晶表示装置は、フェーズロックドループ回路に
よって上記ビデオグラフィックモードに応じたドットク
ロックを発生する上記クロック発生回路で構成されたこ
とを特徴とする。
【０００９】
【発明の実施の形態】次に、本発明の一実施の形態によ
る液晶表示装置を図面を参照して説明する。
る液晶表示装置を図面を参照して説明する。
【００１０】図１は、本発明の一実施の形態による液晶
表示装置のブロック構成図である。
表示装置のブロック構成図である。
【００１１】図２は、本発明の一実施の形態による液晶
表示装置のタイムチャートである。
表示装置のタイムチャートである。
【００１２】図３は、本発明の一実施の形態による液晶
表示装置に入力される画像データのビデオグラフィック
モード信号対応表である。
表示装置に入力される画像データのビデオグラフィック
モード信号対応表である。
【００１３】本発明の一実施の形態による液晶表示装置
は、図１に示すように、水平同期信号Ｈ及び垂直同期信
号Ｖで同期するビデオグラフィックモードで設定された
画像データ１と、この画像データ１を表示する液晶パネ
ル９と、水平同期信号Ｈ及び垂直同期信号Ｖで同期さ
れ、ビデオグラフィックモードに応じてドットクロック
ＤＣＬＫを発生するクロック発生回路８と、画像データ
１を波形整形する波形整形回路２と、この波形整形回路
２で波形整形された画像データＤ２を分周する分周器３
と、この分周器３で分周された画像データＤ３３，Ｄ３
４の変化点間から画像データ長Ｄ４３，Ｄ４４を検出す
る検出回路４と、この検出回路４で検出された画像デー
タ長Ｄ４３，Ｄ４４と予め設定された画像データ長Ｄ４
３，Ｄ４４を計数するクロックパルス５とを比較してビ
デオグラフィックモードを判別する判別回路６と、この
判別回路６で判別された結果に基づき、ビデオグラフィ
ックモードに応じたドットクロックＤＣＬＫにより、画
像データ１を液晶パネル９に表示するよう制御する制御
回路７とで構成される。
は、図１に示すように、水平同期信号Ｈ及び垂直同期信
号Ｖで同期するビデオグラフィックモードで設定された
画像データ１と、この画像データ１を表示する液晶パネ
ル９と、水平同期信号Ｈ及び垂直同期信号Ｖで同期さ
れ、ビデオグラフィックモードに応じてドットクロック
ＤＣＬＫを発生するクロック発生回路８と、画像データ
１を波形整形する波形整形回路２と、この波形整形回路
２で波形整形された画像データＤ２を分周する分周器３
と、この分周器３で分周された画像データＤ３３，Ｄ３
４の変化点間から画像データ長Ｄ４３，Ｄ４４を検出す
る検出回路４と、この検出回路４で検出された画像デー
タ長Ｄ４３，Ｄ４４と予め設定された画像データ長Ｄ４
３，Ｄ４４を計数するクロックパルス５とを比較してビ
デオグラフィックモードを判別する判別回路６と、この
判別回路６で判別された結果に基づき、ビデオグラフィ
ックモードに応じたドットクロックＤＣＬＫにより、画
像データ１を液晶パネル９に表示するよう制御する制御
回路７とで構成される。
【００１４】次に、実際の水平同期信号Ｈ及び垂直同期
信号Ｖが同じで、１キャラクタ当たりのドット数だけが
違うビデオグラフィックモードの判別動作を例に上げ、
図面を参照して説明する。
信号Ｖが同じで、１キャラクタ当たりのドット数だけが
違うビデオグラフィックモードの判別動作を例に上げ、
図面を参照して説明する。
【００１５】また、本発明の一実施の形態による液晶表
示装置でビデオグラフィックモードの画像データ１を表
示させる場合、水平同期信号Ｈの周波数Ｈｓｙｎｃ，垂
直同期信号Ｖの周波数Ｖｓｙｎｃ及び、各モード表示時
の画像データ１のドットクロックは、図３に示すように
なる。
示装置でビデオグラフィックモードの画像データ１を表
示させる場合、水平同期信号Ｈの周波数Ｈｓｙｎｃ，垂
直同期信号Ｖの周波数Ｖｓｙｎｃ及び、各モード表示時
の画像データ１のドットクロックは、図３に示すように
なる。
【００１６】本発明の一実施の形態による液晶表示装置
の動作は、図１に示すように、画像データ１が波形整形
回路２に入力されて波形整形され、この波形整形された
画像データＤ２を分周器３が分周して画像データＤ３
３，Ｄ３４を検出回路４に送出し、この検出回路４で変
化点間の画像データＤ４３，Ｄ４４を検出させ、この検
出された画像データＤ４３，Ｄ４４は、画像データＤ３
３，Ｄ３４によって“Ｈ”になり、クロックパルス５の
立ち下がりに同期して“Ｌ”になって判別回路６で比較
される。
の動作は、図１に示すように、画像データ１が波形整形
回路２に入力されて波形整形され、この波形整形された
画像データＤ２を分周器３が分周して画像データＤ３
３，Ｄ３４を検出回路４に送出し、この検出回路４で変
化点間の画像データＤ４３，Ｄ４４を検出させ、この検
出された画像データＤ４３，Ｄ４４は、画像データＤ３
３，Ｄ３４によって“Ｈ”になり、クロックパルス５の
立ち下がりに同期して“Ｌ”になって判別回路６で比較
される。
【００１７】ここで、本発明の一実施の形態による液晶
表示装置にビデオグラフィックモード３の画像データ１
が入力された場合、図２に示すように、１／４に分周さ
れたドットクロック７．０８０５ＭＨｚに同期したビデ
オグラフィックモード３の画像データＤ３３，Ｄ４３と
なり、画像データＤ３３の周期より短い間でデータの変
化はないと言えるため、画像データＤ４３が“Ｌ”であ
る期間（以下サンプリング期間と称す）の最少が約１４
１．２ｎｓとなり、これ以上は、約１４１．２ｎｓの整
数倍にしかならない。
表示装置にビデオグラフィックモード３の画像データ１
が入力された場合、図２に示すように、１／４に分周さ
れたドットクロック７．０８０５ＭＨｚに同期したビデ
オグラフィックモード３の画像データＤ３３，Ｄ４３と
なり、画像データＤ３３の周期より短い間でデータの変
化はないと言えるため、画像データＤ４３が“Ｌ”であ
る期間（以下サンプリング期間と称す）の最少が約１４
１．２ｎｓとなり、これ以上は、約１４１．２ｎｓの整
数倍にしかならない。
【００１８】一方、本発明の一実施の形態による液晶表
示装置にビデオグラフィックモード４の画像データ１が
入力された場合、図２に示すように、１／４に分周され
たドットクロック６．２９３７５ＭＨｚに同期したビデ
オグラフィックモード４の画像データＤ３４，Ｄ４４と
なり、画像データＤ４４のサンプリング期間の最少が約
１５８．９ｎｓで、これ以上は、１５８．９ｎｓの整数
倍にしかならない。
示装置にビデオグラフィックモード４の画像データ１が
入力された場合、図２に示すように、１／４に分周され
たドットクロック６．２９３７５ＭＨｚに同期したビデ
オグラフィックモード４の画像データＤ３４，Ｄ４４と
なり、画像データＤ４４のサンプリング期間の最少が約
１５８．９ｎｓで、これ以上は、１５８．９ｎｓの整数
倍にしかならない。
【００１９】判別回路６は、入力された画像データＤ４
３，Ｄ４４が“Ｌ”であるサンプリング期間にクロック
パルス５でサンプリングし、例えばクロックパルス５を
１００ＭＨｚとしてサンプリング期間がビデオグラフィ
ックモード３の最少期間である１４１．２ｎｓとする
と、サンプリングクロック数が１４クロックとなり、ま
た、サンプリング期間がビデオグラフィックモード４の
場合は、サンプリングクロック数が１５クロックとな
る。
３，Ｄ４４が“Ｌ”であるサンプリング期間にクロック
パルス５でサンプリングし、例えばクロックパルス５を
１００ＭＨｚとしてサンプリング期間がビデオグラフィ
ックモード３の最少期間である１４１．２ｎｓとする
と、サンプリングクロック数が１４クロックとなり、ま
た、サンプリング期間がビデオグラフィックモード４の
場合は、サンプリングクロック数が１５クロックとな
る。
【００２０】このようにして判別回路６は、入力された
画像データＤ４３，Ｄ４４のサンプリング期間をクロッ
クパルス５でサンプリングすることで、この画像データ
Ｄ４３，Ｄ４４がビデオグラフィックモード３かビデオ
グラフィックモード４かに同期した信号であるかを判別
し、かつサンプリングの誤動作による誤ったモードの判
別を防ぐために、サンプリング回数を数回繰り返すこと
によって誤動作を避けるとともに、画像データＤ４３，
Ｄ４４とドットクロックＤＣＬＫとが同期しているかを
常に監視し、同期が外れている場合は再度サンプリング
を繰り返す。
画像データＤ４３，Ｄ４４のサンプリング期間をクロッ
クパルス５でサンプリングすることで、この画像データ
Ｄ４３，Ｄ４４がビデオグラフィックモード３かビデオ
グラフィックモード４かに同期した信号であるかを判別
し、かつサンプリングの誤動作による誤ったモードの判
別を防ぐために、サンプリング回数を数回繰り返すこと
によって誤動作を避けるとともに、画像データＤ４３，
Ｄ４４とドットクロックＤＣＬＫとが同期しているかを
常に監視し、同期が外れている場合は再度サンプリング
を繰り返す。
【００２１】従って、判別回路６から入力されたビデオ
グラフィックモード３及びビデオグラフィックモード４
の検出信号Ｄ６３，Ｄ６４に従い、制御回路７は、ビデ
オグラフィックモード３の検出信号Ｄ６３が入力された
場合は、２８．３２２ＭＨｚのドットクロックＤＣＬＫ
を設定し、ビデオグラフィックモード４の検出信号Ｄ６
４が入力された場合は、２５．１７５ＭＨｚにドットク
ロックＤＣＬＫを設定する制御信号Ｄ７をクロック発生
回路８に送出して画像データ１を液晶パネル９に表示す
るよう制御する。
グラフィックモード３及びビデオグラフィックモード４
の検出信号Ｄ６３，Ｄ６４に従い、制御回路７は、ビデ
オグラフィックモード３の検出信号Ｄ６３が入力された
場合は、２８．３２２ＭＨｚのドットクロックＤＣＬＫ
を設定し、ビデオグラフィックモード４の検出信号Ｄ６
４が入力された場合は、２５．１７５ＭＨｚにドットク
ロックＤＣＬＫを設定する制御信号Ｄ７をクロック発生
回路８に送出して画像データ１を液晶パネル９に表示す
るよう制御する。
【００２２】
【発明の効果】以上説明したように本発明による液晶表
示装置は、入力された画像データの変化点を検出してビ
デオグラフィックモードを判別する手段を設けたため、
水平同期信号及び垂直同期信号が同じビデオグラフィッ
クモードを自動判別し、かつ表示画面を自動切り替えで
きる効果がある。
示装置は、入力された画像データの変化点を検出してビ
デオグラフィックモードを判別する手段を設けたため、
水平同期信号及び垂直同期信号が同じビデオグラフィッ
クモードを自動判別し、かつ表示画面を自動切り替えで
きる効果がある。
【図１】本発明の一実施の形態による液晶表示装置のブ
ロック構成図である。
ロック構成図である。
【図２】本発明の一実施の形態による液晶表示装置のタ
イムチャートである。
イムチャートである。
【図３】本発明の一実施の形態による液晶表示装置に入
力される画像データのビデオグラフィックモード信号対
応表である。
力される画像データのビデオグラフィックモード信号対
応表である。
１ 画像データ ２ 波形整形回路 ３ 分周器 ４ 検出回路 ５ クロックパルス ６ 判別回路 ７ 制御回路 ８ クロック発生回路 ９ 液晶パネル Ｄ２ 波形整形回路（画像データ） Ｄ３３，Ｄ３４ 分周器（画像データ） Ｄ４３，Ｄ４４ 検出回路（画像データ） Ｄ６３，Ｄ６４ 判別回路（検出信号） Ｄ７ 制御回路（制御信号） ＤＣＬＫ ドットクロック Ｈ 水平同期信号 Ｖ 垂直同期信号
Claims (3)
- 【請求項１】 水平同期信号及び垂直同期信号で同期す
るビデオグラフィックモードで設定された画像データ
と、この画像データを表示する液晶パネルと、上記水平
同期信号及び垂直同期信号で同期され、上記ビデオグラ
フィックモードに応じてドットクロックを発生するクロ
ック発生回路と、上記画像データを波形整形する波形整
形回路と、この波形整形回路で波形整形された画像デー
タを分周する分周器と、この分周器で分周された画像デ
ータの変化点間から画像データ長を検出する検出回路
と、この検出回路で検出された画像データ長と予め設定
された画像データ長を計数するクロックパルスとを比較
して上記ビデオグラフィックモードを判別する判別回路
と、この判別回路で判別された結果に基づき、上記ビデ
オグラフィックモードに応じたドットクロックにより、
上記画像データを上記液晶パネルに表示するよう制御す
る制御回路とで構成されたことを特徴とする液晶表示装
置。 - 【請求項２】 上記検出回路で検出された画像データ長
の画像データの同期と上記液晶パネルに表示される画像
データのドットクロックの同期とが不一致の時のみ、再
度判別を行なう上記判別回路で構成されたことを特徴と
する請求項１記載の液晶表示装置。 - 【請求項３】 フェーズロックドループ回路によって上
記ビデオグラフィックモードに応じたドットクロックを
発生する上記クロック発生回路で構成されたことを特徴
とする請求項１記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24967895A JPH0990912A (ja) | 1995-09-27 | 1995-09-27 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24967895A JPH0990912A (ja) | 1995-09-27 | 1995-09-27 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0990912A true JPH0990912A (ja) | 1997-04-04 |
Family
ID=17196584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24967895A Pending JPH0990912A (ja) | 1995-09-27 | 1995-09-27 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0990912A (ja) |
-
1995
- 1995-09-27 JP JP24967895A patent/JPH0990912A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7286126B2 (en) | Apparatus for and method of processing display signal | |
| JPH10153989A (ja) | ドットクロック回路 | |
| EP0366124A1 (en) | Field discrimination circuit | |
| MXPA00007414A (es) | Dispositivo de visualizacion de imagen fuera de rango y metodo de monitoreo. | |
| JPH0990912A (ja) | 液晶表示装置 | |
| JP3318821B2 (ja) | 信号判別回路及び同期信号発生器 | |
| JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
| KR20030006540A (ko) | 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법 | |
| JP3141223B2 (ja) | 映像信号システム判別方法およびこの方法を用いた映像信号処理装置 | |
| JP2000163027A (ja) | キャラクタ表示装置及びキャラクタ表示方法 | |
| KR100299591B1 (ko) | 영상 크기를 자동으로 조정할 수 있는 평판디스플레이 장치 및 그의 조정방법 | |
| KR0169625B1 (ko) | 멀티미디어용 엘씨디 구동제어를 위한 동기신호 정형회로 및 방법 | |
| KR100263165B1 (ko) | 비디오 모드 판별장치 | |
| JPH05341750A (ja) | データ処理装置用ディスプレイの表示制御装置 | |
| KR100266222B1 (ko) | 모니터 디스플레이용 신호 처리장치 | |
| JPH09270937A (ja) | 垂直同期回路及びタイミングコントローラ | |
| JP3203682B2 (ja) | 垂直同期処理回路 | |
| KR100559228B1 (ko) | 영상 표시 장치의 출력 데이터를 제어하는 장치 | |
| JP2001060077A (ja) | ビデオ信号変換装置およびｌｃｄ装置 | |
| KR970004640A (ko) | 액정 프로젝터의 동기 신호 처리 회로 | |
| JP3518215B2 (ja) | 映像表示装置 | |
| KR20000044742A (ko) | 영상 신호 포맷 판별 장치 | |
| JPH09138671A (ja) | 液晶表示装置 | |
| JPH11252401A (ja) | ビデオブランキング装置 | |
| JPH0944117A (ja) | 画像表示装置 |