JPH0983610A - 回線インタフェース変換器 - Google Patents
回線インタフェース変換器Info
- Publication number
- JPH0983610A JPH0983610A JP7235116A JP23511695A JPH0983610A JP H0983610 A JPH0983610 A JP H0983610A JP 7235116 A JP7235116 A JP 7235116A JP 23511695 A JP23511695 A JP 23511695A JP H0983610 A JPH0983610 A JP H0983610A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- interface
- line
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Communication Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【課題】 回線インタフェース変換器に関し、Ｉインタ
フェース（ＩＦ）回線と同等の回線速度を有するＶイン
タフェース（ＩＦ）回線の伝送効率を向上することを目
的とする。 【解決手段】 １フレームビットと複数データビットと
から構成される複数のフレームでマルチフレームを構成
し、各フレーム内の特定ビットでマルチフレームデータ
を挿入して送受信するＩ（ＩＦ）信号から各フレームビ
ットを検出して除去するＩフレームビット検出除去手段
(100) と、各Ｉフレームビットを除去された信号を、Ｖ
（ＩＦ）回線に同期してＶ（ＩＦ）回線に送出する同期
変換手段(200) と、Ｖ（ＩＦ）回線から到着する送信信
号と同一構成を有する信号からマルチフレームデータを
検出するＩマルチフレームデータ検出手段(300) と、検
出結果に基づき、マルチフレームを構成する各フレーム
の接続位置を検出してフレームビットを挿入し、Ｉ（Ｉ
Ｆ）回線に同期して送出するＩフレームビット挿入手段
(400) とを設ける様に構成する。
フェース（ＩＦ）回線と同等の回線速度を有するＶイン
タフェース（ＩＦ）回線の伝送効率を向上することを目
的とする。 【解決手段】 １フレームビットと複数データビットと
から構成される複数のフレームでマルチフレームを構成
し、各フレーム内の特定ビットでマルチフレームデータ
を挿入して送受信するＩ（ＩＦ）信号から各フレームビ
ットを検出して除去するＩフレームビット検出除去手段
(100) と、各Ｉフレームビットを除去された信号を、Ｖ
（ＩＦ）回線に同期してＶ（ＩＦ）回線に送出する同期
変換手段(200) と、Ｖ（ＩＦ）回線から到着する送信信
号と同一構成を有する信号からマルチフレームデータを
検出するＩマルチフレームデータ検出手段(300) と、検
出結果に基づき、マルチフレームを構成する各フレーム
の接続位置を検出してフレームビットを挿入し、Ｉ（Ｉ
Ｆ）回線に同期して送出するＩフレームビット挿入手段
(400) とを設ける様に構成する。
Description
【０００１】
【発明の属する技術分野】本発明は回線インタフェース
変換器に関し、特にＩインタフェースを有する通信装置
相互を、Ｖインタフェース回線を経由して接続する際に
使用される回線インタフェース変換器の改良に関する。
変換器に関し、特にＩインタフェースを有する通信装置
相互を、Ｖインタフェース回線を経由して接続する際に
使用される回線インタフェース変換器の改良に関する。
【０００２】
【従来の技術】図５は本発明の対象となる伝送システム
を例示する図であり、図６は従来ある回線インタフェー
ス変換器を例示する図であり、図７は図６におけるＩイ
ンタフェース信号を例示する図であり、図８は図６にお
けるＶインタフェース信号を例示する図である。
を例示する図であり、図６は従来ある回線インタフェー
ス変換器を例示する図であり、図７は図６におけるＩイ
ンタフェース信号を例示する図であり、図８は図６にお
けるＶインタフェース信号を例示する図である。
【０００３】図５において、１は通信端末、２は多重化
装置（ＭＰＸ）、４は回線インタフェース変換器（ＩＦ
Ｃ）、６はデータ回線終端装置（ＤＳＵ）、７はＶイン
タフェース回線であり、多重化装置（ＭＰＸ）（２）と
回線インタフェース変換器（ＩＦＣ）（４）とはＩイン
タフェース接続（３）により接続され、また回線インタ
フェース変換器（ＩＦＣ）（４）とデータ回線終端装置
（ＤＳＵ）（６）とはＶインタフェース接続（５）によ
り接続されている。
装置（ＭＰＸ）、４は回線インタフェース変換器（ＩＦ
Ｃ）、６はデータ回線終端装置（ＤＳＵ）、７はＶイン
タフェース回線であり、多重化装置（ＭＰＸ）（２）と
回線インタフェース変換器（ＩＦＣ）（４）とはＩイン
タフェース接続（３）により接続され、また回線インタ
フェース変換器（ＩＦＣ）（４）とデータ回線終端装置
（ＤＳＵ）（６）とはＶインタフェース接続（５）によ
り接続されている。
【０００４】Ｉインタフェース接続（３）を流れるＩイ
ンタフェース信号（ｉ）は、図７に示すされる如き構成
を有し、またＶインタフェース接続（５）を流れるＶイ
ンタフェース信号（ｖ）は、図８に示される如き構成を
有する。
ンタフェース信号（ｉ）は、図７に示すされる如き構成
を有し、またＶインタフェース接続（５）を流れるＶイ
ンタフェース信号（ｖ）は、図８に示される如き構成を
有する。
【０００５】Ｉインタフェース信号（ｉ）は、図７に示
される如き１２５マイクロ秒を周期とするフレーム構成
を有しており、１ビットから成るＩフレーム同期ビット
（Ｆ I ）と、複数のデータビットから成るＩフレームデ
ータ（ＤI ）とから成り、Ｉフレームデータ（ＤI ）
は、それぞれ８ビットから成るタイムスロット（ＴＳ）
が、最大２４タイムスロット（ＴＳ）迄組込まれる。
される如き１２５マイクロ秒を周期とするフレーム構成
を有しており、１ビットから成るＩフレーム同期ビット
（Ｆ I ）と、複数のデータビットから成るＩフレームデ
ータ（ＤI ）とから成り、Ｉフレームデータ（ＤI ）
は、それぞれ８ビットから成るタイムスロット（ＴＳ）
が、最大２４タイムスロット（ＴＳ）迄組込まれる。
【０００６】例えばＩインタフェース信号（ｉ）の伝送
速度を毎秒１９２キロビットとすると、３個のタイムス
ロット（ＴＳ1 ）乃至（ＴＳ3 ）によりＩフレームデー
タ（ＤI ）が伝送され、残るタイムスロット（ＴＳ）は
未定義となる。
速度を毎秒１９２キロビットとすると、３個のタイムス
ロット（ＴＳ1 ）乃至（ＴＳ3 ）によりＩフレームデー
タ（ＤI ）が伝送され、残るタイムスロット（ＴＳ）は
未定義となる。
【０００７】またＶインタフェース信号（ｖ）は、図８
に示される如き１２５マイクロ秒を周期とするフレーム
構成を有しており、８ビットから成るＶフレーム同期語
（Ｆ V ）と、複数のデータビットから成るＶフレームデ
ータ（ＤV ）とから成る。
に示される如き１２５マイクロ秒を周期とするフレーム
構成を有しており、８ビットから成るＶフレーム同期語
（Ｆ V ）と、複数のデータビットから成るＶフレームデ
ータ（ＤV ）とから成る。
【０００８】例えばＶインタフェース信号（ｖ）の伝送
速度を毎秒１９２キロビットとすると、Ｖフレームデー
タ（ＤV ）は１６ビット伝送されることとなる。Ｉイン
タフェース信号（ｉ）を送受信する二組の多重化装置
（ＭＰＸ）（２）〔個々の多重化装置（ＭＰＸ）を（２
1 ）および（２2 ）と称する、以下同様〕を、Ｖインタ
フェース信号（ｖ）を伝送するＶインタフェース回線
（７）を経由して接続する為には、Ｉインタフェース信
号（ｉ）と、Ｖインタフェース信号（ｖ）との相互変換
を実行する回線インタフェース変換器（ＩＦＣ）（４）
を挿入する必要がある。
速度を毎秒１９２キロビットとすると、Ｖフレームデー
タ（ＤV ）は１６ビット伝送されることとなる。Ｉイン
タフェース信号（ｉ）を送受信する二組の多重化装置
（ＭＰＸ）（２）〔個々の多重化装置（ＭＰＸ）を（２
1 ）および（２2 ）と称する、以下同様〕を、Ｖインタ
フェース信号（ｖ）を伝送するＶインタフェース回線
（７）を経由して接続する為には、Ｉインタフェース信
号（ｉ）と、Ｖインタフェース信号（ｖ）との相互変換
を実行する回線インタフェース変換器（ＩＦＣ）（４）
を挿入する必要がある。
【０００９】従来ある回線インタフェース変換器（ＩＦ
Ｃ）（４）は、図６に示される如く、Ｉインタフェース
部（ＩＩＦ）（４１）、Ｖインタフェース部（ＶＩＦ）
（４２）、データバッファ（ＤＴＢ）（４３）、クロッ
ク変換部（ＣＫＸ）（４４）、Ｉフレーム検出部（ＩＦ
Ｄ）（４５）、Ｖフレーム付加部（ＶＦＡ）（４６）、
Ｖフレーム検出部（ＶＦＤ）（４７）およびＩフレーム
付加部（ＩＦＡ）（４８）から構成される。
Ｃ）（４）は、図６に示される如く、Ｉインタフェース
部（ＩＩＦ）（４１）、Ｖインタフェース部（ＶＩＦ）
（４２）、データバッファ（ＤＴＢ）（４３）、クロッ
ク変換部（ＣＫＸ）（４４）、Ｉフレーム検出部（ＩＦ
Ｄ）（４５）、Ｖフレーム付加部（ＶＦＡ）（４６）、
Ｖフレーム検出部（ＶＦＤ）（４７）およびＩフレーム
付加部（ＩＦＡ）（４８）から構成される。
【００１０】図６において、回線インタフェース変換器
（ＩＦＣ）（４1 ）は、多重化装置（ＭＰＸ）（２1 ）
から送出されるＩインタフェース信号（ｉ）を、Ｉイン
タフェース部（ＩＩＦ）（４１）により受信すると、Ｉ
フレーム検出部（ＩＦＤ）（４５）が、受信したＩイン
タフェース信号（ｉ）からＩフレーム同期ビット
（Ｆ I ）を検出し、検出時期をデータバッファ（ＤＴ
Ｂ）（４３）およびＶフレーム付加部（ＶＦＡ）（４
６）に通知すると共に、Ｉフレーム同期ビット（ＦI ）
をＩインタフェース信号（ｉ）から除去し、残るＩフレ
ームデータ（ＤI ）のみをデータバッファ（ＤＴＢ）
（４３）に蓄積させる。
（ＩＦＣ）（４1 ）は、多重化装置（ＭＰＸ）（２1 ）
から送出されるＩインタフェース信号（ｉ）を、Ｉイン
タフェース部（ＩＩＦ）（４１）により受信すると、Ｉ
フレーム検出部（ＩＦＤ）（４５）が、受信したＩイン
タフェース信号（ｉ）からＩフレーム同期ビット
（Ｆ I ）を検出し、検出時期をデータバッファ（ＤＴ
Ｂ）（４３）およびＶフレーム付加部（ＶＦＡ）（４
６）に通知すると共に、Ｉフレーム同期ビット（ＦI ）
をＩインタフェース信号（ｉ）から除去し、残るＩフレ
ームデータ（ＤI ）のみをデータバッファ（ＤＴＢ）
（４３）に蓄積させる。
【００１１】またＶフレーム付加部（ＶＦＡ）（４６）
は、Ｖインタフェース信号（ｖ）に使用される８ビット
から成るＶフレーム同期語（ＦV ）を組立てる。以後ク
ロック変換部（ＣＫＸ）（４４）は、Ｖインタフェース
接続（５1 ）におけるＶインタフェース信号（ｖ）のク
ロック周期に同期して、Ｖフレーム付加部（ＶＦＡ）
（４６）が作成したＶフレーム同期語（ＦV ）と、デー
タバッファ（ＤＴＢ）（４３）に蓄積されているＩフレ
ームデータ（ＤI ）〔＝Ｖフレームデータ（ＤV ）〕と
を、Ｖインタフェース部（ＶＩＦ）（４２）を介してＶ
インタフェース接続（５1 ）に送出させる。
は、Ｖインタフェース信号（ｖ）に使用される８ビット
から成るＶフレーム同期語（ＦV ）を組立てる。以後ク
ロック変換部（ＣＫＸ）（４４）は、Ｖインタフェース
接続（５1 ）におけるＶインタフェース信号（ｖ）のク
ロック周期に同期して、Ｖフレーム付加部（ＶＦＡ）
（４６）が作成したＶフレーム同期語（ＦV ）と、デー
タバッファ（ＤＴＢ）（４３）に蓄積されているＩフレ
ームデータ（ＤI ）〔＝Ｖフレームデータ（ＤV ）〕と
を、Ｖインタフェース部（ＶＩＦ）（４２）を介してＶ
インタフェース接続（５1 ）に送出させる。
【００１２】また回線インタフェース変換器（ＩＦＣ）
（４1 ）は、Ｖインタフェース回線（７）およびデータ
回線終端装置（ＤＳＵ）（６1 ）からＶインタフェース
接続（５1 ）に到着するＶインタフェース信号（ｖ）
を、Ｖインタフェース部（ＶＩＦ）（４２）により受信
すると、前述と同様に、Ｖフレーム検出部（ＶＦＤ）
（４７）が、受信したＶインタフェース信号（ｖ）から
Ｖフレーム同期語（ＦV ）を検出し、検出時期をデータ
バッファ（ＤＴＢ）（４３）およびＩフレーム付加部
（ＩＦＡ）（４８）に通知すると共に、Ｖフレーム同期
語（ＦV ）をＶインタフェース信号（ｖ）から除去し、
残るＶフレームデータ（ＤV ）のみをデータバッファ
（ＤＴＢ）（４３）に蓄積させる。
（４1 ）は、Ｖインタフェース回線（７）およびデータ
回線終端装置（ＤＳＵ）（６1 ）からＶインタフェース
接続（５1 ）に到着するＶインタフェース信号（ｖ）
を、Ｖインタフェース部（ＶＩＦ）（４２）により受信
すると、前述と同様に、Ｖフレーム検出部（ＶＦＤ）
（４７）が、受信したＶインタフェース信号（ｖ）から
Ｖフレーム同期語（ＦV ）を検出し、検出時期をデータ
バッファ（ＤＴＢ）（４３）およびＩフレーム付加部
（ＩＦＡ）（４８）に通知すると共に、Ｖフレーム同期
語（ＦV ）をＶインタフェース信号（ｖ）から除去し、
残るＶフレームデータ（ＤV ）のみをデータバッファ
（ＤＴＢ）（４３）に蓄積させる。
【００１３】またＩフレーム付加部（ＩＦＡ）（４８）
は、Ｉインタフェース信号（ｉ）に使用されるＩフレー
ム同期ビット（ＦI ）を準備する。以後クロック変換部
（ＣＫＸ）（４４）は、Ｉインタフェース接続（３1 ）
におけるＩインタフェース信号（ｉ）のクロック周期に
同期して、Ｉフレーム付加部（ＩＦＡ）（４８）が作成
したＩフレーム同期ビット（ＦI ）と、データバッファ
（ＤＴＢ）（４３）に蓄積されているＶフレームデータ
（ＤV ）〔＝Ｉフレームデータ（ＤI ）〕とを、Ｉイン
タフェース部（ＩＩＦ）（４１）を介してＩインタフェ
ース接続（３1 ）に送出させる。
は、Ｉインタフェース信号（ｉ）に使用されるＩフレー
ム同期ビット（ＦI ）を準備する。以後クロック変換部
（ＣＫＸ）（４４）は、Ｉインタフェース接続（３1 ）
におけるＩインタフェース信号（ｉ）のクロック周期に
同期して、Ｉフレーム付加部（ＩＦＡ）（４８）が作成
したＩフレーム同期ビット（ＦI ）と、データバッファ
（ＤＴＢ）（４３）に蓄積されているＶフレームデータ
（ＤV ）〔＝Ｉフレームデータ（ＤI ）〕とを、Ｉイン
タフェース部（ＩＩＦ）（４１）を介してＩインタフェ
ース接続（３1 ）に送出させる。
【００１４】
【発明が解決しようとする課題】以上の説明から明らか
な如く、従来あるデータ回線終端装置（ＤＳＵ）（６）
多重化装置（ＭＰＸ）（２1 ）から伝達されるＩインタ
フェース信号（ｉ）からＩフレーム同期ビット（ＦI ）
を除去し、代わりにＶフレーム同期語（ＦV ）を付加
し、Ｖインタフェース信号（ｖ）としてＶインタフェー
ス回線（７）に送出し、またＶインタフェース回線
（７）から到着するＶインタフェース信号（ｖ）からＶ
フレーム同期語（ＦV ）を除去し、代わりにＩフレーム
同期ビット（ＦI）を付加し、Ｉインタフェース信号
（ｉ）として多重化装置（ＭＰＸ）（２1 ）に伝達して
いた。
な如く、従来あるデータ回線終端装置（ＤＳＵ）（６）
多重化装置（ＭＰＸ）（２1 ）から伝達されるＩインタ
フェース信号（ｉ）からＩフレーム同期ビット（ＦI ）
を除去し、代わりにＶフレーム同期語（ＦV ）を付加
し、Ｖインタフェース信号（ｖ）としてＶインタフェー
ス回線（７）に送出し、またＶインタフェース回線
（７）から到着するＶインタフェース信号（ｖ）からＶ
フレーム同期語（ＦV ）を除去し、代わりにＩフレーム
同期ビット（ＦI）を付加し、Ｉインタフェース信号
（ｉ）として多重化装置（ＭＰＸ）（２1 ）に伝達して
いた。
【００１５】かかる場合に、Ｉインタフェース信号
（ｉ）が、毎秒１９２キロビットの伝送速度を有すると
すると、１２５マイクロ秒周期で２４ビットのＩフレー
ムデータ（ＤI ）を転送せねばならぬが、毎秒１９２キ
ロビットの伝送速度を有するＶインタフェース回線
（７）では、１２５マイクロ秒周期で１６ビットのＶフ
レームデータ（ＤV ）しか伝送出来ぬ為、より高速の
〔例えば毎秒２５６キロビット以上の〕Ｖインタフェー
ス回線（７）を使用する必要があり、Ｖインタフェース
回線（７）を効率良く使用出来ぬ問題があった。
（ｉ）が、毎秒１９２キロビットの伝送速度を有すると
すると、１２５マイクロ秒周期で２４ビットのＩフレー
ムデータ（ＤI ）を転送せねばならぬが、毎秒１９２キ
ロビットの伝送速度を有するＶインタフェース回線
（７）では、１２５マイクロ秒周期で１６ビットのＶフ
レームデータ（ＤV ）しか伝送出来ぬ為、より高速の
〔例えば毎秒２５６キロビット以上の〕Ｖインタフェー
ス回線（７）を使用する必要があり、Ｖインタフェース
回線（７）を効率良く使用出来ぬ問題があった。
【００１６】本発明は、Ｉインタフェース回線と同等の
回線速度を有するＶインタフェース回線を経由して、Ｉ
インタフェース信号を効率良く伝送可能とすることを目
的とする。
回線速度を有するＶインタフェース回線を経由して、Ｉ
インタフェース信号を効率良く伝送可能とすることを目
的とする。
【００１７】
【課題を解決するための手段】図１は本発明の原理図で
ある。図１において、１００は、本発明により設けられ
たＩフレームビット検出除去手段である。
ある。図１において、１００は、本発明により設けられ
たＩフレームビット検出除去手段である。
【００１８】２００は、本発明により設けられた同期変
換手段である。３００は、本発明により設けられたＩマ
ルチフレームデータ検出手段である。４００は、本発明
により設けられたＩフレームビット挿入手段である。
換手段である。３００は、本発明により設けられたＩマ
ルチフレームデータ検出手段である。４００は、本発明
により設けられたＩフレームビット挿入手段である。
【００１９】Ｉフレームビット検出除去手段（１００）
は、一個のフレームビットと所定数のデータビットとに
より構成される複数のフレームによりマルチフレームを
構成し、前記各フレーム内の特定ビットにより、予め定
められたマルチフレームデータを送受信するＩインタフ
ェース回線から到着する信号から、各フレームビットを
検出して除去する。
は、一個のフレームビットと所定数のデータビットとに
より構成される複数のフレームによりマルチフレームを
構成し、前記各フレーム内の特定ビットにより、予め定
められたマルチフレームデータを送受信するＩインタフ
ェース回線から到着する信号から、各フレームビットを
検出して除去する。
【００２０】同期変換手段（２００）は、Ｉフレームビ
ット検出除去手段（１００）により各Ｉフレームビット
を除去された信号を、Ｖインタフェース回線に同期した
信号に変換し、Ｖインタフェース回線に送出する。
ット検出除去手段（１００）により各Ｉフレームビット
を除去された信号を、Ｖインタフェース回線に同期した
信号に変換し、Ｖインタフェース回線に送出する。
【００２１】Ｉマルチフレームデータ検出手段（３０
０）は、Ｖインタフェース回線から到着する、Ｖインタ
フェース回線に送出されたと同一構成を有する信号か
ら、マルチフレームデータを検出する。
０）は、Ｖインタフェース回線から到着する、Ｖインタ
フェース回線に送出されたと同一構成を有する信号か
ら、マルチフレームデータを検出する。
【００２２】Ｉフレームビット挿入手段（４００）は、
Ｉマルチフレームデータ検出手段（３００）の検出結果
に基づき、信号をマルチフレーム構成する各フレームの
接続位置を検出し、各接続位置にそれぞれ一個のフレー
ムビットを挿入した後、同期変換手段（２００）により
Ｉインタフェース回線に同期した信号に変換させ、前記
Ｉインタフェース回線に送出する。
Ｉマルチフレームデータ検出手段（３００）の検出結果
に基づき、信号をマルチフレーム構成する各フレームの
接続位置を検出し、各接続位置にそれぞれ一個のフレー
ムビットを挿入した後、同期変換手段（２００）により
Ｉインタフェース回線に同期した信号に変換させ、前記
Ｉインタフェース回線に送出する。
【００２３】なおＩインタフェース回線は、国際電気通
信連合−電気通信標準化部門〔以後ＩＴＵ−Ｔと略称す
る〕勧告による一次群インタフェースに準拠し、またマ
ルチフレームデータは、前記ＩＴＵ−Ｔ勧告Ｘ５０に準
拠することが考慮される。
信連合−電気通信標準化部門〔以後ＩＴＵ−Ｔと略称す
る〕勧告による一次群インタフェースに準拠し、またマ
ルチフレームデータは、前記ＩＴＵ−Ｔ勧告Ｘ５０に準
拠することが考慮される。
【００２４】従って、Ｖインタフェース回線を経由して
伝送するデータには、Ｉインタフェース回線から到着す
るデータに改めてフレーム識別データを付加すること無
く、データ内の特定位置に含まれるマルチフレームデー
タをフレーム識別用に使用する為、Ｉインタフェース回
線と同等の伝送速度を有するＶインタフェース回線で効
率良く伝送可能となり、当該伝送システムの伝送効率が
向上可能となる。
伝送するデータには、Ｉインタフェース回線から到着す
るデータに改めてフレーム識別データを付加すること無
く、データ内の特定位置に含まれるマルチフレームデー
タをフレーム識別用に使用する為、Ｉインタフェース回
線と同等の伝送速度を有するＶインタフェース回線で効
率良く伝送可能となり、当該伝送システムの伝送効率が
向上可能となる。
【００２５】
【発明の実施の形態】以下、本発明の実施形態を図面に
より説明する。図２は本発明の実施形態による回線イン
タフェース変換器を示す図であり、図３は図２における
Ｉインタフェース信号を例示する図であり、図４は図２
におけるＶインタフェース信号を例示する図である。な
お、全図を通じて同一符号は同一対象物を示す。また対
象とする伝送システムは図５に示される通りとする。
より説明する。図２は本発明の実施形態による回線イン
タフェース変換器を示す図であり、図３は図２における
Ｉインタフェース信号を例示する図であり、図４は図２
におけるＶインタフェース信号を例示する図である。な
お、全図を通じて同一符号は同一対象物を示す。また対
象とする伝送システムは図５に示される通りとする。
【００２６】図２においては、図１におけるＩフレーム
ビット検出除去手段（１００）としてＩフレーム検出部
（ＩＦＤ）（４５）が設けられ、また図１における同期
変換手段（２００）としてデータバッファ（ＤＴＢ）
（４３）およびクロック変換部（ＣＫＸ）（４４）が設
けられ、また図１におけるＩマルチフレームデータ検出
手段（３００）としてＸ５０フレーム検出部（Ｘ５０Ｆ
Ｄ）（４９）が設けられ、更に図１におけるＩフレーム
ビット挿入手段（４００）としてＩフレーム付加部（Ｉ
ＦＡ）（４８）が設けられている。
ビット検出除去手段（１００）としてＩフレーム検出部
（ＩＦＤ）（４５）が設けられ、また図１における同期
変換手段（２００）としてデータバッファ（ＤＴＢ）
（４３）およびクロック変換部（ＣＫＸ）（４４）が設
けられ、また図１におけるＩマルチフレームデータ検出
手段（３００）としてＸ５０フレーム検出部（Ｘ５０Ｆ
Ｄ）（４９）が設けられ、更に図１におけるＩフレーム
ビット挿入手段（４００）としてＩフレーム付加部（Ｉ
ＦＡ）（４８）が設けられている。
【００２７】図２に示される回線インタフェース変換器
（ＩＦＣ）（４）が、図６に示される回線インタフェー
ス変換器（ＩＦＣ）（４）と異なる点は、図６に示され
る回線インタフェース変換器（ＩＦＣ）（４）に設けら
れていたＶフレーム付加部（ＶＦＡ）（４６）が、図２
に示される回線インタフェース変換器（ＩＦＣ）（４）
からは除去されており、また図６に示される回線インタ
フェース変換器（ＩＦＣ）（４）に設けられていたＶフ
レーム検出部（ＶＦＤ）（４７）の代わりに、図２に示
される回線インタフェース変換器（ＩＦＣ）（４）には
Ｘ５０フレーム検出部（Ｘ５０ＦＤ）（４９）が設けら
れている。
（ＩＦＣ）（４）が、図６に示される回線インタフェー
ス変換器（ＩＦＣ）（４）と異なる点は、図６に示され
る回線インタフェース変換器（ＩＦＣ）（４）に設けら
れていたＶフレーム付加部（ＶＦＡ）（４６）が、図２
に示される回線インタフェース変換器（ＩＦＣ）（４）
からは除去されており、また図６に示される回線インタ
フェース変換器（ＩＦＣ）（４）に設けられていたＶフ
レーム検出部（ＶＦＤ）（４７）の代わりに、図２に示
される回線インタフェース変換器（ＩＦＣ）（４）には
Ｘ５０フレーム検出部（Ｘ５０ＦＤ）（４９）が設けら
れている。
【００２８】図２において、多重化装置（ＭＰＸ）（２
1 ）から回線インタフェース変換器（ＩＦＣ）（４1 ）
には、図３に示される如きＩインタフェース信号（ｉ）
が伝達されるが、これは図７に示されるＩインタフェー
ス信号（ｉ）と同一のフレーム構成を有し、伝送速度は
毎秒１９２キロビットである。
1 ）から回線インタフェース変換器（ＩＦＣ）（４1 ）
には、図３に示される如きＩインタフェース信号（ｉ）
が伝達されるが、これは図７に示されるＩインタフェー
ス信号（ｉ）と同一のフレーム構成を有し、伝送速度は
毎秒１９２キロビットである。
【００２９】なお図３に示されるＩインタフェース信号
のＩフレームデータ（ＤI ）には、特定位置のデータビ
ットにより、予め定められているマルチフレームデー
タ、例えばＩＴＵ−ＴでＸ５０により勧告されたＸ５０
フレームが含まれている。
のＩフレームデータ（ＤI ）には、特定位置のデータビ
ットにより、予め定められているマルチフレームデー
タ、例えばＩＴＵ−ＴでＸ５０により勧告されたＸ５０
フレームが含まれている。
【００３０】Ｘ５０フレームは、公知の如く、２０マル
チフレームでＸ５０フレームを伝送することにより、マ
ルチフレームの先頭フレームを検出可能としている。図
２乃至図４において、回線インタフェース変換器（ＩＦ
Ｃ）（４1 ）は、多重化装置（ＭＰＸ）（２1 ）からＩ
インタフェース接続（３1 ）に送出されるＩインタフェ
ース信号（ｉ）を、Ｉインタフェース部（ＩＩＦ）（４
１）により受信すると、Ｉフレーム検出部（ＩＦＤ）
（４５）が、前述と同様に、受信したＩインタフェース
信号（ｉ）からＩフレーム同期ビット（ＦI ）を検出
し、検出時期をデータバッファ（ＤＴＢ）（４３）およ
びＶフレーム付加部（ＶＦＡ）（４６）に通知すると共
に、Ｉフレーム同期ビット（ＦI ）をＩインタフェース
信号（ｉ）から除去し、残るＩフレームデータ（ＤI ）
のみをデータバッファ（ＤＴＢ）（４３）に蓄積させ
る。
チフレームでＸ５０フレームを伝送することにより、マ
ルチフレームの先頭フレームを検出可能としている。図
２乃至図４において、回線インタフェース変換器（ＩＦ
Ｃ）（４1 ）は、多重化装置（ＭＰＸ）（２1 ）からＩ
インタフェース接続（３1 ）に送出されるＩインタフェ
ース信号（ｉ）を、Ｉインタフェース部（ＩＩＦ）（４
１）により受信すると、Ｉフレーム検出部（ＩＦＤ）
（４５）が、前述と同様に、受信したＩインタフェース
信号（ｉ）からＩフレーム同期ビット（ＦI ）を検出
し、検出時期をデータバッファ（ＤＴＢ）（４３）およ
びＶフレーム付加部（ＶＦＡ）（４６）に通知すると共
に、Ｉフレーム同期ビット（ＦI ）をＩインタフェース
信号（ｉ）から除去し、残るＩフレームデータ（ＤI ）
のみをデータバッファ（ＤＴＢ）（４３）に蓄積させ
る。
【００３１】以後クロック変換部（ＣＫＸ）（４４）
は、Ｖインタフェース接続（５1 ）におけるＶインタフ
ェース信号（ｖ）のクロック周期に同期して、データバ
ッファ（ＤＴＢ）（４３）に蓄積されているＩフレーム
データ（ＤI ）〔＝Ｖフレームデータ（ＤV ）〕のみ
を、Ｖインタフェース部（ＶＩＦ）（４２）を介してＶ
インタフェース接続（５1 ）に送出させる。
は、Ｖインタフェース接続（５1 ）におけるＶインタフ
ェース信号（ｖ）のクロック周期に同期して、データバ
ッファ（ＤＴＢ）（４３）に蓄積されているＩフレーム
データ（ＤI ）〔＝Ｖフレームデータ（ＤV ）〕のみ
を、Ｖインタフェース部（ＶＩＦ）（４２）を介してＶ
インタフェース接続（５1 ）に送出させる。
【００３２】従って、回線インタフェース変換器（ＩＦ
Ｃ）（４1 ）からＶインタフェース接続（５1 ）に送出
されるＶインタフェース信号（ｖ）は、図４に示される
如く、Ｖフレームデータ（ＤV ）のみから構成され、Ｖ
インタフェース信号（ｖ）の伝送速度を前述と同様に毎
秒１９２キロビットとすると、毎秒１２５マイクロ秒の
間に、Ｖフレームデータ（ＤV ）が２４ビット送出可能
となり、同じく毎秒１９２キロビットの伝送速度を有す
るＩインタフェース信号（ｉ）のＩフレームデータ（Ｄ
I ）として到着した２４ビットが総て転送可能となる。
Ｃ）（４1 ）からＶインタフェース接続（５1 ）に送出
されるＶインタフェース信号（ｖ）は、図４に示される
如く、Ｖフレームデータ（ＤV ）のみから構成され、Ｖ
インタフェース信号（ｖ）の伝送速度を前述と同様に毎
秒１９２キロビットとすると、毎秒１２５マイクロ秒の
間に、Ｖフレームデータ（ＤV ）が２４ビット送出可能
となり、同じく毎秒１９２キロビットの伝送速度を有す
るＩインタフェース信号（ｉ）のＩフレームデータ（Ｄ
I ）として到着した２４ビットが総て転送可能となる。
【００３３】一方、対向の回線インタフェース変換器
（ＩＦＣ）（４2 ）〔図５参照、以下同様〕も、多重化
装置（ＭＰＸ）（２2 ）から伝達されるＩインタフェー
ス信号（ｉ）を、図４に示されると同様のＶインタフェ
ース信号（ｖ）〔即ち毎秒１９２キロビットの伝送速度
で、１２５マイクロ秒毎に、Ｖフレームデータ（ＤV ）
のみを２４ビット伝送する〕に変換し、Ｖインタフェー
ス回線（７）を経由して回線インタフェース変換器（Ｉ
ＦＣ）（４1 ）に伝達する。
（ＩＦＣ）（４2 ）〔図５参照、以下同様〕も、多重化
装置（ＭＰＸ）（２2 ）から伝達されるＩインタフェー
ス信号（ｉ）を、図４に示されると同様のＶインタフェ
ース信号（ｖ）〔即ち毎秒１９２キロビットの伝送速度
で、１２５マイクロ秒毎に、Ｖフレームデータ（ＤV ）
のみを２４ビット伝送する〕に変換し、Ｖインタフェー
ス回線（７）を経由して回線インタフェース変換器（Ｉ
ＦＣ）（４1 ）に伝達する。
【００３４】回線インタフェース変換器（ＩＦＣ）（４
1 ）は、対向の回線インタフェース変換器（ＩＦＣ）
（４2 ）からＶインタフェース回線（７）およびデータ
回線終端装置（ＤＳＵ）（６1 ）を経由して伝達される
Ｖインタフェース信号（ｖ）を、Ｖインタフェース部
（ＶＩＦ）（４２）により受信すると、Ｘ５０フレーム
検出部（Ｘ５０ＦＤ）（４９）が、受信したＶインタフ
ェース信号（ｖ）のＶフレームデータ（ＤV ）の特定ビ
ットにマルチフレーム形式で含まれているマルチフレー
ムデータ〔例えばＸ５０フレーム〕を検出し、検出時期
をデータバッファ（ＤＴＢ）（４３）およびＩフレーム
付加部（ＩＦＡ）（４８）に通知するが、マルチフレー
ムデータは、Ｖフレームデータ（ＤV ）から除去される
こと無く、Ｖフレームデータ（ＤV ）としてデータバッ
ファ（ＤＴＢ）（４３）に蓄積させる。
1 ）は、対向の回線インタフェース変換器（ＩＦＣ）
（４2 ）からＶインタフェース回線（７）およびデータ
回線終端装置（ＤＳＵ）（６1 ）を経由して伝達される
Ｖインタフェース信号（ｖ）を、Ｖインタフェース部
（ＶＩＦ）（４２）により受信すると、Ｘ５０フレーム
検出部（Ｘ５０ＦＤ）（４９）が、受信したＶインタフ
ェース信号（ｖ）のＶフレームデータ（ＤV ）の特定ビ
ットにマルチフレーム形式で含まれているマルチフレー
ムデータ〔例えばＸ５０フレーム〕を検出し、検出時期
をデータバッファ（ＤＴＢ）（４３）およびＩフレーム
付加部（ＩＦＡ）（４８）に通知するが、マルチフレー
ムデータは、Ｖフレームデータ（ＤV ）から除去される
こと無く、Ｖフレームデータ（ＤV ）としてデータバッ
ファ（ＤＴＢ）（４３）に蓄積させる。
【００３５】またＩフレーム付加部（ＩＦＡ）（４８）
は、Ｉインタフェース信号（ｉ）に使用されるＩフレー
ム同期ビット（ＦI ）を準備する。以後クロック変換部
（ＣＫＸ）（４４）は、Ｉインタフェース接続（３1 ）
におけるＩインタフェース信号（ｉ）のクロック周期に
同期して、Ｉフレーム付加部（ＩＦＡ）（４８）が作成
したＩフレーム同期ビット（ＦI ）と、データバッファ
（ＤＴＢ）（４３）に蓄積されているＶフレームデータ
（ＤV ）〔＝Ｉフレームデータ（ＤI ）〕とを、Ｉイン
タフェース部（ＩＩＦ）（４１）を介してＩインタフェ
ース接続（３1 ）に送出させる。
は、Ｉインタフェース信号（ｉ）に使用されるＩフレー
ム同期ビット（ＦI ）を準備する。以後クロック変換部
（ＣＫＸ）（４４）は、Ｉインタフェース接続（３1 ）
におけるＩインタフェース信号（ｉ）のクロック周期に
同期して、Ｉフレーム付加部（ＩＦＡ）（４８）が作成
したＩフレーム同期ビット（ＦI ）と、データバッファ
（ＤＴＢ）（４３）に蓄積されているＶフレームデータ
（ＤV ）〔＝Ｉフレームデータ（ＤI ）〕とを、Ｉイン
タフェース部（ＩＩＦ）（４１）を介してＩインタフェ
ース接続（３1 ）に送出させる。
【００３６】以上により、Ｖインタフェース回線（７）
から毎秒１９２キロビットの伝送速度で、１２５マイク
ロ秒毎に２４ビット宛到着するＶフレームデータ
（ＤV ）が、同じく毎秒１９２キロビットの伝送速度を
有するＩインタフェース信号（ｉ）により、同じく１２
５マイクロ秒毎に２４ビット宛伝送されることとなる。
から毎秒１９２キロビットの伝送速度で、１２５マイク
ロ秒毎に２４ビット宛到着するＶフレームデータ
（ＤV ）が、同じく毎秒１９２キロビットの伝送速度を
有するＩインタフェース信号（ｉ）により、同じく１２
５マイクロ秒毎に２４ビット宛伝送されることとなる。
【００３７】以上の説明から明らかな如く、本発明の実
施形態によれば、毎秒１９２キロビットの伝送速度で送
信されるＩインタフェース信号（ｉ）が、同じく毎秒１
９２キロビットの伝送速度を有するＶインタフェース回
線（７）により伝送されることとなり、より高速のＶイ
ンタフェース回線（７）を準備する必要が無くなり、Ｖ
インタフェース回線（７）の使用効率が向上する。
施形態によれば、毎秒１９２キロビットの伝送速度で送
信されるＩインタフェース信号（ｉ）が、同じく毎秒１
９２キロビットの伝送速度を有するＶインタフェース回
線（７）により伝送されることとなり、より高速のＶイ
ンタフェース回線（７）を準備する必要が無くなり、Ｖ
インタフェース回線（７）の使用効率が向上する。
【００３８】なお、図２乃至図５はあく迄本発明の一実
施形態に過ぎず、例えばＩインタフェース信号（ｉ）、
Ｖインタフェース信号（ｖ）およびＶインタフェース回
線（７）の伝送速度は毎秒１９２キロビットに限定され
ることは無く、他に幾多の変形が考慮されるが、何れの
場合にも本発明の効果は変わらない。またＩフレームデ
ータ（ＤI ）に含まれるマルチフレームデータは、例示
されるＸ５０フレームに限定されることは無く、他に幾
多の変形が考慮されるが、何れの場合にも本発明の効果
は変わらない。
施形態に過ぎず、例えばＩインタフェース信号（ｉ）、
Ｖインタフェース信号（ｖ）およびＶインタフェース回
線（７）の伝送速度は毎秒１９２キロビットに限定され
ることは無く、他に幾多の変形が考慮されるが、何れの
場合にも本発明の効果は変わらない。またＩフレームデ
ータ（ＤI ）に含まれるマルチフレームデータは、例示
されるＸ５０フレームに限定されることは無く、他に幾
多の変形が考慮されるが、何れの場合にも本発明の効果
は変わらない。
【００３９】
【発明の効果】以上、本発明によれば、前記伝送システ
ムにおいて、Ｖインタフェース回線を経由して伝送する
データには、Ｉインタフェース回線から到着するデータ
に改めてフレーム識別データを付加すること無く、デー
タ内の特定位置に含まれるマルチフレームデータをフレ
ーム識別用に使用する為、Ｉインタフェース回線と同等
の伝送速度を有するＶインタフェース回線で効率良く伝
送可能となり、当該伝送システムの伝送効率が向上可能
となる。
ムにおいて、Ｖインタフェース回線を経由して伝送する
データには、Ｉインタフェース回線から到着するデータ
に改めてフレーム識別データを付加すること無く、デー
タ内の特定位置に含まれるマルチフレームデータをフレ
ーム識別用に使用する為、Ｉインタフェース回線と同等
の伝送速度を有するＶインタフェース回線で効率良く伝
送可能となり、当該伝送システムの伝送効率が向上可能
となる。
【図１】 本発明の原理図
【図２】 本発明の実施形態による回線インタフェース
変換器
変換器
【図３】 図２におけるＩインタフェース信号
【図４】 図２におけるＶインタフェース信号
【図５】 本発明の対象となる伝送システム
【図６】 従来ある回線インタフェース変換器
【図７】 図６におけるＩインタフェース信号
【図８】 図６におけるＶインタフェース信号
１ 通信端末 ２ 多重化装置（ＭＰＸ） ３ Ｉインタフェース接続 ４ 回線インタフェース変換器（ＩＦＣ） ５ Ｖインタフェース接続 ６ データ回線終端装置（ＤＳＵ） ７ Ｖインタフェース回線 ２１ 多重・分離部（ＭＤＵＸ） ２２ Ｉインタフェース部（ＩＩＦ） ２３ Ｘ５０フレーム付加部（Ｘ５０ＦＡ） ４１ Ｉインタフェース部（ＩＩＦ） ４２ Ｖインタフェース部（ＶＩＦ） ４３ データバッファ（ＤＴＢ） ４４ クロック変換部（ＣＫＸ） ４５ Ｉフレーム検出部（ＩＦＤ） ４６ Ｖフレーム付加部（ＶＦＡ） ４７ Ｖフレーム検出部（ＶＦＤ） ４８ Ｉフレーム付加部（ＩＦＡ） ４９ Ｘ５０フレーム検出部（Ｘ５０ＦＤ） １００ Ｉフレームビット検出除去手段 ２００ 同期変換手段 ３００ Ｉマルチフレームデータ検出手段 ４００ Ｉフレームビット挿入手段
Claims (2)
- 【請求項１】 一個のフレームビットと所定数のデータ
ビットとにより構成される複数のフレームによりマルチ
フレームを構成し、前記各フレーム内の特定ビットによ
り、予め定められたマルチフレームデータを送受信する
Ｉインタフェース回線から到着する信号から、前記各フ
レームビットを検出して除去するＩフレームビット検出
除去手段と、 前記Ｉフレームビット検出除去手段により前記各Ｉフレ
ームビットを除去された信号を、Ｖインタフェース回線
に同期した信号に変換し、該Ｖインタフェース回線に送
出する同期変換手段と、 前記Ｖインタフェース回線から到着する、前記Ｖインタ
フェース回線に送出されたと同一構成を有する信号か
ら、前記マルチフレームデータを検出するＩマルチフレ
ームデータ検出手段と、 前記Ｉマルチフレームデータ検出手段の検出結果に基づ
き、前記信号をマルチフレーム構成する各フレームの接
続位置を検出し、該各接続位置にそれぞれ一個のフレー
ムビットを挿入した後、前記同期変換手段により前記Ｉ
インタフェース回線に同期した信号に変換させ、前記Ｉ
インタフェース回線に送出するＩフレームビット挿入手
段とを設けることを特徴とする回線インタフェース変換
器。 - 【請求項２】 前記Ｉインタフェース回線は、国際電気
通信連合−電気通信標準化部門（ＩＴＵ−Ｔ）勧告によ
る一次群インタフェースに準拠し、前記マルチフレーム
データは、前記国際電気通信連合−電気通信標準化部門
（ＩＴＵ−Ｔ）勧告Ｘ５０に準拠することを特徴とする
請求項１記載の回線インタフェース変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7235116A JPH0983610A (ja) | 1995-09-13 | 1995-09-13 | 回線インタフェース変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7235116A JPH0983610A (ja) | 1995-09-13 | 1995-09-13 | 回線インタフェース変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983610A true JPH0983610A (ja) | 1997-03-28 |
Family
ID=16981299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7235116A Withdrawn JPH0983610A (ja) | 1995-09-13 | 1995-09-13 | 回線インタフェース変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983610A (ja) |
-
1995
- 1995-09-13 JP JP7235116A patent/JPH0983610A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0356012A2 (en) | TDM Demultiplexer | |
| US7209493B2 (en) | Multiplex transmission system and multiplex transmitter | |
| JP3131863B2 (ja) | データ速度変換装置 | |
| JPH0983610A (ja) | 回線インタフェース変換器 | |
| JP3246423B2 (ja) | 網同期装置 | |
| JP3102976B2 (ja) | タイムスロット信号位相アライナー装置 | |
| JP3341326B2 (ja) | フレーム同期方法及び伝送装置 | |
| JP2767107B2 (ja) | フレームフォーマット変換方法 | |
| JP3189057B2 (ja) | キャリアリレー信号伝送方法および装置 | |
| JPS5911222B2 (ja) | マルチフレ−ム同期方式 | |
| JP2976732B2 (ja) | 同期光多重化装置 | |
| JP2757826B2 (ja) | 回線監視システム | |
| JP2504028B2 (ja) | 中継装置 | |
| JP2581266B2 (ja) | 多重化装置 | |
| KR0154564B1 (ko) | 광케이블텔레비젼망의 가입자 단말장치용 다중/역다중화장치 | |
| JP2002111619A (ja) | キャリアリレー信号伝送装置 | |
| JP2000092146A (ja) | マルチモデム伝送装置 | |
| JPH1022966A (ja) | 局間伝送方式 | |
| JPH03126339A (ja) | スタッフ多重変換装置 | |
| JP2001156736A (ja) | ビットスチール伝送方式 | |
| JPS61174840A (ja) | 分離回路 | |
| JPH01117535A (ja) | 多重伝送方式 | |
| JPS5816772B2 (ja) | 同期方式 | |
| JP2002118528A (ja) | 通信情報伝送方式 | |
| JPH03283730A (ja) | Ａｄｐｃｍチャネルタンデム接続方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |