JP3102976B2 - タイムスロット信号位相アライナー装置 - Google Patents

タイムスロット信号位相アライナー装置

Info

Publication number
JP3102976B2
JP3102976B2 JP05247759A JP24775993A JP3102976B2 JP 3102976 B2 JP3102976 B2 JP 3102976B2 JP 05247759 A JP05247759 A JP 05247759A JP 24775993 A JP24775993 A JP 24775993A JP 3102976 B2 JP3102976 B2 JP 3102976B2
Authority
JP
Japan
Prior art keywords
frame
time slot
phase
signal
synchronization code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05247759A
Other languages
English (en)
Other versions
JPH0723014A (ja
Inventor
光宏 竹本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP05247759A priority Critical patent/JP3102976B2/ja
Publication of JPH0723014A publication Critical patent/JPH0723014A/ja
Application granted granted Critical
Publication of JP3102976B2 publication Critical patent/JP3102976B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はタイムスロット信号位相
アライナー装置に係り、特に64kbps電話回線等の
0次群におけるファクシミリ等のディジタル信号を1.
544Mbps等の1次群の回線に多重化した場合にフ
レーム間位相同期を確立し、ファクシミリ信号復調多重
化装置を構成するに好適なタイムスロット信号位相アラ
イナー装置に関する。
【0002】
【従来の技術】図7は、例えば、特公平2−58940
号公報に示される、従来のタイムスロット信号位相アラ
イナー装置のブロック図であり、特にフレーム同期制御
機能を備えた時分割多重化装置内部のマルチフレーム制
御部の構成を示すものである。図において、51は図示
しない端末側から図示しない回線インターフェース側へ
の送信データの受け渡しを行う送信データバス、52は
回線インターフェース側より端末側への受信データの受
け渡しを行う受信データバス、1は送信データバス5
1、受信データバス52に接続され多重化処理を行うタ
イムスロット変換部、2は8kbps×Nのデータおよ
び0.4kbps×Nのデータ変換を行う通話路メモ
リ、3は通話路制御部、4はマルチフレーム同期挿入
部、5は未使用チャネルのビットにダミー信号“1”を
挿入する強制信号処理部、6は通話路メモリ2への入力
データとしてマルチフレーム同期をとるか、とらないか
の選択を行うセレクタ、7はマルチフレームメモリ7
1、マルチフレーム同期検出部72、マルチフレームメ
モリ制御部73を備えるマルチフレーム制御部である。
【0003】以上述べたような構成において、次に、そ
の動作を説明する。
【0004】まず、送信側の処理について説明する。
【0005】複数の外部端末からは、例えば8kbps
および0.4kbpsの、速度が異なる複数の送信デー
タが送信データバス51を介して与えられる。
【0006】このようにして与えられた送信データは、
8kbps×Nおよび0.4kbps×Nの形でデータ
交換を行う通話路メモリ2に書き込まれる。
【0007】次に、通話路制御部3の制御の下に、タイ
ムスロット単位(64kbps信号)にフレーム間で入
れ替え操作が施される。
【0008】この後、必要な箇所にマルチフレーム同期
挿入部4よりマルチフレーム同期ビットが挿入される。
【0009】次に、強制信号処理部5で各フレームの未
使用の全ビットに“1”が設定され、送信データバス5
1を介して回線インターフェース側に送出される。
【0010】次に、受信側の処理について説明する。
【0011】回線インターフェースからの受信データに
ついては、フレーム同期がとられた後に、受信データバ
ス52を介して、マルチフレーム制御部7に入力され
る。マルチフレーム同期をとる必要のあるデータについ
ては、一旦マルチフレームメモリ71に書き込まれると
共に、マルチフレーム同期検出部72において同期検出
が行われる。
【0012】以上のような処理を、複数のチャネルにつ
いて行い、その結果に基づき、マルチフレーム同期検出
部72の書き込みを制御することで、チャネル毎の信号
のマルチフレームアラインメントが行われる。ちなみ
に、これらの制御は、マルチフレームメモリ制御部73
において行われる。
【0013】以上のようにして、マルチフレームアライ
ンメントが施されたデータは、マルチフレームアライン
メントが不要のデータと、セレクタ6によって選択され
る。次に、通話路メモリ2において、データ交換され、
然る後に、各端末へのデータにタイムスロット逆変換さ
れ、受信データバス52を経由して、端末側インターフ
ェースに送出される。
【0014】
【発明が解決しようとする課題】従来のタイムスロット
信号位相アライナー装置は、以上のように構成されてい
るので、送信データにマルチフレーム同期挿入部4から
マルチフレーム同期ビットを挿入する場合、その挿入位
置を通信する相手装置で予めチャネル単位で決めておく
必要があり、それらの情報をお互いに保持しておき、こ
の情報の下に動作させる必要があり、通信するお互いの
装置間で、予め制御情報のやり取り操作を行うという煩
雑さがある。
【0015】本発明は、上記のような問題点を解消する
ためになされたもので、全てのチャネル(タイムスロッ
ト単位)間のフレーム位相差を吸収でき、通信するお互
いの装置間で制御情報を与える必要がなく、ファクシミ
リ信号復調多重化にも効果的に適用できるタイムスロッ
ト信号位相アライナー装置を提供することを目的とす
る。
【0016】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、請求項1に記載の装置として、複数のタ
イムスロットを含むフレームを多重化したマルチフレー
ムによりデータ通信を行う際のフレーム間同期を確立す
るタイムスロット信号位相アライナー装置において、
信データであるマルチフレームを構成する各フレームの
タイムスロットに亘ってフレーム同期コードを挿入する
と共に、マルチフレーム内の基準タイムスロットにタイ
ムスロットのフレーム位相合わせの基準となるマルチフ
レーム同期コードを挿入する同期コード挿入手段と、受
信データのタイムスロットに含まれるマルチフレーム同
期コードに基づいて全てのタイムスロットのフレーム位
相を検出する位相検出手段と、前記位相検出手段の出力
に基づいてフレームアラインメントを行うバッファ手段
と、を備えるものである。
【0017】また、前記同期コード挿入手段は、1乃至
複数のマルチフレーム毎にタイムスロットをローテーシ
ョンさせながらフレーム同期コードを挿入するものであ
る。
【0018】上記目的を達成するために、本発明は更
に、請求項3に記載の装置として、複数のファクシミリ
からのファクシミリ信号を復調し、これらを多重化する
ファクシミリ信号復調/多重化手段と、前記ファクシミ
リ信号復調/多重化手段の出力をモジュールフレームに
多重化する信号ブロック生成手段と、前記信号ブロック
生成手段からの送信データの全てのタイムスロットに定
期的にフレーム同期コードを挿入すると共に、送信デー
タに含まれる基準フレームにフレーム同期コード及びタ
イムスロットのフレーム位相合わせの基準となるマルチ
フレーム同期コードを挿入する同期コード挿入手段と、
受信データのタイムスロットに含まれるマルチフレーム
同期コードに基づいて全てのタイムスロットのフレーム
位相を検出する位相検出手段と、前記位相検出手段の出
力に基づいてフレームアラインメントを行うバッファ手
段と、前記バッファ手段の出力信号からファクシミリ信
号を分離し、これを変調して複数のファクシミリ装置に
送出するファクシミリ信号分離/変調手段と、を備え
のである。
【0019】上記目的を達成するために、本発明は更
に、請求項4に記載の装置として、請求項1に記載のタ
イムスロット信号位相アライナー装置において、前記位
相検出手段は、マルチフレーム同期コードを検出し、フ
レーム同期コードを含むタイムスロットを特定するマル
チフレーム同期検出部と、前記マルチフレーム同期検出
部によって特定されたタイムスロットを抽出するセレク
タと、前記セレクタによって、抽出されたタイムスロッ
トに含まれるフレーム同期コードに基づいて、全てのタ
イムスロットのフレーム位相を検出・出力するフレーム
検出部と、を含むことを特徴とするタイムスロット信号
位相アライナー装置を提供するものである。
【0020】上記目的を達成するために、本発明は更
に、請求項5に記載の装置として、請求項3に記載のタ
イムスロット信号位相アライナー装置において、前記フ
レーム検出部は、前記検出したフレーム位相を所定数保
持するフレーム位相記憶メモリを含み、複数のフレーム
位相を同時に前記バッファ手段に供給することにより、
前記バッファ手段が複数のタイムスロットのフレームア
ラインメントを同時に行うことを特徴とするタイムスロ
ット信号位相アライナー装置を提供するものである。
【0021】
【作用】上記手段において、本発明の請求項1に記載の
タイムスロット信号位相アライナー装置は、複数のデー
タが多重化された送信データのタイムスロットに同期コ
ード挿入手段を通じて、マルチフレームを構成する各フ
レームに亘ってフレーム同期コードを挿入すると共に
マルチフレーム内の基準タイムスロットにタイムスロッ
トのフレーム位相合わせの基準となるマルチフレーム同
期コードを挿入しておき、これらの同期コードを含む受
信データのタイムスロットの中から、位相検出手段を通
じて、マルチフレーム同期コードを検出し、このマルチ
フレーム同期コードに基づいて全てのタイムスロットの
フレーム位相を検出し、バッファ手段において、位相検
出手段の出力に基づいて受信データのフレームアライン
メントを行う。
【0022】尚、フレーム同期コードは、1乃至複数の
マルチフレーム毎にローテーションさせるように挿入す
ることも可能である。
【0023】上記手段において、本発明の請求項3に記
載のタイムスロット信号位相アライナー装置は、ファク
シミリ信号復調/多重化手段によって復調され、多重化
されたファクシミリ信号を、信号ブロック生成手段によ
りモジュールフレームに多重化して送信データを生成
し、この送信データの全てのタイムスロットに同期コー
ド挿入手段を通じて、定期的にフレーム同期コードを挿
入すると共に、送信データに含まれる基準フレームにフ
レーム同期コード及びタイムスロットのフレーム位相合
わせの基準となるマルチフレーム同期コードを挿入して
おき、これらの同期コードを含む受信データのタイムス
ロットの中から、位相検出手段を通じて、マルチフレー
ム同期コードを検出し、このマルチフレーム同期コード
に基づいて全てのタイムスロットのフレーム位相を検出
し、バッファ手段において、位相検出手段の出力に基づ
いて受信データのフレームアラインメントを行い、ファ
クシミリ信号分離/変調手段により、バッファ手段の出
力信号からファクシミリ信号を分離し、これを変調して
複数のファクシミリ装置に送出する。
【0024】請求項4に記載の発明によれば、マルチフ
レーム同期検出部がマルチフレーム同期コードを検出す
ることによって、セレクタがフレーム同期コードを含む
タイムスロットを抽出する。従って、フレームアライン
メントを効率よく行うことが可能である。
【0025】請求項5に記載の発明によれば、フレーム
位相記憶メモリが、複数のフレーム位相を保持する。従
って、バッファ手段は、フレームアラインメントを効率
よく行うことが可能である。
【0026】
【実施例】以下、図面を参照しながら、本発明の実施例
を説明する。
【0027】実施例1.図1は、本発明の実施例1に係
るタイムスロット信号位相アライナー装置のブロック図
である。図において、11は多重化された各タイムスロ
ットにフレーム同期コードを挿入するフレーム/マルチ
フレーム同期コード挿入部、12はフレーム同期コード
のフレーム位相を生成するフレーム/マルチフレームカ
ウンタ、13はフレーム/マルチフレームカウンタ12
の動きに従って、フレーム同期コードを挿入するタイミ
ングを決定する同期コード挿入制御部、14はディジタ
ル1次群フレームフォーマットに含まれる回線フレーム
信号付加部、15は受信データを一時的に格納するデー
タ受信バッファ、16は回線のフレームコードを検出す
る回線フレーム同期検出部、17は回線フレーム同期が
とられた受信データを格納するタイムスロットフレーム
アラインメントバッファ、18は同期コード抽出の必要
なタイムスロットを抜き取るセレクタ、19は基準とな
るタイムスロットに含まれるマルチフレーム同期コード
を検出するマルチフレーム同期検出部、20はタイムス
ロットのデータの最下位ビットから同期コードを取り出
し、フレーム同期をとるフレーム検出部、21はフレー
ム検出部20から得られた各タイムスロットのフレーム
位相情報を格納するフレーム位相記憶メモリ、100は
2.048Mbpsの伝送速度を有するディジタル1次
群送信信号回線、101は同じく2.048Mbpsの
伝送速度を有するディジタル1次群受信信号回線であ
る。
【0028】以上のような構成において、その動作を説
明する。
【0029】図2は、図1の構成において、フレーム同
期コードが挿入された伝送フォーマットの一例を示す説
明図である。図において、31は2.048Mbpsの
ディジタル1次群信号のフレーム信号のタイムスロット
(TS0)、32は1番のタイムスロット(TS1)
で、以降のタイムスロットのフレーム位相合わせの基準
となるマルチフレーム同期コードを含む基準タイムスロ
ット、33a〜33iは29個のタイムスロット(TS
2〜TS15、TS17〜TS31)、34はディジタ
ル1次群のシグナリング情報を伝送するシグナリング信
号タイムスロット(TS16)である。
【0030】図2に示した伝送フレームフォーマットに
おいて、1つのマルチフレームは2msec間を示し、
その間に、16個のPCMフレームが伝送される。
【0031】図3は、図2のフォーマットにおいて使用
されるフレーム同期コード40とマルチフレーム同期コ
ード41の構成を示すものである。
【0032】図3にも示すように、フレーム同期コード
40は16ビットで構成されており、1ビットずつ16
回にわたって、つまり2msec間にわたって同じタイ
ムスロットの最下位ビットに順番に挿入される。図1の
構成における、フレーム/マルチフレームカウンタ12
では、フレーム同期コード40が示す2msec周期の
フレームおよび同フレームを64回繰り返したことを示
す128msecのマルチフレームの各タイミングを生
成する。
【0033】一方、図2から解るように、フレーム構成
は、回線のフレーム信号タイムスロット31およびシグ
ナリング信号タイムスロット34を含めると、32個の
タイムスロットから成り、128msecのマルチフレ
ーム同期をタイムスロットの総数に相当する“32”で
分割した4msecの時間を、各タイムスロットにおけ
るフレーム同期コードの挿入に当てることができる。
【0034】図1の構成における同期コード挿入制御部
13の制御の下に、フレーム信号タイムスロット31
(TS0)からタイムスロット33i(TS31)まで
の各タイムスロットに、4msec間にわたり、フレー
ム分のフレーム同期コード40をフレーム/マルチフレ
ーム同期コード挿入部11を通じて挿入する。ただし、
基準タイムスロット32(TS1)に対しては、全ての
マルチフレーム(128msec)間にわたりフレーム
同期コード40を挿入すると共に128msec毎にマ
ルチフレーム同期コード41を挿入して、フレームアラ
インメントの基準タイミングとする。
【0035】一方、フレーム信号タイムスロット31
(TS0)およびシグナリング信号タイムスロット34
(TS16)には、図1の構成の回線フレーム信号付加
部14から、CCITT勧告G.703に準拠したフレ
ーム情報、シグナリング情報が付加されるため、フレー
ム同期コード40は挿入されない。
【0036】以上のようにして生成した、送信データは
ディジタル1次群送信信号回線100に送出される。
【0037】ディジタル1次群受信信号回線101から
の受信データは、一旦、データ受信バッファ15に格納
されると共に、回線フレーム同期検出部16において、
フレーム信号タイムスロット31(TS)に含まれ
る、CCITT勧告G.703準拠のフレーム同期を確
立する。回線フレーム同期検出部16は、確立されたフ
レーム同期に基づき、データ受信バッファ15に格納さ
れた受信データをタイムスロット番号順に出力させる。
【0038】タイムスロット番号順に並べられた各タイ
ムスロット33a〜33iの信号は、タイムスロットフ
レームアラインメントバッファ17に格納される。この
中で、基準タイムスロット32(TS1)の信号は、マ
ルチフレーム同期検出部19にも送られ、マルチフレー
ム同期コード41を検出され、図2に示したような、マ
ルチフレームの同期を確立するために用いられる。
【0039】一方、他の各タイムスロット33a〜33
iの信号は、セレクタ18にも送られるが、ここでは、
マルチフレーム同期検出部19の制御の下に、フレーム
同期コード40が挿入されているタイムスロット信号、
つまりタイムスロット33a〜33iのいずれかのみが
選択される。
【0040】例えば、受信したデータが、図2に示され
た伝送フォーマットのマルチフレーム4またはマルチフ
レーム5に相当するデータであれば、タイムスロット3
3a(TS2)の最下位ビットにフレーム同期コード4
0が含まれている。これを、フレーム検出部20にて検
出して、フレーム同期を確立する。このフレーム位相
を、基準となる基準タイムスロット32(TS1)に含
まれるフレーム同期コード40から検出されたフレーム
位相とつき合わせ、これらの位相差で表したものを、フ
レーム位相記憶メモリ21に格納する。
【0041】したがって、フレーム位相記憶メモリ21
は、30個のタイムスロットに関するフレーム位相情報
が格納される。
【0042】各タイムスロット33a〜33iの信号
を、それぞれのフレーム位相情報を元にして、タイムス
ロットフレームアラインメントバッファ17に書き込む
ことにより、全タイムスロット33a〜33i間のフレ
ーム位相をそろえることができる。
【0043】実施例2.図4は、本発明の実施例2に係
るタイムスロット信号位相アライナー装置のブロック図
であり、特にファクシミリ信号復調多重化に適用した場
合を例示するものである。図において、200はファク
シミリ信号復調多重化装置であり、図1の構成に加え
て、ファクシミリ信号復調/多重化部201と信号ブロ
ック生成部202が送信側に付加されると共に、ファク
シミリ信号分離/変調部203が受信側に付加される。
なお、ファクシミリ信号復調/多重化部201は複数の
ファクシミリ信号復調器を含んでいる。また、信号ブロ
ック生成部202は多重化されたファクシミリ信号を1
6kbps信号のブロックに分割する。一方、ファクシ
ミリ信号分離/変調部203は信号ブロックに収納され
るファクシミリ信号を分離して、これに変調を行う作用
を有する。
【0044】以上述べたような構成において、次にその
動作を説明する。
【0045】複数の電話回線に接続されたファクシミリ
端末から伝送されてくる9.6kbps、7.2kbp
sあるいは4.8kbpsといった伝送速度を持つファ
クシミリ信号は、ファクシミリ信号復調/多重化部20
1と、マルチフレームメモリ71のファクシミリ信号復
調器とによって各伝送速度に応じた源信号に復調され、
図5の説明図に示すようなファクシミリ信号モジュール
フレーム211に多重化される。
【0046】さらに、このファクシミリ信号モジュール
フレーム211は、図6の説明図に示すように、32ビ
ット単位の信号ブロック212に分割され、各タイムス
ロットにのせられる。
【0047】ここで、信号ブロック213(TS1)の
ブロック1には、基準フレームとなるフレーム同期コー
ド40とマルチフレーム同期コード41が含まれる。ま
た、フレーム同期コード40が最下位ビットに挿入され
ているタイムスロットのブロック4には、図1の構成の
場合と同様に、信号ブロック212がのせられないよう
に同期コード挿入部13によって制御される。
【0048】また、ファクシミリ信号分離/変調部20
3では、図1の構成と同様に、各タイムスロットのフレ
ームアラインメントを施した各タイムスロット信号に含
まれる信号ブロック212をマルチフレーム同期検出部
19の制御の下に、フレーム同期コード40を含むタイ
ムスロットのブロック4の情報を廃棄しながら、モジュ
ールフレーム211を再成し、ファクシミリ信号分離/
変調部203から電話回線を通じて、各ファクシミリ端
末に伝送できるような信号に変調する。
【0049】以上のように、全タイムスロットに定期的
にフレーム同期コードを挿入し、フレーム同期をとるよ
うに構成したので、伝送回線に設置された時分割多重装
置等でタイムスロット間の信号位相のずれが発生して
も、例えば63.75kbps×Nの信号伝送が可能と
なる。
【0050】一方、タイムスロット信号位相アライナー
機能をファクシミリ信号復調多重化装置に適用すること
により、64kbps×Nの信号伝送を保証しない時分
割多重装置を介しても、そこで発生するタイムスロット
間の位相ずれの影響を受けることなく、正しくファクシ
ミリ信号を伝送できる。
【0051】
【発明の効果】以上述べたように、本発明によれば、多
重化されるべき信号の全部のタイムスロットに定期的に
フレーム同期コードを挿入するように構成したので、通
信する装置の間でマルチフレーム同期ビットを挿入する
位置をチャネル単位で決める必要がなく、ディジタル1
次群の信号を扱う伝送路において、時分割多重処理等に
より発生するタイムスロット毎の信号位相ずれを効果的
に吸収でき、高速の伝送速度に対応できるという効果が
ある。
【図面の簡単な説明】
【図1】本発明の実施例1に係るタイムスロット信号位
相アライナー装置のブロック図である。
【図2】図1の構成に適用される伝送フォーマットの説
明図である。
【図3】フレーム同期コードとマルチフレーム同期コー
ドの説明図である。
【図4】本発明の実施例2に係るタイムスロット信号位
相アライナー装置のブロック図である。
【図5】ファクシミリ信号モジュールフレームの説明図
である。
【図6】ファクシミリ信号を含む伝送フォーマットの説
明図である。
【図7】従来のタイムスロット信号位相アライナー装置
の説明図である。
【符号の説明】 1 タイムスロット変換部 2 通話路メモリ 3 通話路制御部 4 マルチフレーム同期挿入部 5 強制信号処理部 6 セレクタ 7 マルチフレーム制御部 11 フレーム/マルチフレーム同期コード挿入部 12 フレーム/マルチフレームカウンタ 13 同期コード挿入制御部 14 回線フレーム信号付加部 15 データ受信バッファ 16 回線フレーム同期検出部 17 タイムスロットフレームアラインメントバッファ 18 セレクタ 19 マルチフレーム同期検出部 20 フレーム検出部 21 フレーム位相記憶メモリ 51 送信データバス 52 受信データバス 71 マルチフレームメモリ 72 マルチフレーム同期検出部 73 マルチフレームメモリ制御部 200 ファクシミリ信号復調多重化装置 201 ファクシミリ信号復調/多重化部 202 信号ブロック生成部 203 ファクシミリ信号分離/変調部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04J 3/00 - 3/26 H04L 7/00 - 7/10

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数のタイムスロットを含むフレームを
    多重化したマルチフレームによりデータ通信を行う際の
    フレーム間同期を確立するタイムスロット信号位相アラ
    イナー装置において、 送信データであるマルチフレームを構成する各フレーム
    のタイムスロットに亘ってフレーム同期コードを挿入す
    ると共に、マルチフレーム内の基準タイムスロットにタ
    イムスロットのフレーム位相合わせの基準となるマルチ
    フレーム同期コードを挿入する同期コード挿入手段と 信データのタイムスロットに含まれるマルチフレーム
    同期コードに基づいて全てのタイムスロットのフレーム
    位相を検出する位相検出手段と 記位相検出手段の出力に基づいてフレームアラインメ
    ントを行うバッファ手段と 備えることを特徴とするタイムスロット信号位相アラ
    イナー装置。
  2. 【請求項2】 前記同期コード挿入手段は、1乃至複数
    のマルチフレーム毎にタイムスロットをローテーション
    させながらフレーム同期コードを挿入することを特徴と
    する請求項1記載のタイムスロット信号位相アライナー
    装置。
  3. 【請求項3】 複数のファクシミリからのファクシミリ
    信号を復調し、これらを多重化するファクシミリ信号復
    調/多重化手段と 記ファクシミリ信号復調/多重化手段の出力をモジュ
    ールフレームに多重化する信号ブロック生成手段と 記信号ブロック生成手段からの送信データの全てのタ
    イムスロットに定期的にフレーム同期コードを挿入する
    と共に、送信データに含まれる基準フレームにフレーム
    同期コード及びタイムスロットのフレーム位相合わせの
    基準となるマルチフレーム同期コードを挿入する同期コ
    ード挿入手段と 信データのタイムスロットに含まれるマルチフレーム
    同期コードに基づいて全てのタイムスロットのフレーム
    位相を検出する位相検出手段と 記位相検出手段の出力に基づいてフレームアラインメ
    ントを行うバッファ手段と 記バッファ手段の出力信号からファクシミリ信号を分
    離し、これを変調して複数のファクシミリ装置に送出す
    るファクシミリ信号分離/変調手段と 備えることを特徴とするタイムスロット信号位相アラ
    イナー装置。
  4. 【請求項4】記位相検出手段は、 マルチフレーム同期コードを検出し、フレーム同期コー
    ドを含むタイムスロットを特定するマルチフレーム同期
    検出部と、 前記マルチフレーム同期検出部によって特定されたタイ
    ムスロットを抽出するセレクタと、 前記セレクタによって、抽出されたタイムスロットに含
    まれるフレーム同期コードに基づいて、全てのタイムス
    ロットのフレーム位相を検出・出力するフレーム検出部
    と、 を含むことを特徴とする請求項1記載のタイムスロット
    信号位相アライナー装置。
  5. 【請求項5】記フレーム検出部は、前記検出したフ
    レーム位相を所定数保持するフレーム位相記憶メモリを
    含み、複数のフレーム位相を同時に前記バッファ手段に
    供給することにより、前記バッファ手段が複数のタイム
    スロットのフレームアラインメントを同時に行うことを
    特徴とする請求項3記載のタイムスロット信号位相アラ
    イナー装置。
JP05247759A 1993-10-04 1993-10-04 タイムスロット信号位相アライナー装置 Expired - Fee Related JP3102976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05247759A JP3102976B2 (ja) 1993-10-04 1993-10-04 タイムスロット信号位相アライナー装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05247759A JP3102976B2 (ja) 1993-10-04 1993-10-04 タイムスロット信号位相アライナー装置

Publications (2)

Publication Number Publication Date
JPH0723014A JPH0723014A (ja) 1995-01-24
JP3102976B2 true JP3102976B2 (ja) 2000-10-23

Family

ID=17168244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05247759A Expired - Fee Related JP3102976B2 (ja) 1993-10-04 1993-10-04 タイムスロット信号位相アライナー装置

Country Status (1)

Country Link
JP (1) JP3102976B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3110349B2 (ja) 1997-07-02 2000-11-20 日本電気株式会社 フレームアライナ回路
CN112996101A (zh) * 2021-03-17 2021-06-18 福建科立讯通信有限公司 一种应用于dmr和pdt标准的时隙同步方法和装置

Also Published As

Publication number Publication date
JPH0723014A (ja) 1995-01-24

Similar Documents

Publication Publication Date Title
JP3131863B2 (ja) データ速度変換装置
JP3102976B2 (ja) タイムスロット信号位相アライナー装置
JP3246423B2 (ja) 網同期装置
JP3414659B2 (ja) 多重化方式
JP3190835B2 (ja) データ通信装置及び方法
JP2885577B2 (ja) Adpcmトランスコーダーのアラーム・シグナリング転送方式
JP2545538B2 (ja) 時分割多重化伝送方法
JP2727709B2 (ja) Pcmチャネルタンデム接続方式
JP2581266B2 (ja) 多重化装置
JP2894560B2 (ja) 宅内回線終端装置
JP2002111619A (ja) キャリアリレー信号伝送装置
JP2727547B2 (ja) 高速ディジタル用時分割多重化装置
JP3056072B2 (ja) 時分割多重化装置
JP3965922B2 (ja) データ多重化装置における情報信号ビットの多重分離方式及び方法
JP3017506B2 (ja) Iインタフェース用宅内通信方法
JP2833938B2 (ja) ディジタル回線終端装置
JP2000023258A (ja) 無線通信システム
JPH088556B2 (ja) 時分割多重化装置
JPH0983610A (ja) 回線インタフェース変換器
JPH0653923A (ja) Sdh無線通信方式および送受信装置
JPH10327119A (ja) 変復調装置
JPH0583222A (ja) マルチフレーム信号転送方式
JP2001119362A (ja) コントロールタイムスロット中継回路
JPH0681115B2 (ja) フレ−ム同期方式
JP2000078163A (ja) 速度変換アダプタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees